专利名称：一种电子设计竞赛fpga套件装置的制作方法
技术领域：
本实用新型涉及数字电路技术领域，具体地讲是一种电子设计竞赛FPGA套件装置，主要面向参加电子设计竞赛的学生以及在校学生中FPGA初级使用者，也可用于教师指导下的本科课程设计和毕业设计开发。
背景技术：
FPGACField Programmable Gate Array,现场可编程门阵列)如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法或是硬件描述语言自由设计一个数字系统。在全国大学生电子设计竞赛中，FPGA的模块化设计已经越来越重要。目前市面上的大多数FPGA开发套件功能单一、板上低速A/D和D/A无法满足竞赛指标需求、不符合最小系统的竞赛规则无法直接用于参赛，实验例程的电子设计竞赛指导性不强，无法满足目前大学生电子设计竞赛赛前训练和实际参赛的使用需求。
发明内容本实用新型的目的是克服上述已有技术的不足，而提供一种电子设计竞赛FPGA套件装置，主要解决现有的FPGA开发套件功能单一、无法满足竞赛指标需求及直接用于参赛等问题。本实用新型的技术方案是一种电子设计竞赛FPGA套件装置，其特殊之处在于它包括FPGA模块、I/O模块、双路高速A/D模块和双路高速D/A模块，所述的I/O模块、双路高速A/D模块和双路高速D/A模块分别与FPGA模块连接；模块之间采用标准的IDC40插针和插座直接对接，模块位置可互换、管脚顺序可定义，无需排线或飞线，连接更加可靠、高频指标更好。其中，所述的I/O模块包括拨码开关、矩阵键盘、蜂鸣器、数码管、LED灯和点阵液晶。其中，所述的双路高速A/D模块由两片12位40MSPS的AD9224高速模/数转换芯片组成。其中，所述的双路高速D/A模块由两片14位125MSPS的AD9764高速数/模转换芯片组成。本实用新型所述的一种电子设计竞赛FPGA套件装置与已有技术相比具有如下有益效果(I)利用FPGA的高速处理能力，比单片机套件能够更好地完成信号类电子竞赛赛题；(2)用户可以根据需要灵活选用不同的核心模块板和功能扩展板来完成自己的电子设计；(3)可以用于FPGA入门培训，也可以用于直接参赛，克服了现在学生在电子竞赛中要制作和调试大量硬件、效率低、课程设计和毕业设计中硬件系统重复利用率低、教学成本大等缺点。
[0010]图1是本实用新型连接示意图；图2是图1的详细连接示意图。
具体实施方式
为了更好地理解与实施，
以下结合附图给出具体实施例详细说明本实用新型。实施例:如图1、2所示，FPGA模块100为Xilinx公司的SpartanII系列20万门FPGA芯片(XC2S200PQ208), 或 Altera 公司的 Cyclone 系列 15 万门 FPGA 芯片(EP1C6PQ240) ；1/0模块200包括拨码开关201、4*4矩阵键盘202、蜂鸣器203、四位七段数码管204、12个LED灯205、点阵液晶206 ;双路高速A/D模块300由两片12位40MSPS的AD9224高速模/数转换芯片组成，可以满足用户对于高速数据采集与处理的要求；双路高速D/A模块400由两片14位125MSPS的AD9764高速数/模转换芯片组成，可以满足用户对于高速信号产生的要求；将I/O模块200、双路高速A/D模块300和双路高速D/A模块400分别与FPGA模块100连接；模块之间采用标准的IDC40插针和插座直接对接，模块位置可互换、管脚顺序可定义，无需排线或飞线，连接更加可靠、高频指标更好。本实用新型可以实现历届信号类电子竞赛赛题功能，该平台可实现正弦信号发生器、移相信号发生器、任意波发生器、逻辑分析仪、扫频仪、数字频率计、数字万用表、FIR滤波器等竞赛例程。下面以“简易数字频率计”和“正弦信号发生器”为例，具体说明如何对该实验箱进行开发，以更加直观的形式展现设计理念。(I)简易数字频率计实验目的就是设计一个简易数字频率计，实现对正余弦、三角波，方波信号进行频率测量，掌握频率计的工作原理。整个设计的基本原理就是对I秒钟之内输入的信号进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往1602液晶显示。这里采用的方案是在采样时钟的上升沿开始计数，计数时间为I秒。此时记录的数据即为所测信号的频率。本例的硬件连接电路主要包括:FPGA模块、I/O模块、双路高速A/D模块等。由于输入的信号或多或少都夹杂着一些噪声,这些噪声虽然很小,在不波器上不明显，但是如果利用普通的过零整形进行检测，那么在对信号进行整形后会发现存在非常严重的抖动。针对这种情况，可以使用双门限检整形。将信号整形后得到了方波信号，测方波的频率即为原信号的频率。在测整形后方波频率时，采用I秒计数。即在数I秒内方波的个数，该个数即为方波的频率。由于是I秒计数，那么对于频率小于IHZ的信号无法测得其频率。对于频率小于IHz的信号，记录一个方波段内的时钟个数，那么原信号的周期
= 式中H表示一个方波段内的时钟个数，Δ 表示时钟的周期。通过以上方法，即可得到原信号的频率。测完信号频率后，将信号频率值送入IXD1602显示。1602自带数字，字母和一些符号的字库。在第一行写入显示的内容:〃The frequency is〃，第二行显示所测信号的频率值。当信号频率大于IHz时，采用的是I秒计数，即在I秒内，会得到一个频率值，所以在显示的时候，将显示的刷新时间定为I秒。这样以来就做到了测量与显示的同步。经反复实验验证，其测频误差小于0.5%，其测频范围为lOHflOMHz。系统整体指标良好，测频误差和测频范围等各项指标均达到设计要求。(2)正弦信号发生器实验目的就是设计一个正弦信号发生器，掌握DDS IP核调用和1602液晶显示的
工作原理。调用IP核中正余弦查找表，查表并经D/A转换产生正弦波并在IXD上显示当前设定频率。频率可以任意设置，输出频率范围1Hz 10MHz。本实验中信号输出频率设为1MHz，用户可在程序中自己设定。然后对相位进行累加，通过查找表将其转化为幅度信息通过D/A输出可实现最高频率为10 MHz的正弦信号输出给示波器显示。以上所述仅为本实用新型的优选实例而已，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
权利要求1.一种电子设计竞赛FPGA套件装置，其特征在于它包括FPGA模块(100)、I/O模块(200),双路高速A/D模块(300)和双路高速D/A模块(400)，所述的I/O设备(200)、双路高速A/D模块(300)和双路高速D/A模块(400)分别与FPGA模块(100)连接；模块之间采用插针和插座直接对接。
2.根据权利要求1所述的一种电子设计竞赛FPGA套件装置，其特征在于所述的I/O模块(200)包括拨码开关(201)、矩阵键盘(202)、蜂鸣器(203)、数码管(204)、LED灯(205)和液晶接口(206)。
3.根据权利要求1所述的一种电子设计竞赛FPGA套件装置，其特征在于所述的双路高速A/D模块(300)由两片12位40MSPS的AD9224高速模/数转换芯片组成。
4.根据权利要求1所述的一种电子设计竞赛FPGA套件装置，其特征在于所述的双路高 速D/A模块(400)由两片14位125MSPS的AD9764高速数/模转换芯片组成。
专利摘要本实用新型涉及一种电子设计竞赛FPGA套件装置，其特点是它包括FPGA模块(100)、I/O模块(200)、双路高速A/D模块(300)和双路高速D/A模块(400)，所述的I/O模块(200)、双路高速A/D模块(300)和双路高速D/A模块(400)分别与FPGA模块(100)连接；可以实现大部分的信号类电子竞赛题目，可以用于FPGA入门培训，也可以用于直接参赛，克服了现在学生在电子竞赛中要制作和调试大量硬件、效率低、课程设计和毕业设计中硬件系统重复利用率低、教学成本大等缺点。
文档编号G09B23/18GK202917076SQ201220639399
公开日2013年5月1日 申请日期2012年11月28日 优先权日2012年11月28日
发明者宋杰, 熊伟, 林雪原, 王国庆, 张骁 申请人:中国人民解放军海军航空工程学院