扫描线驱动电路和显示装置制造方法
【专利摘要】本发明提供一种扫描线驱动电路，其由同一导电型的晶体管构成，可以使扫描线处于浮置状态，从而使输出脉冲上升沿、下降沿时间变短。扫描线驱动电路构成为：具有第一晶体管TFT1和第二晶体管TFT2，所述第一晶体管的源电极连接于电源(VDD)，漏电极连接于扫描用布线(SL)，所述第二晶体管的源电极连接于扫描用布线(SL)，漏电极连接于时钟信号线(CLK)，并且与第一晶体管TFT1为同一导电型，可以提供使第一以及第二晶体管同时处于截止状态的偏压。在此，通过使TFT1、TFT2都为N沟道TFT，使各自的栅电极为高(H)电平，从而使TFT1、TFT2处于截止状态。
【专利说明】扫描线驱动电路和显示装置
[0001]本申请是2010年4月14日向中国国家知识产权局提交的题为“扫描线驱动电路、显示装置以及扫描线驱动方法”的申请201010163256.6的分案申请。
【技术领域】
[0002]本发明涉及一种扫描线驱动电路、显示装置以及扫描线驱动方法，特别涉及一种使显示装置的扫描线在某个期间处于浮置状态(floating)的技术。
【背景技术】
[0003]近年来，在玻璃基板等的绝缘基板上集成有由低温多晶硅TFT(Thin FilmTransistor)形成的驱动电路的玻璃基板集成系统(System-On-Glass)液晶显示器被商品化。该结构的显示器由于在玻璃基板上直接形成驱动电路，能够减少外置的驱动用IC的个数或者不用驱动用1C，因此与以COG (Chip On Glass)等方式安装驱动IC的显示器相比能够降低成本。一般情况下，在该显示器的玻璃基板上形成的驱动电路是组合了 P沟道TFT与N沟道TFT而形成的所谓的CMOS电路。
[0004]但是，为了降低玻璃基板集成系统液晶显示器的制造成本，优选由单一沟道(仅N沟道或者仅P沟道)TFT构成在玻璃基板上集成的驱动电路。也就是说，通过由单一沟道构成，能够节约处理工序从而使与沟道特性关联的工序减少大约一半，因此能够谋求成本降低。这种单一沟道的驱动电路在专利文献I等中有所记载。
[0005]再有，在降低驱动频率、或使扫描方向在上下方向切换的液晶显示器等中，要求扫描线驱动电路具备使扫描线处于浮置状态(floating)的功能。通过CMOS电路使扫描线处于浮置状态的方法的其中一例，如专利文献2的图3记载那样由传输门(transmissiongate)断开扫描线从而实现浮置状态。
[0006]专利文献1:特开2004-226429号公报(图1等)
[0007]专利文献2:特开2006-011024号公报(表1、图2、图3等)
[0008]以下的分析在本发明中所提供。
[0009]但是，在专利文献I中没有公开使扫描线处于浮置状态的技术。另一方面，在专利文献2中，虽然记载了使扫描线处于浮置状态的方法，但是并没有公开由单一沟道的电路结构使扫描线处于浮置状态的方法。
[0010]由单一沟道的电路使扫描线处于浮置状态时，考虑了仅与专利文献2同样地由单一沟道的TFT开关断开扫描线的方法。但是，在该方法中
【发明者】发现了如下的问题。
[0011]即，驱动能力下降，扫描线驱动电路的输出脉冲的上升沿或者下降沿变缓。这是由于若在扫描线上设置开关用TFT，则附加了该开关用TFT的导通电阻而引起的。输出脉冲的上升沿或者下降沿变缓的结果是液晶显示器的对比度下降。这是由于如下原因而产生的，即:扫描线驱动电路的输出脉冲的上升沿或者下降沿变缓导致像素TFT的导通时间变短，使得施加给液晶的电压降低。
【发明内容】
[0012]因此，本发明的目的在于提供一种能够以单一沟道的电路结构(同一导电型的晶体管结构)使扫描线处于浮置状态且输出脉冲的上升沿、下降沿特性良好的扫描线驱动电路、显示装置以及扫描线驱动方法。
[0013]涉及本发明的一个方面(侧面)的扫描线驱动电路，具有:第一晶体管，其源电极连接于电源，漏电极连接于扫描用布线；以及第二晶体管，其与第一晶体管为同一导电型，源电极连接于扫描用布线，漏电极连接于时钟信号线；所述扫描线驱动电路构成为能够提供使第一晶体管以及第二晶体管同时处于截止状态的偏压。
[0014]根据本发明，能够以同一导电型的晶体管结构使扫描线处于浮置状态，并且能够使输出脉冲的上升沿、下降沿时间变短。
【专利附图】
【附图说明】
[0015]图1是表示本发明的实施方式中的扫描线驱动电路的主要部分的电路图。
[0016]图2是本发明的第一实施例中的扫描线驱动电路的电路图。
[0017]图3是具有不含有使扫描线处于浮置状态的功能的驱动部的扫描线驱动电路的电路图。
[0018]图4是说明本发明的第一实施例中的扫描线驱动电路的自举效应的图(a)以及各部的时序图(b)。
[0019]图5是表示本发明的第一实施例中的扫描线驱动电路的各部的电平状态的图。
[0020]图6是本发明的第二实施例中的扫描线驱动电路的电路图。
[0021]图7是本发明的第二实施例中的扫描线驱动电路的各部的时序图。
[0022]图8是本发明的第三实施例中的扫描线驱动电路的电路图。
[0023]图9是本发明的第三实施例中的扫描线驱动电路的各部的时序图。
[0024]图10是本发明的第三实施例中的扫描线驱动电路的其他电路图。
[0025]图11是本发明的第四实施例中的扫描线驱动电路的电路图。
[0026]图12是本发明的第四实施例中的扫描线驱动电路的各部的时序图。
[0027]图13是表示本发明的第五实施例中的显示装置的结构的图。
[0028]图14是表示本发明的第五实施例中的显示装置的其他结构的图。
[0029]图15是表示本发明的第六实施例中的显示装置的结构的图。
[0030]图16是表示本发明的第一实施例中的驱动部的变形例的电路图。
[0031]图17是本发明的第一实施例中的电压控制开关电路的电路图。
[0032]图中:
[0033]10-移位寄存器部
[0034]11、11a、lib、11c、Ild-驱动部
[0035]20-玻璃基板
[0036]21、21a、21b-扫描线驱动电路
[0037]22、22a_信号线驱动电路
[0038]23-显示区域
[0039]24-外部连接端子[0040]CO-保持电容
[0041 ]CLK、CLKl ?CLK4-时钟信号线
[0042]Eo-对置电极
[0043]Lp-液晶部(液晶部电容)
[0044]SL、SLl?SL4-扫描用布线(扫描线)
[0045]TFTO ?TFT6、TFTlO ?TFT16、TFT4a ?TFT4f_P 沟道 TFT
[0046]TFTOa ?TFT6a、TFTlOa ?TFT16a_N 沟道 TFT
[0047]VDD、VSS-电源
[0048]Z_CTRL-外部控制信号线
[0049]Dl- 二极管
[0050]Rl-负载
[0051]SWl-电压控制开关电路
【具体实施方式】
[0052]图1是表示本发明的实施方式中的扫描线驱动电路的主要部分的电路图。构成扫描线驱动电路的驱动部11具有:第一晶体管TFTl，其源电极连接于电源VDD、漏电极连接于扫描用布线(称为扫描线)SL ;第二晶体管TFT2，其源电极连接于扫描用布线SLdf电极连接于时钟信号线CLK、与第一晶体管TFTl为同一导电型，驱动部11构成为能够提供使第一晶体管TFTl与第二晶体管TFT2同时处于截止状态的偏压。在此，使TFT1、TFT2都为P沟道TFT，通过使各自的栅电极为高(H)电平，从而使TFT1、TFT2处于截止状态。该情况下，由于TFT1、TFT2处于截止状态，因此扫描线SL处于浮置状态(floating)。
[0053]另外，在图1中，像素阵列PA中含有的各像素由开关晶体管TFT0、液晶部(液晶部电容)Lp、保持电容CO构成。开关晶体管TFTO其栅电极与扫描线SL连接，源/漏电极的一方与信号线SG连接，另一方分别连接液晶部电容Lp以及保持电容CO的一端。液晶部电容Lp、保持电容CO的另一端连接于对置电极Eo。
[0054]在对像素进行驱动时，使TFTl截止、TFT2导通，并且使时钟信号线CLK处于低(L)电平，从而扫描线SL为低电平。因而，TFTO被导通从而信号线SG的信号提供给液晶部电各Lp。
[0055]再有，在如上述的扫描线驱动电路中，可以进行如下的变形。
[0056]还可以具有第三晶体管与第四晶体管，所述第三晶体管中漏电极与栅电极共同连接于第一晶体管的栅电极，在源电极接受第一晶体管的驱动信号，所述第四晶体管中源电极连接于第一晶体管的栅电极，栅电极连接于第三晶体管的源电极，漏电极连接在用于使扫描用布线处于浮置状态的外部控制信号线上，第一?第四晶体管由同一导电型的晶体管构成，对第一晶体管的栅电极、第二晶体管的栅电极、时钟信号线，提供用于使移位寄存器发挥功能的与移位动作有关的各自的信号(图2的Ila)。
[0057]还可以具有第五晶体管，该第五晶体管与第一?第四晶体管为同一导电型的晶体管，漏电极连接于第一晶体管的栅电极，栅电极连接于第二晶体管的栅电极，源电极连接于电源(图6的He)。
[0058]还可以具有第六晶体管，该第六晶体管与第一?第四晶体管为同一导电型的晶体管，漏电极连接于第二晶体管的栅电极，栅电极连接于与电源不同的其他电源，源电极连接于第五晶体管的栅电极，第五晶体管的栅电极经由第六晶体管连接于第二晶体管的栅电极(图8 的 lid)。
[0059]显示装置也可以具有上述记载的扫描线驱动电路。
[0060]显示装置中也可以对一条扫描用布线连接一对上述扫描线驱动电路。
[0061]可以在显示装置中以夹着布设了扫描用布线的显示区域的方式对置配置一对上述的扫描线驱动电路，并使一对扫描线驱动电路的其中一方的外部控制信号线有效。
[0062]下面，对实施例进行详细说明。
[0063]【实施例1】
[0064]图2是本发明的第一实施例中的扫描线驱动电路的电路图。在图2中，扫描线驱动电路由移位寄存器部10与驱动部Ila构成，其中的移位寄存器部10是在未图示的相邻的移位寄存器部之间进行移位后的信号的收发的单元电路，其中的驱动部Ila对扫描线SL进行驱动。移位寄存器部10具有P沟道的晶体管TFTlO~TFT16，驱动部Ila具有P沟道的晶体管TFTl~TFT4。
[0065]TFTl的源电极连接于电源VDD，漏电极连接于扫描线SL。TFT2的源电极连接于扫描线SL，漏电极连接于时钟信号线CLKl。TFT3的漏电极与栅电极共同连接于TFTl的栅电极(节点N3)，对源电极提供TFTl的驱动信号(节点N2)。TFT4源电极连接于TFTl的栅电极，栅电极连接于TFT3的源电极，漏电极连接在用于使扫描线SL处于浮置状态的外部控制信号线Z_CTRL。对TFTl的栅电极(节点N3)、TFT2的栅电极(节点NI)、时钟信号线CLKl，提供用于使移位寄存器发挥功能的与移位动作有关的各自的信号。
[0066]TFTlO的源电极连接于电源VDD，漏电极连接于节点N2，栅电极被提供输入信号IN。TFTll的源电极连接于电源VDD，漏电极连接于节点N2，栅电极连接于TFT12的漏电极。TFT12的源电极连接于电源VDD，漏电极连接于输出输出信号OUT的TFT13的源电极，栅电极连接于节点N2，为了通过输出信号OUT对下一级的移位寄存器部输送高电平而发挥功能。TFT13的源电极连接于TFT12的漏电极，漏电极连接于时钟信号线CLKl，栅电极连接于节点NI，为了通过输出信号OUT对下一级的移位寄存器部输送低电平而发挥功能。TFT14的源电极连接于电源VDD，漏电极连接于节点NI，栅电极连接于节点N2，以对节点NI提供电源VDD的方式发挥功能。TFT15的源电极连接于节点NI，漏电极连接于电源VSS，对栅电极提供输入信号IN。TFT16的漏电极与栅电极共同连接于时钟信号线CLK2，源电极连接于节点N2。此外，成为单元电路的单一沟道的移位寄存器部10的结构只要是通过时钟信号线CLK1、CLK2中的相位错开的两个时钟信号实现移位功能的电路即可，并不限于图2所示的结构。
[0067]下面，对驱动部Ila以怎样的动作使扫描线处于浮置状态进行说明。首先，对并不含有使扫描线SL处于浮置状态的功能的驱动部进行说明。
[0068]图3是具有不含有使扫描线SL处于浮置状态的功能的驱动部的扫描线驱动电路的电路图。驱动部Ilb是在图2的驱动部Ila中省去TFT3、TFT4且使节点N2、N3之间短路后的结构。
[0069]驱动部Ilb利用自举效应(bootstrap)将最大振幅(全振幅)的脉冲信号输出至扫描线SL。所谓自举效应是指如下的效应，即:为了输出全振幅的脉冲信号，如图4(a)所示那样利用漏极-栅极间的电容耦合，如图4(b)的期间T2中的节点NI的电压波形所示，将栅极电位(节点NI的电位)下拉至VSS以下。通过将栅极电位下拉至VSS以下，从而TFT2的栅极-源极间电压为阈值以上，能够输出输出脉冲的电位为VSS的脉冲信号(图4(b)的期间T2的OUT)。
[0070]这样，在脉冲信号的输出时即期间T2中，TFTl的栅电极(节点N2)处于高电平状态(VDD以上的电位)，TFT2的栅电极(节点NI)处于低电平状态(VSS以下的电位)。
[0071 ] 另外，在没有输出脉冲的期间T3，如图4 (b)所示那样，节点N2处于低电平状态，节点NI处于高电平状态。
[0072]因而，在驱动部Ilb中，TFTl以及TFT2在任意期间其中一方处于导通状态，不会使扫描线SL处于浮置状态。
[0073]因此，通过向图2的驱动部Ila中添加TFT3、TFT4，并从外部控制信号线Z_CTRL对该电路提供高电平来控制节点N3，从而出现了扫描线SL的浮置状态。
[0074]图5表不图2中扫描线SL处于脉冲输出时、脉冲输出以外的输出时以及浮置状态的各状态时的节点N1、N2的各电压(电平)状态。如图5所示，在脉冲输出以外的输出时，由于节点N2处于低电平状态，因此TFT4导通。因此，能够通过外部控制信号线Z_CTRL控制节点N3的电压。也就是说，若从外部控制信号线Z_CTRL施加高电平的电压，则节点N3成为高电平。另外，由于节点N2处于低电平，因此TFT14导通从而节点NI为高电平。由于节点N3与节点NI都为高电平，因此能够使TFTl以及TFT2均处于截止状态，从而能够出现扫描线SL的浮置状态。
[0075]另外，TFT3成为将栅电极与漏电极连接的所谓的成二极管连接的结构。因此，即使对节点N3施加高电平的电压，TFT3也并不会变为导通状态，所以能够在对节点N3施加高电平的电压的同时使节点N2保持在低电平。若能够使节点N2保持在低电平，则TFT14保持导通状态，节点NI也能够保持高电平。也就是说，可以同时对节点NI以及节点N3施加高电平的电压。
[0076]根据本实施例的扫描线驱动电路，将图3中连接于TFTl的栅电极的节点N2如图2所示那样经由成二极管连接的TFT3而分离为节点N2与节点N3，从而使一方(节点N3)保持在高电平，使另一方(节点N2)保持在低电平，能够对TFTl与TFT2的双方施加高电平的电压。也就是说，通过使外部控制信号线Z_CTRL处于高电平，能够使扫描线SL处于浮置状态。该情况下，若外部控制信号线Z_CTRL为低电平，则等效电路如图3所示，移位寄存器部10直接驱动驱动部11b，这样输出脉冲上升、下降时间不会变长。
[0077]下面，对第一实施例的变形例进行说明。
[0078]如前所述，TFT3在电路动作上以与双端子元件即二极管等效的方式被利用。另外，TFT4为薄膜晶体管，用作使漏极、源极间导通截止的开关，因此等效于控制两端子间的导通截止的电压控制开关电路。因而，图2所示的驱动部Ila如图16所示那样使用二极管Dl与电压控制开关电路SWl进行置换。也就是说，图16的驱动部Ile与图2的驱动部Ila等效。
[0079]在图16中，二极管Dl用于置换TFT3，阳极连接于节点N2，阴极连接于节点N3。二极管Dl在形成TFT的半导体装置中，由阱(well)、扩散层中的PN结形成。或者，也可以注入金属而构成为PI肖特基二极管。这种二极管Dl可以应用与P沟道TFT的制造过程相同的过程而进行制作。
[0080]另外，电压控制开关电路SWl用于置换TFT4。SWl的节点a与节点e是成为导通截止的对象的节点，节点c是提供控制导通截止的电压的控制电压输入节点。若考虑该SWl是TFT4的置换，则由节点a或者e之中高电位侧的节点的电位与节点c的电位Vc之间的电位差控制导通截止。若对SWl的动作进一步详细地进行叙述，则SWl在节点a的电位Va比节点e的电位Ve高时由Vca (=Vc-Va)决定导通截止，Vca〈0时导通，Vca>0时截止。另一方面，节点e的电位Ve比节点a的电位Va高时由Vce(Vc-Ve)决定导通截止，Vce<0时导通，Vce>0时截止。
[0081]下面，对如上述那样进行动作的电压控制开关电路SWl的具体结构例进行说明。图17是电压控制开关电路SWl的具体的电路图。如图17(A)所示，可以具有相当于图2的TFT4的P沟道TFT4a、TFT4b，作为将TFT4a、TFT4b的各自的源极、漏极、栅极均并联连接的电路来构成电压控制开关电路SWl。
[0082]另外，如图17(B)所示，可以具有相当于图2的TFT4的P沟道TFT4c、TFT4d，作为串联连接TFT4c、TFT4d并且将栅极共同作为节点c而连接的电路来构成电压控制开关电路SWl。
[0083]再有，如图17(C)所示，可以具有图2的TFT4与驱动TFT4的P沟道TFT4e，TFT4e是将栅极作为节点c的源极跟随器电路，作为将源极连接于负载&以及TFT4的栅极的电路来构成电压控制开关电路SWl。此外，负载&可以由使用了扩散层电阻或P沟道TFT的恒电流源来构成。 [0084]再有，如图17 (D)所示，可以具有图2的TFT4与驱动TFT4的P沟道TFT4f，TFT4f是将栅极作为节点c的源极接地放大器，作为将漏极连接于负载&以及TFT4的栅极的电路来构成电压控制开关电路SWl。
[0085]下面，利用图16以及图5对具体的动作例进行说明。如图5所示，在脉冲输出以外的输出时的状态下，对扫描线SL输出高电平。此时外部控制信号线Z_CTRL为低电平。节点N1、N2、N3的电平如图5所示分别为高电平(High)、低电平(Low)、低电平。
[0086]若着眼于从该状态使外部控制信号线Z_CTRL迅速变化至高电平之后接下来的动作，则节点e为高电平，节点a为低电平，由高电位一方的节点e与节点c之间的电位差控制导通截止。由于节点c与节点e之间的电位差Vce为负值，因此SWl导通。其结果是节点N3经由电压控制开关电路SWl被充电至高电平，从而成为图5的浮置状态所示的状态。由于节点N1、N3都为高电平，因此TFT1、TFT2都处于截止状态，故而扫描线SL处于浮置状态。
[0087]【实施例2】
[0088]图6是本发明的第二实施例中的扫描线驱动电路的电路图。在图6中，与图2相同的符号表示相同对象，省略其说明。图6的驱动部Ilc对图2的驱动部Ila中追加了 P沟道晶体管TFT5。TFT5其漏电极连接于TFTl的栅电极(节点N3)，栅电极连接于TFT2的栅电极(节点NI)，源电极连接于电源VDD。通过附加TFT5以如下方式进行动作。
[0089]图6的扫描线驱动电路在脉冲输入时(图7的“Tl”期间)以及脉冲输出时(图7的“T2”期间)，节点NI为低电平，节点N2为高电平(VDD)。此时，N3随着N2被充电至高电平而其电位向高电平上升，但是在比VDD低TFT的阈值时(VDD-|Vth|)电位停止上升。这是因为如下原因而产生的，即:由于TFT3中漏电极与栅电极相连接，因此随着漏电极的电位上升而栅电极的电位也上升。
[0090]图7中表示图6的扫描线驱动电路的时序图。如图7所示，若节点N3的电位仅上升至VDD-|Vth|，则TFT的栅电极处于下降了阈值部分的状态。因而，在脉冲输入时(“Tl”期间)以及脉冲输出时(“T2”期间)TFT1处于导通状态。另外，由于TFT2的栅电极在脉冲输出时(“T2”期间)通过自举效应而电压为阈值以下，因此TFT2也处于导通状态。这样，在期间T2，流过从电源VDD向电源VSS贯通TFT1、TFT2的电流(下面称为贯通电流)，从而消耗功率增大。
[0091 ] 因此，为了不流过贯通电流，在脉冲输出时使节点N3的电位上升至VDD，使TFTl处于完全截止状态从而切断贯通电流。具体而言，经由源电极连接于电源电压VDD、漏电极连接于节点N3、栅电极连接于节点NI的TFT5使脉冲输出时节点N3的电位上升至VDD。
[0092]根据本实施例的扫描线驱动电路，具有使扫描线处于浮置状态，并且实现了不流过贯通电流的低消耗功率。
[0093]【实施例3】
[0094]图8是本发明的第三实施例中的扫描线驱动电路的电路图。与图6相同的符号表示相同对象，省略其说明。图8的驱动部Ild对于图6的驱动部11c，在TFT14的漏电极、TFT15的源电极以及TFT5的栅电极与TFT2以及TFT13的栅电极之间追加插入了 P沟道晶体管TFT6。TFT6的漏电极连接于TFT2的栅电极(节点NI)，栅电极连接于电源VSS，源电极连接于TFT5的栅电极(作为节点N4)。另外，在此处图示的记载上将TFT13包含在驱动部Ild中进行记载，但是本来是属于移位寄存器部10的。
[0095]图8的驱动部Ild与图6的驱动部Ilc同样，在脉冲输出时由TFT5使节点N3的电位上升至VDD，防止流过贯通电流。再有，图11的驱动部Ild与图6的驱动部Ilc相比，具有施加到TFT5的栅电极的电压高的特征。也就是说，TFT5其栅电极处的电压应力(voltagestress)较低。对此以如下方式进行说明。
[0096]图6的驱动部I Ic在脉冲输出时节点NI的电压通过自举效应下降得比VSS低。该电压施加于TFT5的栅电极，从而TFT5处于导通状态，节点N3的电位被上拉至VDD。
[0097]另一方面，图8的驱动部Ild中经由TFT6将连接于TFT2的栅电极的节点NI分离为节点N1、N4。通过这样进行分离，在根据自举效应而NI的电压下降得比VSS低时，TFT6处于截止状态，如图9所示那样N4的电压并没有下降至VSS以下的电压。
[0098]图8的驱动部IIcUfM的电压施加于TFT5的栅电极，因自举效应而下降的比VSS低的电压并不施加到TFT5的栅电极，因此能够施加高电压。所以，在可靠性方向比较有利。
[0099]以上，虽然示例了实施例1、2、3中所说明的扫描线驱动电路仅由P沟道TFT构成的例子，但是也可以仅由N沟道的TFT来构成。例如，虽然图8的仅由P沟道构成的移位寄存器的单元电路具有低消耗功率、低耐压的特征，但是图10所示的仅由N沟道构成时，也可实现具有同样特征的电路。若注意到仅由N沟道构成时的各节点的电位与仅由P沟道构成时的各节点的电位存在反相关系，则仅由N沟道构成时的动作也能够与上述同样地进行说明。
[0100]以上，根据实施例1、2、3中所说明的扫描线驱动电路实现了如下的效果。
[0101](I)能够提供在并不引起显示器的对比度下降等的画质下降的情况下，使扫描线处于浮置状态的移位寄存器。由于不需要在扫描线上设置开关TFT从而负载电阳并不增加，因此输出脉冲的上升沿以及下降沿不会变缓。
[0102](2)能够提供并不引起阈值变动等的特性劣化且可靠性高的使扫描线处于浮置状态的移位寄存器。以往的移位寄存器中在扫描线上设有开关TFT。该开关TFT除了使扫描线处于浮置状态的较短期间之外，开关TFT保持在导通状态。在该状态下，对开关TFT施加电流应力(current stress),开关TFT劣化从而阈值等的TFT特性变动。因此,液晶显示器的对比度下降等，显示器的画质下降。由于本发明中没有在扫描线上设置开关TFT，因此不存在处于施加了电流应力的特定的状态的TFT，在电路内使用的TFT中不易出现电流应力。
[0103](3)由于由单一沟道TFT构成使扫描线处于浮置状态的移位寄存器电路，因此与CMOS结构的电路相比能够减少处理工序。
[0104]下面，对将实施例1、2、3中所说明的扫描线驱动电路应用于显示装置时的例子进行说明。
[0105]【实施例4】
[0106]图11是本发明的第四实施例中的扫描线驱动电路的电路图。在图11中，扫描线驱动电路是对实施例1、2、3中所说明的扫描线驱动电路进行级联多级连接而构成的。在此，图示了对实施例1的扫描线驱动电路进行级联连接的例子。各移位寄存器部10的功能如下:将前一级的OUT与自身的IN连接，在各级上连接提供相位偏移了脉冲宽度的时钟信号的时钟信号线CLK1、CLK2、…，通过时钟信号使初级的输入IN的信号连续不断地进行移位。另外，各移位寄存器部10经由驱动部Ila将驱动信号B0UT1、B0UT2、…提供给扫描线SL1、SL2、…。
[0107]图12是表示本发明的第四实施例中的扫描线驱动电路的动作的时序图。扫描线驱动电路通过相位分别偏移了脉冲宽度后的时钟信号CLKl~CLK4，使初级的移位寄存器部10中的输入IN的信号连续不断地进行移位，从而作为驱动信号BOUTl~B0UT4进行输出。在此，若使外部控制信号线Z_CTRL为高电平，则节点N1、N3为高电平，驱动信号BOUTl~B0UT4处于浮置状态(H1-Z)。
[0108]此外，图11的扫描线驱动电路是由四个时钟信号CLKl、CLK2、CLK3、CLK4进行驱动的例子，但是驱动时钟信号的数目也可以是三个或者两个。
[0109]【实施例5】
[0110]图13是表示本发明的第五实施例中的显示装置的结构的图。在图13中，显示装置在玻璃基板20上配置有扫描线驱动电路21、信号线驱动电路22、像素区域即显示区域23，设有与扫描线驱动电路21以及信号线驱动电路22进行布线的外部连接端子24。扫描线驱动电路21是实施例4中所说明的那种扫描线驱动电路，经由水平方向的扫描线SL由扫描信号(驱动信号)驱动显示区域23的各像素。信号线驱动电路22经由垂直方向的信号线SG由图像信号将图像信号提供给显示区域23的各像素。
[0111]在此，信号线驱动电路22可以作为COG (Chip On Glass)而进行安装，也可以是如图14所示那样通过TFT集 成化到玻璃基板上的信号线驱动电路22a。
[0112]【实施例6】
[0113]图15是表示本发明的第六实施例中的显示装置的结构图。在图15中，与图13相同的符号表示同一对象，省略其说明。本实施例的显示装置如图15所示那样在显示区域23的两侧(左右)使两个扫描线驱动电路21a、21b对置配置，共同连接一条扫描线SL，从而能够改变显不部的扫描方向。
[0114]例如，使左侧的扫描线驱动电路21a以从下部开始扫描的方式进行动作，使右侧的扫描线驱动电路21b以从上部开始扫描的方式进行动作。并且通过由并未图示的外部控制信号线Z_CTRL对处于高阻抗的扫描线驱动电路进行左右切换，能够改变显示装置的扫描方向。例如，能够使左侧的扫描线驱动电路21a的输出处于浮置状态，通过右侧的扫描线驱动电路21b的输出从上部开始对扫描线SL进行扫描。相反，能够使右侧的扫描线驱动电路21b的输出处于浮置状态，通过左侧的扫描线驱动电路21a的输出从下部开始进行扫描。
[0115]此外，将上述的专利文献等的各公开内容通过引用编入本说明书中。在本发明的全部公开内容(包括
【发明内容】
)的范围内还可以基于基本的技术思想进行实施方式乃至实施例的变更、调整。另外，在本发明的
【发明内容】
的范围内可以进行各种公开要素的多样的组合以及选择。也就是说，不言而喻本发明包括本【技术领域】人员根据包含
【发明内容】
的全部公开内容、技术思想而获得的各种变形、修正。
【权利要求】
1.一种显示装置，具有扫描线驱动电路: 所述扫描线驱动电路具有: 第一晶体管，其源电极连接于电源，漏电极连接于扫描用布线；以及第二晶体管，其与第一晶体管为同一导电型，源电极连接于所述扫描用布线，漏电极连接于时钟信号线； 所述扫描线驱动电路构成为能够提供使所述第一晶体管以及第二晶体管同时处于截止状态的偏压， 其中，对一条所述扫描用布线连接一对所述扫描线驱动电路。
2.—种扫描线驱动电路,具有: 第一晶体管，其源电极连接于电源，漏电极连接于扫描用布线；以及第二晶体管，其与第一晶体管为同一导电型，源电极连接于所述扫描用布线，漏电极连接于时钟信号线； 所述扫描线驱动电路构成为能够提供使所述第一晶体管以及第二晶体管同时处于截止状态的偏压， 所述扫描线驱动电路还具有: 二极管，其一端连接于所述第一晶体管的栅电极，另一端被供给所述第一晶体管的驱动信号；以及 电压控制开关电路，其一端连接于所述第一晶体管的栅电极，控制端连接于所述二极管的另一端，另一端连接于用于使所述扫描用布线处于浮置状态的外部控制信号线； 在所述第一晶体管为P型晶体管时，所述二极管的一端为阴极、另一端为阳极，在所述第一晶体管为N型晶体管时，所述二极管的一端为阳极、另一端为阴极， 所述电压控制开关电路是由与所述第一晶体管为同一导电型的晶体管构成的电路，对所述第一晶体管的栅电极、所述第二晶体管的栅电极、所述时钟信号线，将用于使移位寄存器发挥功能的与移位动作有关的各自的信号提供给所述扫描线驱动电路。
3.根据权利要求2所述的扫描线驱动电路，其特征在于， 通过对与所述第一晶体管为同一导电型的第三晶体管进行二极管连接来构成所述二极管。
4.一种扫描线驱动电路，其特征在于，具有: 第一晶体管，其源电极连接于电源，漏电极连接于扫描用布线；以及第二晶体管，其与第一晶体管为同一导电型，源电极连接于所述扫描用布线，漏电极连接于时钟信号线； 所述扫描线驱动电路构成为能够提供使所述第一晶体管以及第二晶体管同时处于截止状态的偏压， 在所述时钟信号线的信号的电平变化时，所述第二晶体管的栅电极被控制为浮置状态。
【文档编号】G09G3/36GK103915075SQ201410130784
【公开日】2014年7月9日 申请日期:2010年4月14日 优先权日:2009年4月14日
【发明者】芳贺浩史, 北岸洋一 申请人:Nlt科技股份有限公司