显示面板的驱动电路及其驱动方法
【专利摘要】本发明实施例公开了一种显示面板的驱动电路及其驱动方法，驱动电路包括：电容、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、复位薄膜晶体管、输出薄膜晶体管和第六薄膜晶体管；复位薄膜晶体管的第六漏极与信号输出线连接，第六源极用于接收第四电源信号；输出薄膜晶体管的第七漏极与信号输出线连接；第六薄膜晶体管的第八栅极与信号输出线连接，第八源极用于接收第五电源信号，第八漏极与第六栅极连接。
【专利说明】显示面板的驱动电路及其驱动方法
【【技术领域】】
[0001]本发明涉及显示面板【技术领域】，特别涉及一种显示面板的驱动电路及其驱动方法。
【【背景技术】】
[0002]传统的显示面板一般采用窄边框设计的技术方案。
[0003]传统的窄边框设计的技术方案一般采用多层金属走线或GOA(Gate driver OnArray) 二种技术来实现，然而，上述多层金属走线的技术方案并不能显著地实现窄边框，相反，其会增加面板短路的几率，使得良率下降以及成本上升。上述GOA的技术方案可以显著地实现窄边框，且能省去栅极芯片(Gate IC)的成本。
[0004]目前，传统的GOA电路包含:输入部分,输出部分,复位部分,保持部分。其中,输出部分中的TFT(Thin Film Transistor)的宽长比很大,如,例如,其达到180u/5u, Iu = I微米；复位部分的TFT的宽长比次之，例如，其可达到30u/5u。
[0005]在实践中，发明人发现现有技术至少存在以下问题:
[0006]由于TFT的漏电流会随着宽长比的增加而增加，所以复位部分的TFT的宽长比不能很大(远达不到输出部分的TFT的宽长比)，所以整个GOA电路的复位拉力小于输出推力，从而导致输出信号的复位沿时延较大。目前，没有技术把输出部分TFT和复位部分TFT整合使用。使得复位TFT也需要较大的宽长比，增加复位TFT的漏电，增加整个GOA面积，且输出信号的复位沿的时延还较大。
[0007]目前,在输出信号的输出阶段,复位部分的TFT处于关闭状态,但由于TFT制程原因，TFT中不可避免的含有寄生电容Cgs/Cgd，输出信号在复位部分的TFT的漏极(Drain)端输出，输出信号的突变不可避免地会通过寄生Cgs/Cgd耦合到复位部分的TFT的栅极(Gate)端，结果导致复位部分的TFT不能稳定地关闭，因此输出信号会有部分电压损失。
[0008]故，有必要提出一种新的技术方案，以解决上述技术问题。
【
【发明内容】
】
[0009]本发明的目的在于提供一种显示面板的驱动电路及其驱动方法，其能避免输出信号线漏电，从而使得信号输出线稳定地输出所要输出的信号。
[0010]为解决上述问题，本发明实施例的技术方案如下:
[0011]一种显示面板的驱动电路，所述驱动电路包括:一电容，包括第一极板和第二极板，所述第二极板与信号输出线连接；一第一薄膜晶体管，包括第一栅极、第一源极和第一漏极，所述第一栅极和所述第一源极连接，所述第一栅极和所述第一源极均用于接收第一信号源所发送的第一控制信号；一第二薄膜晶体管，包括第二栅极、第二源极和第二漏极，所述第一漏极与所述第二源极连接，所述第二漏极与所述电容的所述第一极板连接，所述第二栅极用于接收第二信号源所发送的第二控制信号；一第三薄膜晶体管，包括第三栅极、第三源极和第三漏极，所述第三栅极与所述第一漏极连接，所述第三源极用于接收第一电源信号；一第四薄膜晶体管，包括第四栅极、第四源极和第四漏极，所述第四栅极与所述第三漏极连接，所述第四源极用于接收第二电源信号，所述第四漏极与所述第二漏极连接；一第五薄膜晶体管，包括第五栅极、第五源极和第五漏极，所述第五栅极用于接收第三信号源所发送的第三控制信号，所述第五漏极与所述第三漏极连接，所述第五源极用于接收第三电源信号；一复位薄膜晶体管，包括第六栅极、第六源极和第六漏极，所述第六栅极与所述第五漏极连接，所述第六漏极与所述信号输出线连接，所述第六源极用于接收第四电源信号；一输出薄膜晶体管，包括第七栅极、第七源极和第七漏极，所述第七源极用于接收第四信号源所发送的第四控制信号，所述第七栅极与所述第二漏极连接，所述第七漏极与所述信号输出线连接；一第六薄膜晶体管，包括第八栅极、第八源极和第八漏极，所述第八栅极与所述信号输出线连接，所述第八源极用于接收第五电源信号，所述第八漏极与所述第六栅极连接。
[0012]在上述显示面板的驱动电路中，所述输出薄膜晶体管具有第一宽长比，所述复位薄膜晶体管具有第二宽长比，所述第一宽长比大于所述第二宽长比。
[0013]在上述显示面板的驱动电路中，所述第六薄膜晶体管用于接收所述信号输出线的第一信号，并用于根据所述第一信号在所述第一时间段中开启，以使所述第五电源信号经所述第八源极和所述第八漏极输出至所述第六栅极，其中，所述第五电源信号用于在所述第一时间段中控制所述复位薄膜晶体管关闭；所述复位薄膜晶体管用于在所述第一时间段中根据所述第五电源信号关闭。
[0014]在上述显示面板的驱动电路中，所述驱动电路还包括:一第七薄膜晶体管，包括第九栅极、第九源极和第九漏极，所述第九栅极用于接收第五信号源所发出的第五控制信号，所述第九源极用于接收所述第二电源信号，所述第九漏极与所述第四源极连接。
[0015]在上述显示面板的驱动电路中，所述第七薄膜晶体管用于在第二时间段中关闭，以阻止所述第三电源信号经所述第九源极和所述第九漏极输出至所述第四源极。
[0016]在上述显示面板的驱动电路中，所述第七薄膜晶体管和所述第四薄膜晶体管还用于在第二时间段中共同作用，以阻止所述第四漏极和所述第二漏极之间的连接线中的第二信号复位。
[0017]在上述显示面板的驱动电路中，所述输出薄膜晶体管还用于在所述第二时间段中开启，以与所述复位薄膜晶体管共同对所述信号输出线中的第一信号进行复位。
[0018]一种用于上述显示面板的驱动电路中的驱动方法，所述方法包括:所述第六薄膜晶体管接收所述信号输出线中的第一信号，并根据所述第一信号在所述第一时间段中开启，以使所述第五电源信号经所述第八源极和所述第八漏极输出至所述第六栅极，其中，所述第五电源信号用于所述第一时间段中关闭所述复位薄膜晶体管；所述复位薄膜晶体管在所述第一时间段中根据所述第五电源信号关闭。
[0019]在上述驱动方法中，所述方法还包括以下步骤:所述第七薄膜晶体管在第二时间段中关闭，以阻止所述第三电源信号经所述第九源极和所述第九漏极输出至所述第四源极；所述第七薄膜晶体管和所述第四薄膜晶体管在第二时间段中共同作用，以阻止所述第四漏极和所述第二漏极之间的连接线中的第二信号复位。
[0020]在上述驱动方法中，所述方法还包括以下步骤:所述输出薄膜晶体管在所述第二时间段中开启，以与所述复位薄膜晶体管共同对所述信号输出线中的第一信号进行复位。[0021]相对现有技术，本发明有利于避免所述信号输出线漏电，以及避免所述第四漏极和所述第二漏极之间连接线漏电，从而使得所述信号输出线稳定地输出所要输出的信号，此外，还有利于减小所述信号输出线所输出的信号的复位沿时延。
[0022]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下:
【【专利附图】
【附图说明】】
[0023]图1为本发明的显示面板的驱动电路的第一实施例的示意图；
[0024]图2为本发明的显示面板的驱动电路的第二实施例的示意图；
[0025]图3为图1和图2中的驱动电路的时序图；
[0026]图4为输出信号的实际电压值的示意图；
[0027]图5为输出信号的复位沿时延的示意图；
[0028]图6为本发明的显示面板的驱动方法的第一实施例的流程图；
[0029]图7为本发明的显示面板的驱动方法的第二实施例的流程图。
【【具体实施方式】】
[0030]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
[0031]参考图1，图1为本发明的显示面板的驱动电路的第一实施例的示意图。
[0032]本实施例的显示面板的驱动电路包括电容110、信号输出线141、第一薄膜晶体管111、第二薄膜晶体管112、第三薄膜晶体管113、第四薄膜晶体管114、第五薄膜晶体管115、复位薄膜晶体管116、输出薄膜晶体管117和第六薄膜晶体管118。
[0033]在本实施例中，所述第一薄膜晶体管111、所述第二薄膜晶体管112、所述第三薄膜晶体管113、所述第四薄膜晶体管114、所述第五薄膜晶体管115、所述输出薄膜晶体管117、所述复位薄膜晶体管116、所述第六薄膜晶体管118、所述第七薄膜晶体管119均以P型三极管为例，当然，上述薄膜晶体管还可以为N型三极管。
[0034]其中，所述电容110包括第一极板1101和第二极板1102，所述第二极板1102与信号输出线141连接，所述信号输出线141的信号输出端1411用于输出相关信号。
[0035]所述第一薄膜晶体管111包括第一栅极1111、第一源极1112和第一漏极1113，所述第一栅极1111和所述第一源极1112连接，所述第一栅极1111和所述第一源极1112均用于接收第一信号源121所发送的第一控制信号N-1。所述第一薄膜晶体管111为第一开关，所述第一薄膜晶体管111的开启或关闭对应所述第一源极1112和所述第一漏极1113之间的第一电流通道的开启或关闭。在本实施例中，每一行所述驱动电路的输出用作下一行驱动电路的输入，每一行所述驱动电路的输入为上一行驱动电路的输出，其中，所述第一控制信号N-1可以为当前行像素所对应的上一行像素的扫描信号，即，上一行像素的输出作为本行像素的输入，对于第N行像素，所述第一控制信号N-1为N-1行像素的扫描信号，N为正整数。
[0036]所述第二薄膜晶体管112包括第二栅极1121、第二源极1122和第二漏极1123，所述第一漏极1113与所述第二源极1122连接，所述第二漏极1123与所述电容110的所述第一极板1101连接，所述第二栅极1121用于接收第二信号源122所发送的第二控制信号CK。所述第二薄膜晶体管112为第二开关，所述第二薄膜晶体管112的开启或关闭对应所述第二源极1122和所述第二漏极1123之间的第二电流通道的开启或关闭。
[0037]所述第三薄膜晶体管113包括第三栅极1131、第三源极1132和第三漏极1133，所述第三栅极1131与所述第一漏极1113连接，所述第三源极1132用于接收第一电源输入端131所输入的第一电源信号。所述第三薄膜晶体管113为第三开关，所述第三薄膜晶体管113的开启或关闭对应所述第三源极1132和所述第三漏极1133之间的第三电流通道的开启或关闭。
[0038]所述第四薄膜晶体管114包括第四栅极1141、第四源极1142和第四漏极1143，所述第四栅极1141与所述第三漏极1133连接，所述第四源极1142用于接收第二电源输入端132所输入的第二电源信号，所述第四漏极1143与所述第二漏极1123连接。所述第四薄膜晶体管114为第四开关，所述第四薄膜晶体管114的开启或关闭对应所述第四源极1142和所述第四漏极1143之间的第四电流通道的开启或关闭。
[0039]所述第五薄膜晶体管115包括第五栅极1151、第五源极1152和第五漏极1153，所述第五栅极1151用于接收第三信号源123所发送的第三控制信号3CK，所述第五漏极1153与所述第三漏极1133连接，所述第五源极1152用于接收第三电源输入端133所输入的第三电源信号。所述第五薄膜晶体管115为第五开关，所述第五薄膜晶体管115的开启或关闭对应所述第五源极1152和所述第五漏极1153之间的第五电流通道的开启或关闭。
[0040]所述复位薄膜晶体管116包括第六栅极1161、第六源极1162和第六漏极1163，所述第六栅极1161与所述第五漏极1153连接，所述第六漏极1163与所述信号输出线141连接，所述第六源极1162用于接收第四电源输入端134所输入的第四电源信号。所述复位薄膜晶体管116为第六开关，所述复位薄膜晶体管116的开启或关闭对应所述第六源极1162和所述第六漏极1163之间的第六电流通道的开启或关闭。
[0041]所述输出薄膜晶体管117包括第七栅极1171、第七源极1172和第七漏极1173，所述第七源极1172用于接收第四信号源124所发送的第四控制信号XCK，所述第七栅极1171与所述第二漏极1123连接，所述第七漏极1173与所述信号输出线141连接。所述输出薄膜晶体管117为第七开关，所述输出薄膜晶体管117的开启或关闭对应所述第七源极1172和所述第七漏极1173之间的第七电流通道的开启或关闭。
[0042]所述第六薄膜晶体管118包括第八栅极1181、第八源极1182和第八漏极1183，所述第八栅极1181与所述信号输出线141连接，所述第八源极1182用于接收第五电源输入端135所输入的第五电源信号，所述第八漏极1183与所述第六栅极1161连接。所述第六薄膜晶体管118为第八开关，所述第六薄膜晶体管118的开启或关闭对应所述第八源极1182和所述第八漏极1183之间的第八电流通道的开启或关闭。
[0043]在本实施例中，所述输出薄膜晶体管117具有第一宽长比，所述复位薄膜晶体管116具有第二宽长比，所述第一宽长比大于所述第二宽长比。在本实施例中，所述第一宽长比为180微米/5微米，所述第二宽长比为10微米/5微米。
[0044]如图3所示，在本实施例中，所述第六薄膜晶体管118用于接收所述信号输出线141的第一信号，并用于根据所述第一信号在所述第一时间段301中开启，以使所述第五电源信号经所述第八源极1182和所述第八漏极1183输出至所述第六栅极1161，其中，所述第五电源信号用于在所述第一时间段301中控制所述复位薄膜晶体管116关闭。所述复位薄膜晶体管116用于在所述第一时间段301中根据所述第五电源信号关闭。其中，所述第一时间段301对应所述输出信号线的信号输出阶段。
[0045]在所述第一薄膜晶体管111、所述第二薄膜晶体管112、所述第三薄膜晶体管113、所述第四薄膜晶体管114、所述第五薄膜晶体管115、所述输出薄膜晶体管117、所述复位薄膜晶体管116、所述第六薄膜晶体管118、所述第七薄膜晶体管119均为P型三极管的情况下，在所述第一时间段301中，所述第一控制信号N-1为高电平信号，所述第二控制信号CK为高电平信号，所述第三控制信号3CK为高电平信号，所述第四控制信号XCK为低电平信号，所述第五控制信号3-2CK为高电平信号。其中，所述第二控制信号CK、所述第三控制信号3CK、所述第四控制信号XCK和所述第五控制信号3-2CK均可以为时钟信号。当然，在所述第一薄膜晶体管111、所述第二薄膜晶体管112、所述第三薄膜晶体管113、所述第四薄膜晶体管114、所述第五薄膜晶体管115、所述输出薄膜晶体管117、所述复位薄膜晶体管116、所述第六薄膜晶体管118、所述第七薄膜晶体管119均为N型三极管的情况下，在所述第一时间段301中，所述第一控制信号N-1为低电平信号，所述第二控制信号CK为低电平信号，所述第三控制信号3CK为低电平信号，所述第四控制信号XCK为高电平信号，所述第五控制信号3-2CK为低电平信号。
[0046]在本实施例中，通过在所述第一时间段301 (所述输出信号线的信号输出阶段)，利用所述信号线输出中的信号来触发所述第六薄膜晶体管118关闭，使得所述第五电源信号输出至所述第六栅极1161中，从而使得所述复位薄膜晶体管116在所述第一时间段301中关闭，避免了所述信号输出线141漏电，以及避免了所述第四漏极1143和所述第二漏极1123之间连接线漏电，从而使得所述信号输出线141稳定地输出所要输出的信号。此外，上述技术方案还有利于减小所述信号输出线141所输出的信号的复位沿时延。
[0047]假设所述信号输出线141中的目标输出信号为-7V(伏特)，改进前的输出信号401为-6.99V，经过实验验证，改进后的输出信号402为-6.9999V。因此，上述技术方案可使得所述信号输出线141中的输出信号更加接近目标值。
[0048]参考图2，图2为本发明的显示面板的驱动电路的第二实施例的示意图。本实施例与上述第一实施例相似，不同之处在于:
[0049]所述驱动电路还包括第七薄膜晶体管119。所述第七薄膜晶体管119包括第九栅极1191、第九源极1192和第九漏极1193，所述第九栅极1191用于接收第五信号源125所发出的所述第五控制信号3-2CK，所述第九源极1192用于接收所述第二电源信号，所述第九漏极1193与所述第四源极1142连接，即，所述第四源极1142通过所述第九源极1192和所述第九漏极1193接收所述第二电源信号。所述第七薄膜晶体管119为第九开关，所述第七薄膜晶体管119的开启或关闭对应所述第九源极1192和所述第九漏极1193之间的第九电流通道的开启或关闭。
[0050]在本实施例中，所述第七薄膜晶体管119用于在第二时间段302中关闭，以阻止所述第三电源信号经所述第九源极1192和所述第九漏极1193输出至所述第四源极1142。
[0051]其中，所述第一时间段301和所述第二时间段302是相邻的两个时间段，所述第一时间段301位于所述第二时间段302之前，即，所述第二时间段302为与所述第一时间段301的相邻的下一个时间段。[0052]在所述第一薄膜晶体管111、所述第二薄膜晶体管112、所述第三薄膜晶体管113、所述第四薄膜晶体管114、所述第五薄膜晶体管115、所述输出薄膜晶体管117、所述复位薄膜晶体管116、所述第六薄膜晶体管118、所述第七薄膜晶体管119均为P型三极管的情况下，在所述第二时间段302中，所述第一控制信号N-1为高电平信号，所述第二控制信号CK为高电平信号，所述第三控制信号3CK为低电平信号，所述第四控制信号XCK为高电平信号，所述第五控制信号3-2CK为高电平信号。在所述第一薄膜晶体管111、所述第二薄膜晶体管112、所述第三薄膜晶体管113、所述第四薄膜晶体管114、所述第五薄膜晶体管115、所述输出薄膜晶体管117、所述复位薄膜晶体管116、所述第六薄膜晶体管118、所述第七薄膜晶体管119均为N型三极管的情况下，在所述第二时间段302中，所述第一控制信号N-1为低电平信号，所述第二控制信号CK为低电平信号，所述第三控制信号3CK为高电平信号，所述第四控制信号XCK为低电平信号，所述第五控制信号3-2CK为低电平信号。
[0053]在本实施例中，所述第七薄膜晶体管119和所述第四薄膜晶体管114还用于在第二时间段302中共同作用，以阻止所述第四漏极1143和所述第二漏极1123之间的连接线中的第二信号复位。
[0054]在本实施例中，所述输出薄膜晶体管117还用于在所述第二时间段302中开启，以与所述复位薄膜晶体管116共同对所述信号输出线141中的第一信号进行复位。
[0055]在本实施例中，由于所述输出薄膜晶体管117的第一宽长比较大，电流能力很强，因此可以协助所述复位薄膜晶体管116迅速地对所述信号输出线141中的输出信号进行复位，使得所述输出信号的复位沿时延变小。同时，由于所述输出薄膜晶体管117的电流能力较大，所述复位薄膜晶体管116的宽长比可以缩减为10微米/5微米，减小了所述复位薄膜晶体管116的漏电,从而减小整个GOA (Gate driver On Array)的面积。
[0056]如图5所示，改进前的输出信号501的复位沿5011时延为1.48u，改进后的输出信号502的复位沿5021时延为0.9u，其中Iu为I微米，复位沿时延的减小率为(1.48-0.9)/1.48 ^ 39.19%。其中，图5中所示的复位沿5011和5021均为上升沿(针对P型三极管的情况)，当然，所述复位沿5011和5021还可以为下降沿(针对N型三极管的情况)。
[0057]参考图6，图6为本发明的显示面板的驱动方法的第一实施例的流程图。本实施例的驱动方法实施于图1或图2中的显示面板的驱动电路中。
[0058]本实施例的驱动方法包括以下步骤:
[0059]步骤601，所述第六薄膜晶体管118接收所述信号输出线141中的第一信号。
[0060]步骤602，所述第六薄膜晶体管118根据所述第一信号在所述第一时间段301中开启，以使所述第五电源信号经所述第八源极1182和所述第八漏极1183输出至所述第六栅极1161，其中，所述第五电源信号用于所述第一时间段301中关闭所述复位薄膜晶体管116。
[0061]步骤603，所述复位薄膜晶体管116在所述第一时间段301中根据所述第五电源信号关闭。
[0062] 在本实施例中，通过在所述第一时间段301 (所述输出信号线的信号输出阶段)，利用所述信号线输出中的信号来触发所述第六薄膜晶体管118关闭，使得所述第五电源信号输出至所述第六栅极1161中，从而使得所述复位薄膜晶体管116在所述第一时间段301中关闭，避免了所述信号输出线141漏电，以及避免了所述第四漏极1143和所述第二漏极1123之间连接线漏电，从而使得所述信号输出线141稳定地输出所要输出的信号。此外，上述技术方案还有利于减小所述信号输出线141所输出的信号的复位沿时延。
[0063]假设所述信号输出线141中的目标输出信号为-7V(伏特)，改进前的输出信号401为-6.99V，经过实验验证，改进后的输出信号402为-6.9999V。因此，上述技术方案可使得所述信号输出线141中的输出信号更加接近目标值。
[0064]参考图7，图7为本发明的显示面板的驱动方法的第二实施例的流程图。本实施例与上述第一实施例相似，不同之处在于:
[0065]在本实施例中，所述方法还包括以下步骤:
[0066]步骤701，所述第七薄膜晶体管119在第二时间段302中关闭，以阻止所述第三电源信号经所述第九源极1192和所述第九漏极1193输出至所述第四源极1142。
[0067]步骤702，所述第七薄膜晶体管119和所述第四薄膜晶体管114在第二时间段302中共同作用，以阻止所述第四漏极1143和所述第二漏极1123之间的连接线中的第二信号复位。
[0068]步骤703，所述输出薄膜晶体管117在所述第二时间段302中开启，以与所述复位薄膜晶体管116共同对所述信号输出线141中的第一信号进行复位。
[0069]在本实施例中，由于所述输出薄膜晶体管117的第一宽长比较大，电流能力很强，因此可以协助所述复位薄膜晶体管116迅速地对所述信号输出线141中的输出信号进行复位，使得所述输出信号的复位沿时延变小。同时，由于所述输出薄膜晶体管117的电流能力较大，所述复位薄膜晶体管116的宽长比可以缩减为10微米/5微米，减小了所述复位薄膜晶体管116的漏电,从而减小整个GOA (Gate driver On Array)的面积。
[0070]如图5所示，改进前的输出信号501的复位沿5011时延为1.48u，改进后的输出信号502的复位沿5021时延为0.9u，其中Iu为I微米，复位沿时延的减小率为(1.48-0.9)/1.48 ^ 39.19%.其中，图5中所示的复位沿5011和5021均为上升沿(针对P型三极管的情况)，当然，所述复位沿5011和5021还可以为下降沿(针对N型三极管的情况)。
[0071]综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
【权利要求】
1.一种显示面板的驱动电路，其特征在于，所述驱动电路包括: 一电容，包括第一极板和第二极板，所述第二极板与信号输出线连接； 一第一薄膜晶体管，包括第一栅极、第一源极和第一漏极，所述第一栅极和所述第一源极连接，所述第一栅极和所述第一源极均用于接收第一信号源所发送的第一控制信号；一第二薄膜晶体管，包括第二栅极、第二源极和第二漏极，所述第一漏极与所述第二源极连接，所述第二漏极与所述电容的所述第一极板连接，所述第二栅极用于接收第二信号源所发送的第二控制信号； 一第三薄膜晶体管，包括第三栅极、第三源极和第三漏极，所述第三栅极与所述第一漏极连接，所述第三源极用于接收第一电源信号； 一第四薄膜晶体管，包括第四栅极、第四源极和第四漏极，所述第四栅极与所述第三漏极连接，所 述第四源极用于接收第二电源信号，所述第四漏极与所述第二漏极连接； 一第五薄膜晶体管，包括第五栅极、第五源极和第五漏极，所述第五栅极用于接收第三信号源所发送的第三控制信号，所述第五漏极与所述第三漏极连接，所述第五源极用于接收第三电源信号； 一复位薄膜晶体管，包括第六栅极、第六源极和第六漏极，所述第六栅极与所述第五漏极连接，所述第六漏极与所述信号输出线连接，所述第六源极用于接收第四电源信号；一输出薄膜晶体管，包括第七栅极、第七源极和第七漏极，所述第七源极用于接收第四信号源所发送的第四控制信号，所述第七栅极与所述第二漏极连接，所述第七漏极与所述信号输出线连接； 一第六薄膜晶体管，包括第八栅极、第八源极和第八漏极，所述第八栅极与所述信号输出线连接，所述第八源极用于接收第五电源信号，所述第八漏极与所述第六栅极连接。
2.根据权利要求1所述的显示面板的驱动电路，其特征在于，所述输出薄膜晶体管具有第一宽长比，所述复位薄膜晶体管具有第二宽长比，所述第一宽长比大于所述第二宽长比。
3.根据权利要求2所述的显示面板的驱动电路，其特征在于，所述第六薄膜晶体管用于接收所述信号输出线的第一信号，并用于根据所述第一信号在所述第一时间段中开启，以使所述第五电源信号经所述第八源极和所述第八漏极输出至所述第六栅极，其中，所述第五电源信号用于在所述第一时间段中控制所述复位薄膜晶体管关闭； 所述复位薄膜晶体管用于在所述第一时间段中根据所述第五电源信号关闭。
4.根据权利要求1所述的显示面板的驱动电路，其特征在于，所述驱动电路还包括: 一第七薄膜晶体管，包括第九栅极、第九源极和第九漏极，所述第九栅极用于接收第五信号源所发出的第五控制信号，所述第九源极用于接收所述第二电源信号，所述第九漏极与所述第四源极连接。
5.根据权利要求4所述的显示面板的驱动电路，其特征在于，所述第七薄膜晶体管用于在第二时间段中关闭，以阻止所述第三电源信号经所述第九源极和所述第九漏极输出至所述第四源极。
6.根据权利要求5所述的显示面板的驱动电路，其特征在于，所述第七薄膜晶体管和所述第四薄膜晶体管还用于在第二时间段中共同作用，以阻止所述第四漏极和所述第二漏极之间的连接线中的第二信号复位。
7.根据权利要求5所述的显示面板的驱动电路，其特征在于，所述输出薄膜晶体管还用于在所述第二时间段中开启，以与所述复位薄膜晶体管共同对所述信号输出线中的第一信号进行复位。
8.一种用于如权利要求1所述的显示面板的驱动电路中的驱动方法，其特征在于，所述方法包括: 所述第六薄膜晶体管接收所述信号输出线中的第一信号，并根据所述第一信号在所述第一时间段中开启，以使所述第五电源信号经所述第八源极和所述第八漏极输出至所述第六栅极，其中，所述第五电源信号用于所述第一时间段中关闭所述复位薄膜晶体管； 所述复位薄膜晶体管在所述第一时间段中根据所述第五电源信号关闭。
9.根据权利要求8所述的驱动方法，其特征在于，所述方法还包括以下步骤: 所述第七薄膜晶体管在第二时间段中关闭，以阻止所述第三电源信号经所述第九源极和所述第九漏极输出至所述第四源极； 所述第七薄膜晶体管和所述第四薄膜晶体管在第二时间段中共同作用，以阻止所述第四漏极和所述第二漏极之间的连接线中的第二信号复位。
10.根据权利要求9所述的驱动方法，其特征在于，所述方法还包括以下步骤: 所述输出薄膜晶体管在所 述第二时间段中开启，以与所述复位薄膜晶体管共同对所述信号输出线中的第一信号进行复位。
【文档编号】G09G3/20GK103943057SQ201410161763
【公开日】2014年7月23日 申请日期:2014年4月22日 优先权日:2014年4月22日
【发明者】何小祥 申请人:深圳市华星光电技术有限公司