一种平面显示面板的制作方法
【专利摘要】一种平面显示面板，具有多条栅极线、多条数据线、多条栅极引导线以及显示区。其中，一条栅极引导线电性耦接至一条对应的栅极线。显示区中有多个像素模块，每一个像素模块包括一个第一像素单元以及一个第二像素单元。第一像素单元电性耦接至第一预设数据线以及第一预设栅极线，第二像素单元电性耦接至第一预设栅极线以及第二预设栅极线，并经过第一像素单元而电性耦接至第一预设数据线。第二像素单元根据第一预设栅极线之电位决定是否接收第二预设栅极线的电位，并根据从第二预设栅极线接收之电位决定是否接收从第一数据线传来的数据。
【专利说明】一种平面显示面板
【技术领域】
[0001]本发明是有关于一种平面显示面板，尤其是有关于一种适于窄边框设计的平面显示面板。
【背景技术】
[0002]随着平面显示器技术的快速发展，为了增加可视面积而朝向减少平面显示器外框宽度的技术也不断的推陈出新。请参照图1，其为【背景技术】所采用的像素内循栅线(Tracking Gate Line in Pixel)的电路图。此技术的电路在面板的两侧完全不需要提供扇出(Fan out)连接电路，也不需要在面板的两侧设置移位暂存器，因此可以使面板两侧的边框宽度降到最低。
[0003]然而，如图1所示，为了控制像素电路P1、P2与P3，必须分别控制栅极线G1、G2与G3的电位。对此，栅极引导线TGl电性耦接至栅极线Gl以导入控制栅极线Gl的电位，栅极弓丨导线TG2电性耦接至栅极线G2以导入控制栅极线G2的电位，栅极引导线TG3电性耦接至栅极线G3以导入控制栅极线G3的电位。为了对像素电路Pl进行充电，像素电路P1、P2与P3都必须处于导通的状态；而在这些像素电路P1、P2与P3的开关晶体管都为N型晶体管的状况下，为了使像素电路P1、P2与P3导通，栅极线G1、G2与G3都会处于高电位。接下来，栅极线G3会率先被下拉至低电位，而栅极线Gl与G2则仍保持在高电位。这一个过程会在栅极线G3到像素电路P3之间产生一次馈穿(Feed through)效应，而且这一次的馈穿效应是由三个像素电路P1、P2与P3共同承担，所以对于像素电路Pl中储存的电位影响大约是馈穿效应对单一像素电路所造成的数据电位变化的三分之一。
[0004]再接下来，栅极线G3会维持在低电位，栅极线Gl仍维持在高电位，而栅极线G2则会被下拉至低电位。这一个过程会在栅极线G2到像素电路P2之间产生一次馈穿效应，而且这一次的馈穿效应是由两个像素电路Pl与P2共同承担，所以对于像素电路Pl中储存的电位影响大约是馈穿效应对单一像素电路所造成的数据电位变化的二分之一。最后，栅极线Gl也被下拉至低电位，于是数据被锁存在像素电路Pl之中，而这一个过程会在栅极线Gl到像素电路Pl之间产生一次馈穿效应，而且这一次的馈穿效仅由像素电路Pl独力承担，其对于像素电路Pl所储存的电位影响就是馈穿效应对单一像素电路所造成的数据电位变化。
[0005]根据前述，对于像素电路Pl而言，前后总共发生了三次足以影响其所储存的数据电位的馈穿效应。而通过同样的分析，对于像素电路P4而言，前后总共会发生两次足以影响其所储存的数据电位的馈穿效应；相对的，对于像素电路P5而言，前后只会发生一次足以影响其所储存的数据电位的馈穿效应。
[0006]由于一般而言，像素电路P5、P4与Pl将分别用于显示同一个像素中的红、绿、蓝三原色，因此在前述的操作下，想要正确的显示出原始影像的颜色，就必须适当地补偿由馈穿效应所带来的数据电位的影响。但由于像素电路P5、P4与Pl分别受到不同程度的馈穿效应的影响，所以即使想对储存的数据电位做出补偿，也无法简单的达到目的。
【发明内容】
[0007]本发明的实施例提出一种平面显示面板，其能降低馈穿效应所带来的影响差异。
[0008]本发明之一实施例提供的平面显示面板包括:多条栅极线，平行于一第一方向而设置；多条数据线，平行于一第二方向而设置；多条栅极引导线，平行于该第二方向而设置，每一该些栅极引导线电性耦接至该些栅极线的其中之一；以及一显示区，该显示区中设置多个像素模块，每一该些像素模块包括:一第一像素单元，电性耦接至该些数据线中之一第一预设数据线以及该些栅极线中之一第一预设栅极线，并根据该第一预设栅极线之电位决定是否接收传递在该第一预设数据线中的数据；以及一第二像素单元，电性耦接至该第一预设栅极线以及该些栅极线中不同于该第一预设栅极线之一第二预设栅极线，并经过该第一像素单元而电性耦接至该第一预设数据线，该第二像素单元根据该第一预设栅极线之电位决定是否接收该第二预设栅极线中的电位，并根据自该第二预设栅极线接收之电位决定是否从该第一像素单元接收数据。
[0009]上述的平面显示面板，其中该第一像素单元包括:一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第一预设数据线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；以及一第一储存元件，具有第一端与第二端，该第一储存元件的第一端电性耦接至该第一开关元件的第二通路端，其第二端接收一预设电位。
[0010]上述的平面显示面板，其中该第二像素单元包括:一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第二预设栅极线，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；一第三开关元件，具有控制端、第一通路端与第二通路端，该第三开关元件的控制端电性耦接至该第二开关元件的第二通路端，其第一通路端电性耦接至该第一开关元件的第二通路端，并根据该第三开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；以及一第二储存元件，具有第一端与第二端，该第二储存元件的第一端电性耦接至该第三开关元件的第二通路端，其第二端接收该预设电位。
[0011]上述的平面显示面板，其中该第二像素单元包括:一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第二预设栅极线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一开关元件的第二通路端，其第一通路端电性耦接至该第一像素单元，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第一像素单元传来的数据传递至其第二通路端；以及一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该第二开关元件的第二通路端，其第二端接收一预设电位。
[0012]上述的平面显示面板，其中每一该些像素模块更包括:一第三像素单元，电性耦接至该第一预设栅极线以及该些栅极线中不同于该第一预设栅极线与该第二预设栅极线之一第三栅极线，并经过该第二像素单元及该第一像素单元而电性耦接至该第一预设数据线，该第三像素单元根据该第一预设栅极线之电位决定是否接收该第三栅极线之电位，并根据所接收之该第三栅极线之电位决定是否接收从该第二像素单元传来的数据。
[0013]上述的平面显示面板，其中该第三像素单元包括:一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第三栅极线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一开关元件的第二通路端，其第一通路端电性耦接至该第二像素单元，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第二像素单元传来的数据传递至其第二通路端；以及一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该第二开关元件的第二通路端，其第二端接收一预设电位。
[0014]上述的平面显示面板，其中该第三像素单元更电性耦接至一第一反相栅极线，以使该第三像素单元同时根据该第一预设栅极线之电位以及该第一反相栅极线之电位而决定是否接收该第三栅极线之电位，其中，该第一预设栅极线中所传递的信号与该第一反相栅极线中所传递的信号互为反相信号。
[0015]上述的平面显示面板，其中该第三像素单元包括:一传输闸，具有第一控制端、第二控制端、第一通路端与第二通路端，该传输闸的第一控制端电性耦接至该第一预设栅极线，其第二控制端电性耦接至该第一反相栅极线，其第一通路端电性耦接至该第三栅极线；一开关元件，具有控制端、第一通路端与第二通路端，该开关元件的控制端电性耦接至该传输闸的第二通路端，其第一通路端电性耦接至该第二像素单元，并根据该开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第二像素单元传来的数据传递至其第二通路端；以及一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该开关元件的第二通路端，其第二端接收一预设电位。
[0016]上述的平面显示面板，其中该第二像素单元更电性耦接至一第一反相栅极线，以使该第二像素单元同时根据该第一预设栅极线之电位以及该第一反相栅极线之电位而决定是否接收该第二预设栅极线之电位，其中，该第一预设栅极线中所传递的信号与该第一反相栅极线中所传递的信号互为反相信号。
[0017]上述的平面显示面板，其中该第二像素单元包括:一传输闸，具有第一控制端、第二控制端、第一通路端与第二通路端，该传输闸的第一控制端电性耦接至该第一预设栅极线，其第二控制端电性耦接至该第一反相栅极线，其第一通路端电性耦接至该第二预设栅极线；一开关元件，具有控制端、第一通路端与第二通路端，该开关元件的控制端电性耦接至该传输闸的第二通路端，其第一通路端电性耦接至该第一像素单元，并根据该开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第一像素单元传来的数据传递至其第二通路端；以及一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该开关元件的第二通路端，其第二端接收一预设电位。
[0018]本发明之实施例改变了像素电路的排列方式，降低了不同馈穿效应的影响差异，故若需要对馈穿效应做出补偿时，可以使用如调整共同电位等简单的方式即可达到不错的补偿效果。
【专利附图】
【附图说明】
[0019]图1为【背景技术】所采用的像素内循栅线的电路图；
[0020]图2为根据本发明一实施例之平面显示器的电路方块图；
[0021]图3为根据本发明一实施例之像素模块的电路图；
[0022]图4为根据本发明另一实施例之平面显示器的电路方块图；
[0023]图5为根据本发明另一实施例之像素模块的电路图；
[0024]图6为根据本发明一实施例之开关元件的电路图；
[0025]图7为根据图5所示实施例之操作时序图。
[0026]其中，附图标记:
[0027]20:平面显示器22:显示区
[0028]30、40、42、44、50、200、210、220、230、240、250:像素模块
[0029]202、212、310、400、510:第一像素单元
[0030]204、214、330、410、530:第二像素单元
[0031]312、332、342、512、532、542、552、562:控制端
[0032]314、316、334、336、344、346、514、516、534、536、544、546、554、556、564、566:通路端420、550:第三像素单元
[0033]Cl?C5:电容Dl、D2:数据线
[0034]Gl?G4、G1’:栅极线Ml?M8:N型晶体管
[0035]Pl?P5:像素电路tl?t7:时间点
[0036]TGl?TG4:栅极引导线 X、Y:座标轴
【具体实施方式】
[0037]请参照图2，其为根据本发明一实施例之平面显示器的电路方块图。在本实施例中，平面显示器20包括了数据线Dl、D2，栅极线Gl、G2、G3、G4，栅极引导线TG1、TG2、TG3、TG4以及显示区22。如图所示，栅极线Gl?G4沿着座标轴X的方向延伸，而数据线Dl与D2以及栅极引导线TGl?TG4则沿着座标轴Y的方向延伸。再者，每一条栅极引导线TGl、TG2、TG3与TG4分别电性耦接到一条对应的栅极线Gl、G2、G3与G4，以使栅极引导线TGl、TG2、TG3与TG4得以分别控制在对应的栅极线Gl、G2、G3与G4中传递之信号的电位。此夕卜，为了方便控制显示的结果，在本实施例中的栅极线Gl?G4，数据线D1、D2，以及栅极引导线TGl?TG4穿越了显示区22，以求适当地提供控制信号以及显示所需的数据。必须说明的是，此处提到的穿越是指从显示区22的第一侧之外往显示区22的内部延伸，并一直延伸往显示区22的第二侧，但不一定到达第二侧的边缘或穿出显示区22的第二侧。
[0038]在显示区22中，除了存在上述的栅极线G1、G2、G3、G4，数据线D1、D2，以及栅极引导线TGl、TG2、TG3与TG4之外，主要包括了像素模块200、210、220、230、240与250。各像素模块200?250各包括一个第一像素单元以及一个第二像素单元。例如:像素模块200包括了第一像素单元202与第二像素单元204，而像素模块210包括了第一像素单元212与第二像素单元214。由于各像素模块200?250对外及内部的电路耦接关系相类似，以下就以像素模块200为例来加以说明。
[0039]如图所示，第一像素单元202电性耦接到栅极线Gl以及数据线D1，并且第一像素单元202可以根据栅极线Gl的电位而决定是否接收传递在数据线Dl中的数据；第二像素单元204电性耦接到栅极线G1、栅极线G2以及第一像素单元202，而且还进一步透过第一像素单元202而电性耦接到数据线Dl。其中，第二像素单元204可以根据栅极线Gl之电位来决定是否接收在栅极线G2中传递的电位，而且第二像素单元204还可以根据自栅极线G2接收之电位来决定是否从第一像素单元202接收数据。通过适当的时序设计，第二像素单元204从第一像素单元202接收的数据可以是当下正在数据线Dl中传递的数据；而在此种状况中，第一像素单元202中储存的数据也会是当下正在数据线Dl中传递的数据。
[0040]接下来将通过举例来提供更为详细的电路图。在此要先说明的是，虽然在以下的实施例中都是以N型晶体管为实施方式，但由于这些N型晶体管在各实施例中是做为开关之用，所以实际上也可以改用其他类型的开关元件来取代，其并非用以限制本案的实施内容。类似的，在以下的实施例中是以电容为储存电荷的元件，但实际上也可以改用其他类型的电荷储存元件来取代。
[0041]请参照图3，其为根据本发明一实施例之像素模块的电路图。在本实施例中，像素模块30包括了第一像素单元310与第二像素单元330，而且像素模块30电性耦接到栅极线G1、G2以及数据线D1。此外，栅极线Gl电性耦接到栅极引导线TG1，借此由栅极引导线TGl控制在栅极线Gl中传递之信号的电位；同样的，栅极线G2电性耦接到栅极引导线TG2，借此由栅极引导线TG2控制在栅极线G2中传递之信号的电位。
[0042]如图所示，第一像素单元310包括了一个N型晶体管Ml以及一个电容Cl。N型晶体管Ml的控制端312电性耦接至栅极线G1，其通路端314电性耦接至数据线D1，通路端316电性耦接至电容Cl的一端；电容Cl除了一端电性耦接至通路端316之外，另一端则接收预设电位。其中，电容Cl所接收的预设电位一般就是平面显示器中的共同电位(commonvoltage)。在第一像素单元310中，N型晶体管Ml根据控制端312的电位，决定是否导通通路端314与316之间的电性通路，以将在数据线Dl中传递的数据透过通路端314传递到通路端316，并储存到电容Cl中。
[0043]在本实施例中，第二像素单元330包括了两个N型晶体管M2与M3以及一个电容C2。N型晶体管M2的控制端332电性耦接至栅极线G1，其通路端334电性耦接至栅极线G2，而通路端336则电性耦接至N型晶体管M3的控制端342。N型晶体管M3除了控制端342电性耦接至N型晶体管M2的通路端336之外，其通路端344电性耦接至N型晶体管Ml的通路端316，而通路端346则电性耦接至电容C2的一端。电容C2除了一端电性耦接至N型晶体管M3的通路端346之外，另一端则接收预设电位。借此，N型晶体管M2根据控制端332的电位，决定是否导通通路端334与336之间的电性通路，以将栅极线G2的电位传递至N型晶体管M3的控制端342。N型晶体管M3则根据控制端342的电位，决定是否导通通路端344与346之间的电性通路，以将N型晶体管Ml之通路端316的电位透过N型晶体管M3的通路端344传递至通路端346，并储存到电容C2中。
[0044]上述实施例仅是本提案技术中的一个特定实施例。事实上，本提案技术可以通过以一条栅极线(如前述的栅极线G1)来控制是否让其他栅极线电位进入像素单元，而达到不使馈穿(feed through)效应影响到其他像素单元,也不受到其他像素单元之馈穿效应影响的技术目的。
[0045]请参照图4，其为根据本发明另一实施例之平面显示器的电路方块图。如图所示，栅极线G1、G2、G3与G4分别电性耦接至栅极引导线TG1、TG2、TG3与TG4 ;而像素模块40则电性耦接至栅极线G1、G2与G3以及数据线D1，像素模块42电性耦接至栅极线G2、G3与G4以及数据线D1，像素模块44则电性耦接至栅极线G3、G4与G5(图未示)以及数据线D1。显示模块40包括第一像素单元400、第二像素单元410以及第三像素单元420。其中的第一像素单元400与第二像素单元410的电性耦接方式及操作功能与图2所示之实施例相同，在此不再重述。第三像素单元420电性耦接至栅极线Gl与栅极线G3，另外还电性耦接至第二像素单元410，并透过第二像素单元410与第一像素单元400而电性耦接至数据线Dl。借此，第三像素单元420可以根据栅极线Gl之电位来决定是否接收在栅极线G3中传递之信号的电位，并且可以根据所接收之栅极线G3之电位来决定是否接收第二像素单元410传来的数据。
[0046]请参照图5，其为根据本发明另一实施例之像素模块的电路图。在本实施例中，像素模块50包括了第一像素单元510、第二像素单元530与第三像素单元550。第一像素单元510包括了一个N型晶体管M4以及一个电容C3。N型晶体管M4的控制端512电性耦接至栅极线Gl，其通路端514电性耦接至数据线Dl，通路端516电性耦接至电容C3的一端；电容C3除了一端电性耦接至通路端516之外，另一端则接收预设电位。在第一像素单元510中，N型晶体管M4根据控制端512的电位，决定是否导通通路端514与516之间的电性通路，以将在数据线Dl中传递的数据透过通路端514传递到通路端516，并储存到电容C3中。
[0047]在本实施例中，第二像素单元530包括了两个N型晶体管M5与M6以及一个电容C4。N型晶体管M5的控制端532电性耦接至栅极线Gl，其通路端534电性耦接至栅极线G2，而通路端536则电性耦接至N型晶体管M6的控制端542。N型晶体管M6除了控制端542电性耦接至N型晶体管M5的通路端536之外，其通路端544电性耦接至N型晶体管M4的通路端516，而通路端546则电性耦接至电容C4的一端。电容C4除了一端电性耦接至N型晶体管M6的通路端546之外，另一端则接收预设电位。借此，N型晶体管M5可以根据控制端532的电位，决定是否导通通路端534与536之间的电性通路，以将栅极线G2的电位传递至N型晶体管M6的控制端542。N型晶体管M6则根据控制端542的电位，决定是否导通通路端544与546之间的电性通路，以将N型晶体管M4之通路端516的电位透过N型晶体管M6的通路端544传递至通路端546，并储存到电容C4中。
[0048]再者，第三像素单元550包括了两个N型晶体管M7与M8以及一个电容C5。N型晶体管M7的控制端552电性耦接至栅极线Gl，其通路端554电性耦接至栅极线G3，而通路端556则电性耦接至N型晶体管M8的控制端562。N型晶体管M8除了控制端562电性耦接至N型晶体管M7的通路端556之外，其通路端564电性耦接至N型晶体管M6的通路端546，而通路端566则电性耦接至电容C5的一端。电容C5除了一端电性耦接至N型晶体管M8的通路端566之外，另一端则接收预设电位。借此，N型晶体管M7可以根据控制端552的电位，决定是否导通通路端554与556之间的电性通路，以将栅极线G3的电位传递至N型晶体管M8的控制端562。N型晶体管M8则根据控制端562的电位，决定是否导通通路端564与566之间的电性通路，以将N型晶体管M6之通路端546的电位透过N型晶体管M8的通路端564传递至通路端566，并储存到电容C5中。
[0049]如图4与图5所示之包含有三个像素单元的像素模块，极适合运用在以三原色(R、G、B)为显示基础的平面显示器中。若有其他的设计考量，还可以扩充像素模块中所包含的像素单元的数量，并且所额外扩充的像素单元可以采用如第二像素单元或第三像素单元的电路设计，均以特定的栅极线(例如栅极线Gl)为主要控制信号，并利用此特定的栅极线来决定其他栅极线(例如栅极线G2、G3等等)的电位是否能进入对应的像素单元，最后再以所接收之其他栅极线的电位来决定是否接收数据线上的电位,如此就可以达到所想要的技术目的。
[0050]另外，在第二像素单元530中扮演决定是否接收栅极线G2电位的开关元件，亦即N型晶体管M5也可以改用其他的电路来完成。请一并参照图5与图6，其中图6为根据本发明一实施例之开关元件的电路图。以取代N型晶体管M5之开关元件为例，本实施例中的开关元件包含了由一个N型晶体管与一个P型晶体管所组成的传输闸。此传输闸的N型晶体管部分的控制端电性耦接至栅极线G1，而P型晶体管部分的控制端则电性耦接至栅极线Gr (后亦称反相栅极线)，而传输闸的一个通路端电性耦接至栅极线G2，另一个通路端则电性耦接至N型晶体管M6的控制端542。其中，栅极线Gl ’的电位与栅极线Gl的电位正好相反。换句话说，当栅极线Gl为高电位时，栅极线G1’就为低电位；而当栅极线Gl为低电位时，栅极线G1’就为高电位。
[0051]类似的，若以取代N型晶体管M7之开关元件为例，则本实施例中的传输闸的N型晶体管部分的控制端同样电性耦接至栅极线G1，P型晶体管部分的控制端同样电性耦接至栅极线G1’ (后亦称反相栅极线)，但传输闸的一个通路端则改为电性耦接至栅极线G3，另一个通路端就改为电性耦接至N型晶体管M8的控制端562。
[0052]以下将搭配图5与图7详细解说电路的运作方式。其中，图7为根据图5所示实施例之操作时序图。在运作之初，于时间点tl时，栅极线G1、G2与G3的电位同时被转为高电位，以使N型晶体管M4、M5、M6、M7与M8同时转为导通状态。于是，在时间点tl到t2的这一段期间内，在数据线Dl中传递的数据将会经由N型晶体管M4而被导通至通路端516并储存在电容C3之中，同时还经由N型晶体管M6而被导通至通路端546并储存在电容C4之中，并且进一步经由N型晶体管M8而被导通至通路端566并储存在电容C5之中。
[0053]接下来，在时间点t2时，栅极线Gl与G2的电位仍维持在高电位，但栅极线G3的电位会下降至低电位。于是，N型晶体管M4、M5、M6与M7仍保持导通状态，但N型晶体管M8会转为不导通状态。由于此时的晶体管M4与M6都还处于导通状态，于是此次的馈穿效应将会由三个像素电路510、530与550分担。因此，储存在电容C5之中的数据会受到一次馈穿效应的影响，而且其影响幅度约为馈穿效应对单一像素电路之储存数据电位影响的三分之一。而储存在电容C3与C4之中的数据虽然在这个时间点也会到馈穿效应的影响，但由于电容C3与C4仍持续接收数据线Dl中的数据，所以此次的馈穿效应对于最终储存于电容C3与C4中的数据实际上是没有影响的。
[0054]接下来，在时间点t3时，栅极线G2也会被下拉至低电位。于是，N型晶体管M4、M5与M7仍保持导通状态，但N型晶体管M6会转为不导通状态。由于此时的晶体管M4还处于导通状态，于是此次的馈穿效应将会由两个像素电路510与530分担。因此，储存在电容C4之中的数据会受到一次馈穿效应的影响，而且其影响幅度约为馈穿效应对单一像素电路之储存数据电位影响的二分之一。而储存在电容C3之中的数据虽然在这个时间点也会到馈穿效应的影响，但由于电容C3仍持续接收数据线Dl中的数据，所以此次的馈穿效应对于最终储存于电容C3中的数据实际上是没有影响的。
[0055]接下来，在时间点t4时，栅极线Gl也会被下拉至低电位。如此一来，N型晶体管M4、M5与M7都会转为不导通状态，而此次的馈穿效应将会由像素电路510独力分担。因此，储存在电容C3之中的数据会受到一次馈穿效应的影响，而且其影响幅度即为馈穿效应对单一像素电路之储存数据电位影响的幅度。
[0056]所以，在经过上述的操作之后，像素电路510、530与550受到的馈穿效应的影响幅度之间的比例大约分别为6:3:2 (从1: 0.5:0.3而来)。相较于公知技术受到影响幅度的比例2:5:11(从1/3: (1/3+1/2): (1/3+1/2+1)而来)来说，已经大幅度的减少了馈穿效应影响的差异值。而由于馈穿效应影响的差异变小了，要补偿馈穿效应时就可以采用较为单纯的方式，例如改变共同电位，来达到相对于公知技术采用同样补偿方式而得的更好的效果。
[0057]由于考虑到充电路径的长度以及其他因素，图7所示之实施例中的时间点t3到t4之间的时间区间与时间点t2到t3之间的时间区间之间的比例约为1:2，而时间点t3到t4之间的时间区间与时间点tl到t2之间的时间区间之间的比例则约为1:3。但这并非是绝对必要的。在其他的实施例中，时间点t3到t4之间的时间区间与时间点t2到t3之间的时间区间之间的比例，以及时间点t3到t4之间的时间区间与时间点tl到t2之间的时间区间之间的比例，都可以是1:1或其他适合的比例。
[0058]前述时间点tl?t4之间所完成的，是如图4中的像素模块40的完整充电。而接下来对图4中的像素模块42的完整充电，则由栅极线G2、G3与G4在时间点t4?t7之间的波形所控制完成。如图所示，栅极线G2、G3与G4在时间点t4?t7之间的波形实际上与栅极线Gl、G2与G3在时间点tl?t4之间的波形是相同的。后续的其他像素模块所对应的栅极线的驱动波形可以依此类推而得，在此不再进一步说明。
[0059]综上所述，本发明的实施例改变了像素电路的排列方式，并借此降低了不同馈穿效应的影响差异。而若需要对馈穿效应做出补偿时，可以使用如调整共同电位等简单的方式即可达到不错的补偿效果。
【权利要求】
1.一种平面显示面板，其特征在于，包括: 多条栅极线，平行于一第一方向而设置； 多条数据线，平行于一第二方向而设置； 多条栅极引导线，平行于该第二方向而设置，每一该些栅极引导线电性耦接至该些栅极线的其中之一；以及 一显示区，该显示区中设置多个像素模块，每一该些像素模块包括: 一第一像素单元，电性耦接至该些数据线中之一第一预设数据线以及该些栅极线中之一第一预设栅极线，并根据该第一预设栅极线之电位决定是否接收传递在该第一预设数据线中的数据；以及 一第二像素单元，电性耦接至该第一预设栅极线以及该些栅极线中不同于该第一预设栅极线之一第二预设栅极线，并经过该第一像素单元而电性耦接至该第一预设数据线，该第二像素单元根据该第一预设栅极线之电位决定是否接收该第二预设栅极线中的电位，并根据自该第二预设栅极线接收之电位决定是否从该第一像素单元接收数据。
2.如权利要求1所述的平面显示面板，其特征在于，其中该第一像素单元包括:一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第一预设数据线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；以及一第一储存元件，具有第一端与第二端，该第一储存元件的第一端电性耦接至该第一开关元件的第二通路端，其第二端接收一预设电位。
3.如权利要求2所述的平面显示面板，其特征在于，其中该第二像素单元包括: 一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第二预设栅极线，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路； 一第三开关元件，具有控制端、第一通路端与第二通路端，该第三开关元件的控制端电性耦接至该第二开关元件的第二通路端，其第一通路端电性耦接至该第一开关元件的第二通路端，并根据该第三开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路；以及 一第二储存元件，具有第一端与第二端，该第二储存元件的第一端电性耦接至该第三开关元件的第二通路端，其第二端接收该预设电位。
4.如权利要求1所述的平面显示面板，其特征在于，其中该第二像素单元包括: 一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第二预设栅极线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路； 一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一开关元件的第二通路端，其第一通路端电性耦接至该第一像素单元，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第一像素单元传来的数据传递至其第二通路端；以及 一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该第二开关元件的第二通路端，其第二端接收一预设电位。
5.如权利要求1所述的平面显示面板，其特征在于，其中每一该些像素模块更包括: 一第三像素单元，电性耦接至该第一预设栅极线以及该些栅极线中不同于该第一预设栅极线与该第二预设栅极线之一第三栅极线，并经过该第二像素单元及该第一像素单元而电性耦接至该第一预设数据线，该第三像素单元根据该第一预设栅极线之电位决定是否接收该第三栅极线之电位，并根据所接收之该第三栅极线之电位决定是否接收从该第二像素单元传来的数据。
6.如权利要求5所述的平面显示面板，其特征在于，其中该第三像素单元包括: 一第一开关元件，具有控制端、第一通路端与第二通路端，该第一开关元件的控制端电性耦接至该第一预设栅极线，其第一通路端电性耦接至该第三栅极线，并根据该第一开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路； 一第二开关元件，具有控制端、第一通路端与第二通路端，该第二开关元件的控制端电性耦接至该第一开关元件的第二通路端，其第一通路端电性耦接至该第二像素单元，并根据该第二开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第二像素单元传来的数据传递至其第二通路端；以及 一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该第二开关元件的第二通路端，其第二端接收一预设电位。
7.如权利要求5所述的平面显示面板，其特征在于，其中该第三像素单元更电性耦接至一第一反相栅极线，以使该第三像素单元同时根据该第一预设栅极线之电位以及该第一反相栅极线之电位而决定是否接收该第三栅极线之电位，其中，该第一预设栅极线中所传递的信号与该第一反相栅极线中所传递的信号互为反相信号。
8.如权利要求7所述的平面显示面板，其特征在于，其中该第三像素单元包括: 一传输闸，具有第一控制端、第二控制端、第一通路端与第二通路端，该传输闸的第一控制端电性耦接至该第一预设栅极线，其第二控制端电性耦接至该第一反相栅极线，其第一通路端电性耦接至该第三栅极线； 一开关元件，具有控制端、第一通路端与第二通路端，该开关元件的控制端电性耦接至该传输闸的第二通路端，其第一通路端电性耦接至该第二像素单元，并根据该开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第二像素单元传来的数据传递至其第二通路端；以及 一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该开关元件的第二通路端，其第二端接收一预设电位。
9.如权利要求1所述的平面显示面板，其特征在于，其中该第二像素单元更电性耦接至一第一反相栅极线，以使该第二像素单元同时根据该第一预设栅极线之电位以及该第一反相栅极线之电位而决定是否接收该第二预设栅极线之电位，其中，该第一预设栅极线中所传递的信号与该第一反相栅极线中所传递的信号互为反相信号。
10.如权利要求9所述的平面显示面板，其特征在于，其中该第二像素单元包括: 一传输闸，具有第一控制端、第二控制端、第一通路端与第二通路端，该传输闸的第一控制端电性耦接至该第一预设栅极线，其第二控制端电性耦接至该第一反相栅极线，其第一通路端电性耦接至该第二预设栅极线； 一开关元件，具有控制端、第一通路端与第二通路端，该开关元件的控制端电性耦接至该传输闸的第二通路端，其第一通路端电性耦接至该第一像素单元，并根据该开关元件的控制端的电位决定是否导通其第一通路端与第二通路端之间的电性通路，以借此决定是否将从其第一通路端所接收之自该第一像素单元传来的数据传递至其第二通路端；以及一储存元件，具有第一端与第二端，该储存元件的第一端电性耦接至该开关元件的第二通路端，其第二端接收一预设电位。
【文档编号】G09G3/20GK104299555SQ201410478568
【公开日】2015年1月21日 申请日期:2014年9月18日 优先权日:2014年7月21日
【发明者】廖伟见 申请人:友达光电股份有限公司