显示设备及其驱动方法

显示设备及其驱动方法
【专利摘要】提供了一种显示设备，包括显示面板、栅极驱动器、栅极时钟信号调制单元、和栅极时钟信号发生器。显示面板包括栅极线和经由各个开关元件连接至所述栅极线的像素。栅极驱动器包括被配置为将栅极信号输出到所述栅极线的级。栅极时钟信号调制单元被配置为基于扫描开始信号调制输入栅极时钟信号以便生成输出栅极时钟信号。栅极时钟信号发生器被配置为基于栅极时钟信号生成时钟信号，并且将所述时钟信号输出到所述栅极驱动器。所述栅极时钟信号调制单元被配置为对与扫描开始信号的脉冲重叠的所述输入栅极时钟信号的脉冲的宽度进行调制。
【专利说明】
显示设备及其驱动方法

【技术领域】
[0001]示范性实施例涉及显示设备及其驱动方法。更具体地，示范性实施例涉及可以提高栅极驱动器的性能的显示设备及其驱动方法。

【背景技术】
[0002]诸如液晶显示器(IXD)、有机发光二极管(OLED)显示器等等的显示设备通常包括具有多个像素和多个信号线的显示面板、以及驱动显示面板的驱动单元。每个像素典型地包括连接至信号线的开关元件，连接至开关元件的像素电极，以及对电极。像素电极连接至诸如薄膜晶体管(TFT)的开关元件，并且数据电压被施加在所述像素电极。对电极形成在显示面板的整个表面上，并且公共电压Vcom被施加在其上。像素电极和对电极可以布置在相同的基底上或者不同的基底上。
[0003]显示设备通常从外部图形控制器或者任何其它适合的来源接收输入图像信号。输入图像信号携带每个像素的亮度信息并且每个亮度具有确定的数目。对应于期望的亮度信息的数据电压被施加在每个像素上。被施加在像素上的数据电压被表示为根据与被施加在公共电极上的公共电压的差值的像素电压。像素显示由图像信号的灰度所指示的亮度。以这种方式，为了防止当一个方向的电场或者具有相同极性的电压被施加较长时间时所引起的图像退化，用于作为每帧、每行、每列、或者每个像素的参考的电压的数据电压的极性可以被反转。
[0004]传统的驱动单元典型地包括向显示面板供应栅极信号的栅极驱动器、向显示面板供应数据信号的数据驱动器、以及控制数据驱动器和栅极驱动器的信号控制器。注意到栅极驱动器通常包括由多个级形成的移位寄存器，所述多个级彼此从属连接。栅极驱动器接收驱动电压和多个栅极控制信号以便生成栅极信号。驱动电压包括可以导通开关元件的栅极导通电压、和可以使开关元件截止的栅极截止电压。栅极控制信号可以包括指示开始扫描的扫描开始信号以及控制栅极导通脉冲的输出定时的栅极时钟信号。栅极驱动器基于驱动电压和栅极控制信号来生成被输入到栅极线的栅极信号，并且将所述栅极信号输出到栅极线。
[0005]传统地，栅极驱动器和数据驱动器以将被连接至显示面板的芯片的形式安装在印刷电路板(PCB)上。替换性地，驱动单元的芯片可以直接安装在显示面板上。还应当注意至IJ，已经研发了将栅极驱动器集成到显示面板中的结构。作为单独的芯片，这些集成的栅极驱动器不要求薄膜晶体管沟道具有很高的移动性。
[0006]在技术背景部分所公开的以上信息仅仅用于加强对本发明构思的背景的理解，因此，它可以包含不形成在这个国家中已经为本领域普通技术人员所知的现有技术的信息。


【发明内容】

[0007]示范性实施例提供了一种显示设备及其驱动方法，其可以防止从栅极驱动器输出的栅极信号的电势被不充分地降低。反过来，这可以防止显示面板的充电率变低或者偏离，并且可以提高栅极驱动器及其驱动方法的性能。
[0008]另外的方面将在下面的详细描述中被阐述，并且将从本公开中部分地变得清楚，或者可以通过实践本发明构思而习得。
[0009]根据示范性实施例，显示设备包括显示面板、栅极驱动器、栅极时钟信号调制单元、和栅极时钟信号发生器。显示面板包括栅极线和经由各个开关元件连接至所述栅极线的像素。栅极驱动器包括被配置为将栅极信号输出到所述栅极线的级。栅极时钟信号调制单元被配置为基于扫描开始信号调制输入栅极时钟信号以便生成输出栅极时钟信号。栅极时钟信号发生器被配置为基于栅极时钟信号生成时钟信号并且将所述时钟信号输出到所述栅极驱动器。所述栅极时钟信号调制单元被配置为对所述输入栅极时钟信号的与扫描开始信号的脉冲重叠的脉冲的宽度进行调制。
[0010]根据示范性实施例，驱动显示设备的方法包括:基于扫描开始信号调制输入栅极时钟信号以便生成输出栅极时钟信号；基于输出栅极时钟信号生成时钟信号；以及基于时钟信号生成栅极信号。生成输出栅极时钟信号包括对所述输入栅极时钟信号的与扫描开始信号的脉冲重叠的脉冲的宽度进行调制。
[0011]应当注意到，显示设备可以包括栅极驱动器的若干第一级，其从信号控制器接收扫描开始信号STV以便生成和输出栅极信号。栅极信号的电势可以被扫描开始信号STV和栅极时钟信号CPV的重叠时间影响。当栅极信号的电势不够高时，连接至对应级的像素的充电率可能不仅仅被降低，还可能影响后一级的栅极信号，从而显示面板的总体充电率可能是不充足的。然而，根据示范性实施例，可以防止从显示设备的栅极驱动器输出的栅极信号的电势被不充分地降低，从而可以防止显示面板的充电率降低或偏离。反过来，这可以提高栅极驱动器的性能和显示设备的显示质量。
[0012]前述的总体描述和下面的详细描述是示范性和说明性的，并且意图提供对要求保护的主题的进一步说明。

【专利附图】

【附图说明】
[0013]被包括以便提供对本发明构思的进一步理解、并且被合并在本说明书中且构成本说明书的一部分的附图示出了本发明构思的示范性实施例，并且与描述一起说明本发明构思的原理。
[0014]图1是根据示范性实施例的显示设备的框图。
[0015]图2是根据示范性实施例的显示设备的像素和信号线的布局图。
[0016]图3是根据示范性实施例的显示设备的栅极驱动器的框图。
[0017]图4是根据示范性实施例的、图3中示出的栅极驱动器的移位寄存器的级的电路图示例。
[0018]图5是根据示范性实施例的显示设备的栅极时钟信号(CPV)调制单元的框图。
[0019]图6是根据示范性实施例的在对通过栅极时钟信号调制单元调制的驱动信号进行调制之前和之后的定时图。
[0020]图7和图8是根据示范性实施例的显示设备的驱动信号的定时图。

【具体实施方式】
[0021]在下面的描述中，为了说明的目的，阐述了各种具体细节以便提供对各种示范性实施例的全面的理解。然而，清楚的是，可以无需这些具体细节或者可以利用一个或多个等效安排来实践各种示范性实施例。在其它实例中，熟知的结构和设备以框图形式示出，以避免不必要地模糊各种示范性实施例。
[0022]在附图中，为了清晰和描述的目的，可以夸大层、膜、面板、区域等等的尺寸和相对尺寸。并且，相似的参考标号指代相似的元素。
[0023]当一个元素或层被称为“在(另一个元素或层)之上”、“连接至”或“耦合至”另一个元素或层时，它可以直接在另一个元素或层之上、直接连接至或耦合至另一个元素或层，或者也可以存在插入其间的元素或层。相反，当一个元素或层被称为“直接在(另一个元素或层)之上”、“直接连接至”或“直接耦合至”另一个元素或层时，则不存在插入其间的元素或层。为了本公开的目的，“x、Y、和Z中的至少一个”以及“从由X、Y、和Z构成的组中选择的至少一个”可以被解释为只有X、只有Y、只有Ζ、或者Χ、Υ、和Z中的两个或更多个的任意组合，例如，XYZ、XYY、YZjP TL。相似的数字始终指代相似的元素。如这里所使用的，术语“和/或”包括相关联的列出项中的一个或多个的任意和全部组合。
[0024]虽然术语第一、第二等可以在这里用来描述各种元素、组件、区域、层、和/或段，但是这些元素、组件、区域、层、和/或段不应被这些术语所限制。这些术语被用来将一个元素、组件、区域、层、和/或段与另一个元素、组件、区域、层、和/或段区分开。因此，下面讨论的第一元素、组件、区域、层、和/或段可以被命名为第二元素、组件、区域、层、和/或段而不脱离本公开的教导。
[0025]空间相对术语，如“之下”、“以下”、“下面”、“以上”、“上面”等等，可以在这里用于描述性的目的，以便描述如附图中所示的一个元素或特征与另一个(多个)元素或特征的关系。除了在附图中描绘的朝向以外，空间相对术语也意图包含使用中的装置、操作、和/或制造的不同的朝向。例如，如果附图中的装置被翻转(turn over)，则被描述为在其它元素或特征“以下”或“之下”的元素将朝向其它元素或特征“以上”。因此，示范性术语“以下”可以包含以上和以下两个朝向。另外，所述装置也可以另外朝向(例如，旋转90度或朝向其它方向)，并且可以因此解释这里所使用的空间相对描述符。
[0026]这里所使用的术语仅仅是为了描述特定实施例的目的，而不是意图进行限制。如这里所使用的，单数形式“一”、“该”意图也包括复数形式，除非在上下文中清楚地另外指出。另外，当术语“包括”和/或“包含”在这里的说明书中被使用时，说明存在所述特征、整数、步骤、操作、元素、组件、和/或它们的组，但是并不排除一个或多个其它特征、整数、步骤、操作、元素、组件、和/或它们的组的存在或添加。
[0027]除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的普通技术人员所通常理解的含义相同的含义。诸如在通常使用的字典中定义的术语的术语应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不会被解释为理想化或过度形式的意义，除非在这里明确地这样定义。
[0028]图1是根据示范性实施例的显示设备的框图。图2是根据示范性实施例的显示设备的像素和信号线的布局图。
[0029]参考图1,显示设备包括显示面板300、连接至显示面板300的栅极驱动器400和数据驱动器500、栅极电压发生器700、时钟信号发生器750、和控制前述组件的信号控制器600。虽然将要参考这个具体的实施方式，但是还要考虑到，所述显示设备可以以许多形式具体实现并且可以包括多个和/或替换性组件。例如，应当考虑到，显示设备的组件可以由分开的结构组合而成和/或位于分开的位置。
[0030]显示面板300包括多条信号线和多个像素PX，所述多个像素PX连接至所述信号线并且大致按矩阵阵列来排列。然而，应当考虑到，对于这里描述的示范性实施例，可以使用任何其它适合的像素PX阵列。信号线包括传送栅极信号(也称为“扫描信号”)的栅极线Gl到Gn (其中“η”是大于O的自然数)、以及传送数据电压的数据线Dl到Dm(其中“m”是大于O的自然数)。栅极线Gl到Gn相互平行(或者基本上相互平行)，并且主要以第一(例如，行或水平)方向延伸。数据线Dl到Dm相互平行(或者基本上相互平行)，并且主要以与第一方向相交的第二(例如，列或垂直)方向延伸。至少一条伪栅极线(未示出)还可以被排列在栅极线Gl到Gn之后的下一行。
[0031]参考图2，像素PX可以包括至少一个开关元件Q，其连接至至少一条数据线Dl到Dm、至少一条栅极线Gl到Gn ;和连接至开关元件Q的至少一个像素电极191。开关元件Q可以包括至少一个薄膜晶体管，并且可以根据通过栅极线Gl到Gn传送的栅极信号来被控制。响应于接收到栅极信号，开关元件可以被配置为将通过数据线Dl到Dm传送的数据电压传送到像素电极191。
[0032]为了实施色彩显示，每个像素PX可以显示任何适合的色彩之一(例如，空间划分)，或者每个像素可以交替地显示作为时间的函数的多个色彩(例如，时间划分)，以便通过对适合的色彩在空间上或时间上进行求和来辨识出期望的色彩。例如，适合的色彩可以是原色，例如，诸如红色、绿色、和蓝色的三原色，或者诸如黄色、青色、和洋红的三原色，或者四原色等等。彼此相邻或不相邻的、用于显示不同原色的多个像素PX可以形成一个集(称为一个点)，并且一个点可以显示白色图像。
[0033]继续参考图2，显示面板300的像素PX和信号线的示例结构可以包括主要以行方向延伸的栅极线G1、G(1-l)等，以及主要按列方向延伸的数据线Dj、D(j+l)等。像素PX可以连接在相应的栅极线G1、G(1-l)等等与相应的数据线Dj、D(j+l)等等的各个交叉点。每个像素PX可以包括经由开关元件Q连接至栅极线G1、G (1-1)等等中的一条栅极线以及数据线Dj、D(j+l)等等中的一条数据线的像素电极191。虽然已经描述了每个像素PX表示原色红色R、绿色G、和蓝色B,应当考虑到可以使用任何适合的色彩。
[0034]表示相同原色R、G、和B的像素PX可以布置在像素阵列中。例如，红色像素R的像素阵列、绿色像素G的像素阵列、和蓝色像素B的像素阵列可以被交替地布置。也就是说，每条数据线Dj、D(j+l)等等可以与像素PX的相同色彩的像素阵列相关联，并且每条栅极线G1、G(1-l)等等可以与像素PX的各种色彩的重复实例的像素行相关联。然而，应当考虑到，对于这里描述的示范性实施例可以使用像素色彩的任何其它适合的排列。
[0035]排列在像素阵列中并且表示相同原色的像素R、G、和B可以连接至两条相邻的数据线Dj、D(j+l)等等中的任何一条。也就是说，如图2中所示，布置在像素阵列中的像素R、G、和B可以交替地连接至两条相邻的数据线Dj、D(j+l)等等。以这种方式，列方向上的相邻像素PX可以在与两条相邻的数据线Dj、D(j+l)等等的连接之间交替。布置在像素行中的像素R、G、和B可以连接至相同的栅极线G1、G(1-l)等等。因此，行方向和列方向上的像素R、G、和B的极性可以交替，例如，在正(+)极性和负(_)极性之间交替。
[0036]注意图1，数据驱动器500连接至数据线Dl到Dm，并且基于从信号控制器600输入的输出图像信号DAT来选择灰度电压并且将该灰度电压作为数据电压施加到数据线Dl到Dm。数据驱动器500可以接收在单独的灰度电压发生器(未示出)中生成的灰度电压，或者接收并划分有限数目的参考灰度电压以便生成用于整个灰度的灰度电压。
[0037]栅极驱动器400连接至栅极线Gl到Gn，以便将通过组合栅极导通电压Von和栅极截止电压Voff而获得的栅极信号施加到栅极线Gl到Gn。栅极电压发生器700从源(例如，外部源)接收驱动电压AVDD以便生成栅极导通电压Von和栅极截止电压Voff。栅极导通电压Von可以被发送给时钟信号发生器750，而栅极截止电压Voff可以被发送给时钟信号发生器750和栅极驱动器400。
[0038]时钟信号发生器750从信号控制器600接收多个栅极时钟信号CPVl到CPVk (其中“k”是大于或等于2的自然数)并且从栅极电压发生器700接收栅极导通电压Von和栅极截止电压Voff，以便生成控制栅极导通电压Von的输出定时的多个时钟信号，以便将所述时钟信号发送到栅极驱动器400。时钟信号发生器750可以包括放大栅极时钟信号CPVl到CPVk的电平的电平移位器(未示出)。提供给栅极驱动器400的多个时钟信号中的每一个可以包括与栅极时钟信号CPVl到CPVk的脉冲同步的脉冲。提供给栅极驱动器400的时钟信号的高电平可以不同于栅极时钟信号CPVl到CPVk的高电平。
[0039]信号控制器600从图形控制器(未示出)接收输入图像信号IDAT和输入控制信号ICON，并且控制时钟信号发生器750、栅极驱动器400、和数据驱动器500的操作。输入图像信号IDAT携载每个像素PX的亮度信息，并且所述亮度具有确定数目的灰度，例如，1024=2'256 = 28、或者64 = 26个灰度。输入图像信号IDAT可以被提供用于由像素PX表示的每个色彩。输入控制信号ICON的示例包括垂直同步信号、水平同步信号、主时钟信号、数据使能信号、等等。在示范性实施例中，信号控制器600基于输入图像信号IDAT和输入控制信号ICON处理输入图像信号IDAT，以便将输入图像信号IDAT转换成输出图像信号DAT并且生成栅极控制信号CONTl和数据控制信号C0NT2。
[0040]继续参考图1，信号控制器600可以包括栅极时钟信号(CPV)调制单元650，其调制初始栅极时钟信号以生成栅极时钟信号CPVl到CPVk。下面就将更详细地描述栅极时钟信号调制单元650。
[0041]显示设备的各种驱动设备可以以至少一个集成电路(IC)芯片的形式安装在显示面板300上，或者以带载封装(TCP)的形式安装在附着于显示面板300的柔性印刷电路薄膜(未示出)上，或者安装在单独的印刷电路板(PCB)(未示出)上。还应当考虑到，各种驱动设备可以与信号线(例如，栅极线Gl到Gn和数据线Dl到Dm)和薄膜晶体管一起集成为显示面板300的一部分。例如，栅极驱动器400可以集成在显示面板300中，或者可以通过用于形成像素PX的开关元件Q的相同的工艺来形成。
[0042]在示范性实施例中，栅极驱动器400、数据驱动器500、信号控制器600、栅极电压发生器700、时钟信号发生器750、和/或其一个或多个组件可以经由一个或多个通用和/或专用组件来实施，所述一个或多个通用和/或专用组件诸如一个或多个离散电路、数字信号处理芯片、集成电路、专用集成电路、微处理器、处理器、可编程阵列、场可编程阵列、指令集处理器等等。
[0043]根据示范性实施例，这里描述的特征、功能、进程等等可以经由软件、硬件(例如，通用处理器、数字信号处理(DSP)芯片、专用集成电路(ASIC)、场可编程门阵列(FPGA)等等)、固件、或者其组合来实施。以这种方式，栅极驱动器400、数据驱动器500、信号控制器600、栅极电压发生器700、时钟信号发生器750、和/或其一个或多个组件可以包括一个或多个存储器(未不出)或者不然就与一个或多个存储器(未不出)相关联，所述一个或多个存储器包括被配置为使得栅极驱动器400、数据驱动器500、信号控制器600、栅极电压发生器700、时钟信号发生器750、和/或其一个或多个组件执行这里描述的特征、功能、进程等等中的一个或多个的代码(例如，指令)。
[0044]存储器可以是参与将代码提供给一个或多个软件、硬件、和/或固件组件以便执行的任何介质。这样的存储器可以以包括但不限于非易失性介质、易失性介质、和传输介质的任何适合的形式来实施。非易失性介质包括，例如，光盘或磁盘。易失性介质包括动态存储器。传输介质包括同轴电缆、铜线、和光纤。传输介质还可以米用声波、光波、或电磁波的形式。计算机可读介质的常见形式包括，例如:软盘、柔性磁盘、硬盘、磁带、任何其它磁介质、高密度磁盘只读存储器(CD-ROM)、可重写高密度磁盘(CDRW)、数字视频盘(DVD)、可重写DVD(DVD-RW)、任何其它光学介质、穿孔卡片、纸带、光学标示表单、具有孔图案或者其它光学可辨识的标记的任何其它物理介质、随机存取存储器(RAM)、可编程只读存储器(PROM)、和可擦可编程只读存储器(EPROM)、FLASH_EPR0M、任何其它存储器芯片或者盒式磁带、载波、或者可以通过例如控制器/处理器从中读取信息的任何其它介质。
[0045]将更详细地描述显示设备的示范性操作。
[0046]根据示范性实施例，信号控制器600从诸如外部图形控制器(未示出)的图形控制器接收输入图像信号IDAT和输入控制信号ICON，输入控制信号ICON被控制以便显示输入图像信号IDAT。
[0047]信号控制器600基于输入图像信号IDAT和输入控制信号ICON、根据显不面板300的操作条件来处理输入图像信号IDAT，并且生成栅极控制信号CONTl和数据控制信号C0NT2。栅极控制信号CONTl包括指示何时开始扫描的扫描开始信号STV以及栅极时钟信号CPVl到CPVk。栅极控制信号CONTl还可以包括限制栅极导通电压Von的持续时间的输出使能信号。数据控制信号C0NT2包括通知针对像素PX的行的输出图像信号DAT的传输将要开始的水平同步开始信号、允许数据电压被施加在数据线Dl到Dm的负载信号、以及数据时钟信号。数据控制信号C0NT2还可以包括相对于公共电压Vcom反转数据电压的极性的反转信号。
[0048]信号控制器600将栅极控制信号CONTl发送到栅极驱动器400，并且将数据控制信号C0NT2和经处理的输出图像信号DAT发送到数据驱动器500。另外，信号控制器600向时钟信号发生器750发送多个栅极时钟信号CPVl到CPVk、和扫描开始信号STV。时钟信号发生器750基于栅极时钟信号CPVl到CPVk、和(从信号控制器600输入的)扫描开始信号STV、以及(从栅极电压发生器700输入的)栅极导通电压Von和栅极截止电压Voff，来生成多个时钟信号，并且将所述多个时钟信号发送到栅极驱动器400。
[0049]数据驱动器500根据来自信号控制器600的数据控制信号C0NT2而接收针对像素PX的行的输出图像信号DAT,并且选择对应于所述输出图像信号DAT中的每一个的灰度电压以便将输出图像信号DAT (其是数字信号)转换成数据电压(其是模拟数据信号)。数据驱动器500将数据电压施加到数据线Dl到Dm。
[0050]栅极驱动器400接收从信号控制器600输入的栅极控制信号CONTl、从时钟信号发生器750输入的多个时钟信号、和从栅极电压发生器700输入的栅极截止电压Voff，以便生成通过栅极导通电压Von和栅极截止电压Voff配置的栅极信号。栅极驱动器400将栅极导通电压Von施加(例如，顺序地施加)到栅极线Gl到Gn，以便导通连接至栅极线Gl到Gn的开关元件Q。以这种方式，被施加在数据线Dl到Dm上的数据电压通过所导通的开关元件Q而被施加在像素PX的行中的相应的像素PX上。
[0051]在示范性实施例中，被施加在像素PX上的数据电压与公共电压Vcom之间的差值被表示为对应的像素PX的像素电压。图像的亮度可以根据像素电压来表示。
[0052]前述的程序以水平时段IH为单位被重复，从而栅极导通电压Von可以被顺序地施加到栅极线Gl到Gn中的每一个，以便将数据电压施加到像素PX中的每一个从而显示用于帧的图像。下一帧在一帧的末尾开始，并且被施加在数据驱动器500上的反转信号的状态可以被控制，以使得被施加在像素PX中的每一个上的数据电压的极性与前一帧的极性相反(其可以被称为“帧反转”)。
[0053]如图2中所示，具有相反的极性的数据电压可以被施加到相邻的数据线Dj、D(j+1)等等。以这种方式，具有相反的极性的数据电压可以被施加到在列方向上相邻的像素R、G、和B，并且具有相反的极性的数据电压可以被施加到在行方向上彼此相邻的像素R、G、和B，以便以大致逐点反转的形式而被驱动。也就是说，即使被施加到数据线Dj、D(j+1)等等的数据电压在一帧内维持相同的极性，仍可以通过点反转类型驱动方案来显示图像。
[0054]参考图3和图4更加详细地描述栅极驱动器400。
[0055]图3是根据示范性实施例的显示设备的栅极驱动器的框图。图4是根据示范性实施例的、图3中示出的栅极驱动器的移位寄存器的级的电路图示例。
[0056]根据示范性实施例，栅极驱动器400可以实施为包括多个级410的移位寄存器，所述多个级410排列成一条线并且分别连接至栅极线Gl到Gn。扫描开始信号STV、初始化信号1见\多个时钟信号0^1、(^1?1、0^2、和CLKB2、以及栅极截止电压Voff被输入到栅极驱动器400。所述多个时钟信号0^1、(:0?1、0^2、和(^1?2可以包括1^对(其中“k”是满足2 ( k〈n的自然数)时钟信号。如图3中所示，两对时钟信号CLKl、CLKBl、CLK2、和CLKB2被输入到栅极驱动器400。应当考虑到，可以使用任何其它适合的安排。
[0057]每个级410可以包括设置端子S、栅极电压端子GV、时钟端子CKl和CK2、重置端子R、帧重置端子FR、栅极输出端子0UT1、和进位输出端子0UT2。最后一级ST(n+l)可以是伪级。伪级不包括重置端子R或者帧重置端子FR。
[0058]前一级ST(j-l)的进位信号，即，前一级进位信号Cout (j-1)被输入到每一级(例如，第j级STj)的设置端子S。后一级ST(j+Ι)的栅极信号，即，后一级栅极信号Gout (j+1)被输入到每一级(例如，第j级STj)的重置端子R。时钟信号CLKl和CLKBl或者时钟信号CLK2和CLKB2被输入到时钟端子CKl和CK2，而栅极截止电压Voff被输入到栅极电压端子GV。栅极输出端子OUTl发送栅极信号Gout (j)，而进位输出端子0UT2发送进位信号Cout (j)。
[0059]扫描开始信号STV取代前一级的前一级进位信号被输入到移位寄存器的最前面k级。如图3中所示，扫描开始信号STV被输入到最前面的两级STl和ST2。另外，不同的时钟信号对可以被输入到移位寄存器的最前面k级STl和ST2的时钟端子CKl和CK2。例如，时钟信号CLKl和CLKBl可以被输入到第一级STl，而时钟信号CLK2和CLKB2可以被输入到第二级ST2。
[0060]当时钟信号CLKl被输入到第j级STj的时钟端子CKl，并且时钟信号CLKBl被输入到时钟端子CK2时，时钟信号CLK2可以被输入到与第j级STj相邻的第(j-Ι)级ST(j-1)的时钟端子CKl，并且时钟信号CLKB2可以被输入到时钟端子CK2。另外，时钟信号CLKB2可以被输入到第(j+Ι)级ST (j+1)的时钟端子CK1，并且时钟信号CLK2可以被输入到第(j+1)级ST (j+1)的时钟端子CK2。
[0061]当电压电平处于相对较高的状态时，每个时钟信号CLK1、CLKB1、CLK2、和CLKB2可以与栅极导通电压Von相同，而当电压电平处于相对较低的状态时，所述信号可以与栅极截止电压Voff相同，从而驱动像素PX的开关元件Q。时钟信号CLKl和CLK2之间的相位差可以大于O度并且小于180度。时钟信号CLKl和CLKlB的相位差可以是180度并且时钟信号CLK2和CLK2B之间的相位差可以是180度。
[0062]参考图4，栅极驱动器400的每一级(例如，第j级STj)可以包括输入区域420、上拉驱动器430、下拉驱动器440、和输出区域450。每一级的前述的部分可以包括至少一个晶体管(例如，晶体管Tl到T14)，并且上拉驱动器430和输出区域450还可以包括至少一个电容器(例如，电容器Cl到C3)。电容器Cl到C3可以是在制造过程中形成的、位于栅极和漏极/源极之间的寄生电容。
[0063]在进一步进行之前，应当注意到，各种晶体管Tl到T14的各个源极端子和漏极端子可以以与这里所描述的对应相反的配置来配置。也就是说，被描述为源极的端子可以替换性地充当漏极，而被描述为漏极的端子可以替换性地充当源极。以这种方式，对于这里描述的示范性实施例，可以使用任何适合的晶体管配置。
[0064]输入区域420可以包括顺序地串联连接至设置端子S和栅极电压端子GV的三个晶体管Til、T10、和T5。晶体管Tll和T5的栅极连接至时钟端子CK2，而晶体管TlO的栅极连接至时钟端子CKl。晶体管Tll和晶体管TlO之间的接点连接至接点Jl，而晶体管TlO和晶体管T5之间的接点连接至接点J2。
[0065]上拉驱动器430可以包括连接在设置端子S和接点Jl之间的晶体管T4、连接在时钟端子CKl和接点J3之间的晶体管T12、以及连接在时钟端子CKl和接点J4之间的晶体管T7。晶体管T4的栅极和漏极共同连接至设置端子S，而晶体管T4的源极连接至接点J1。晶体管T12的栅极和漏极共同连接至时钟端子CK1，而晶体管T12的源极连接至接点J3。晶体管T7的栅极连接至接点J3，并且还通过电容器Cl连接至时钟端子CKl。晶体管T7的漏极连接至时钟端子CKl，而源极连接至接点J4。电容器C2连接在接点J3和接点J4之间。
[0066]下拉驱动器440可以包括多个晶体管T6、T9、T13、T8、T3、和T2，所述多个晶体管通过各个源极接收栅极截止电压Voff以便通过各个漏极将栅极截止电压Voff输出到接点Jl、J3、J2、和J4。晶体管T6的栅极连接至帧重置端子FR，并且晶体管T6的漏极连接至接点J1。晶体管T9的栅极连接至重置端子R，并且晶体管T9的漏极连接至接点Jl。晶体管T13和T8的栅极共同连接至接点J2，并且晶体管T13和T8的漏极分别连接至接点J3和J4。晶体管T3的栅极连接至接点J4，晶体管T2的栅极连接至重置端子R，并且晶体管T3和T2的漏极共同连接至接点J2。
[0067]输出区域450包括晶体管Tl和T14，晶体管Tl和T14的漏极和源极分别连接到时钟端子CKl和输出端子OUTl与输出端子0UT2之间。晶体管Tl和T14的栅极连接至接点Jl0电容器C3连接在晶体管Tl的栅极和漏极之间，也就是说，连接在接点Jl和接点J2之间。晶体管Tl的漏极也连接至接点J2。
[0068]在图4中，为了方便说明，输入到时钟端子CKl的时钟信号CLKl和CLK2被象征地示出为时钟信号CLK，而输入到时钟端子CK2的时钟信号CLKBl和CLKB2被象征地示出为时钟信号CLKB。
[0069]将参考图4描述级的示范性操作。
[0070]为了更好地理解以及方便描述，与时钟信号CLK和CLKB的相对较高的电平相对应的电压被称为高电压，而与时钟信号CLK和CLKB的相对较低的电平相对应的电压的幅度等于栅极截止电压Voff并且被称为低电压。
[0071]在第一状态中，时钟信号CLKB和前一级进位信号Cout (j-Ι)变高，使得晶体管Til、T5和T4被导通。以这种方式，晶体管Tll和T4向接点Jl传送高电压，并且晶体管T5向接点J2传送低电压。由此，晶体管Tl和T14被导通从而将时钟信号CLK输出到输出端子OUTl和0UT2。接点J2的电压和时钟信号CLK的电压两者都是低电压，从而输出信号Gout (j)和Cout (j)变成低电压。同时，电容器C3充上对应于高电压和低电压之间的差值的电压。为此，时钟信号CLK和后一级栅极信号Gout (j+Ι)是低的，并且接点J2也是低的，从而栅极连接至的晶体管T10、T9、T12、T13、T8、和T2全部都处于截止状态。
[0072]当时钟信号CLKB变低时，晶体管Tll和T5截止。因而，当时钟信号CLK变高时，晶体管Tl的输出电压和接点J2的电压变成高电压。以这种方式，即使高电压被施加在晶体管TlO的栅极上，连接至接点J2的源极的电势变成相同的高电压，从而栅极和源极之间的电势差变成零，因此晶体管TlO维持在截止状态。因而，接点Jl处于浮接(floating)状态并且其电势通过电容器C3而增大到高电压。
[0073]同时，时钟信号CLK、和接点J2的电势是高电压，从而晶体管T12、T13、和T8被导通。以这种方式，晶体管T12和晶体管T13串联连接在高电压和低电压之间，因此接点J3的电势具有按照当两个晶体管T12和T13被导通时的电阻状态(resistant state)下的电阻来划分的电压值。然而，如果当晶体管T12和T13被导通时的电阻状态下的电阻被设定为比当晶体管T12被导通时的电阻状态下的电阻高很多，则接点J3的电压可以基本上等于高电压。因而，晶体管T7被导通以便串联连接至晶体管T8，因此接点J4的电势具有按照当晶体管T7和T8被导通时的电阻状态下的电阻来划分的电压值。以这种方式，如果晶体管T7和T8的电阻状态的电阻被设定为基本上彼此相等，则接点J4的电势具有介于高电压和低电压之间的中间值，并且因此，晶体管T3维持截止。因而，后一级栅极信号Gout (j+Ι)仍然是低的，从而晶体管T9和T2也维持在截止状态。为此，输出端子OUTl和0UT2连接至时钟信号CLK，但是被与低电压阻挡开以便发送高电压。
[0074]同时，电容器Cl和电容器C2充上与两端的电势差相对应的电压，并且接点J3的电压低于接点J5的电压。
[0075]当后一级栅极信号Gout (j+Ι)和时钟信号CLKB变高，并且时钟信号CLK变低时，晶体管T9和T2被导通以便将低电压传送到接点Jl和J2。以这种方式，接点Jl的电压下降到低电压并且将电容器C3放电，从而由于电容器C3的放电时间而要求确定的时间来使该电压完全下降到低电压。因而，即使当后一级栅极信号Gout (j+Ι)变高时晶体管Tl和T14仍维持在导通状态一段时间，并且因此，输出端子OUTl和0UT2连接至时钟信号CLK以便发送低电压。当电容器C3完全放电以使得接点Jl的电势达到低电压时，晶体管T14截止并且输出端子0UT2被与时钟信号CLK阻挡开，使得进位信号Cout (j)变成处于浮接状态以维持低电压。为此，即使当晶体管Tl截止时输出端子OUTl仍同时通过晶体管T2连接至低电压，以连续发送低电压。
[0076]同时，晶体管T12和T13截止，使得接点J3变成处于浮接状态。另外，接点J5的电压变得低于接点J4的电压，并且接点J3的电压通过电容器Cl而维持在比接点J5的电压更低，使得晶体管T7截止。以这种方式，晶体管T8同时截止，使得接点J4的电压降低所述量，从而晶体管T3也维持在截止状态。还要注意到，晶体管TlO的栅极连接至时钟信号CLK的低电压并且接点J2的电压是低的，从而晶体管TlO维持在截止状态。
[0077]当时钟信号CLK变高时，晶体管T12和T7被导通并且接点J4的电压增大，使得晶体管T3被导通以便将低电压发送到接点J2，并且因此输出端子OUTl连续地发送低电压。也就是说，即使后一级栅极信号Gout (j+Ι)的输出是低的，接点J2的电压也可以是低电压。
[0078]同时，晶体管TlO的栅极连接至时钟信号CLK的高电压并且接点J2的电压是低电压，从而接点J2的低电压被传送到接点Jl。以这种方式，时钟端子CKl连接至晶体管Tl和T14的漏极，从而时钟信号CLK被连续地施加在其上。也就是说，晶体管Tl被制造成大于其它晶体管，从而栅极和漏极之间的寄生电容相对较大，以使得漏极的电压改变可以影响栅极的电压。为此，当时钟信号CLK变高时，栅极的电压由于栅极和漏极之间的寄生电容而增大，从而晶体管Tl可以被导通。以这种方式，接点J2的低电压被传送到接点J1，使得晶体管Tl的栅极的电压维持为低，这可以防止晶体管Tl被导通。
[0079]随后，接点Jl的电压维持为低直到前一级进位信号Cout (j-Ι)变高。当时钟信号CLK高并且时钟信号CLKB低时，接点J2的电压通过晶体管T3而变成低电压。相反，接点J2的电压经由晶体管T5而维持为低。
[0080]同时，晶体管T6接收由最后伪级ST (n+1)生成的初始化信号INT并且将栅极截止电压Voff传送到接点J1，以便将接点Jl的电压再次设定为低电压。以这种方式，级STj基于前一级进位信号Cout (j-Ι)和后一级栅极信号Gout (j+Ι)、与时钟信号CLK和CLKB同步地生成进位信号Cout (j)和栅极信号Gout (j)。
[0081]根据示范性实施例，如上所述的级STj的结构和操作可以以任何其它适合的形式来配置。因而，示范性实施例可以以其它形式来配置和/以其它形式操作，以实现这里描述的示范性实施例。
[0082]参考图5和图6以及前述的其它附图中的一个或多个图来更详细地描述信号控制器 600。
[0083]图5是根据示范性实施例的显示设备的栅极时钟信号(CPV)调制单元的框图。图6是根据示范性实施例的，在对通过栅极时钟信号调制单元调制的驱动信号进行调制之前和之后的定时图。
[0084]参考图5，信号控制器600可以包括栅极时钟信号(CPV)调制单元650。然而，应当考虑到，栅极时钟信号调制单元650可以不被包括在信号控制器600中，而是可以被分开提供。
[0085]根据示范性实施例，栅极时钟信号调制单元650从栅极时钟信号发生器(未示出)接收作为具有高电平和低水平的数字信号的k个初始栅极时钟信号(例如，初始栅极时钟信号CPVl1、CPV21、和CPV3i)。以这种方式，栅极时钟信号调制单元650对所述k个初始栅极时钟信号CPVl1、CPV21、和CPV3i进行调制，以生成和输出k个栅极时钟信号(例如，栅极时钟信号CPV1、CPV2、和CPV3)。将理解，本示范性实施例是其中k为3的示例，然而，应当考虑到k可以是大于或等于2的任何适合的数字。
[0086]初始栅极时钟信号包括第一初始栅极时钟信号CPVli和至少一个第二初始栅极时钟信号CPV2i和CPV3i。第一初始栅极时钟信号CPVli的相位领先于至少一个第二初始栅极时钟信号CPV2i和CPV3i的相位。另外，当存在多个第二初始栅极时钟信号CPV2i和CPV3i时，多个第二初始栅极时钟信号CPV2i和CPV3i的相位可以彼此不同。图5和图6示出了在其中第二初始栅极时钟信号CPV2i和CPV3i是两个的示例；然而，应当考虑到，可以使用任何大于零的适合数目的第二初始栅极时钟信号。
[0087]栅极时钟信号CPV1、CPV2、和CPV3包括对应于第一初始栅极时钟信号CPVli的第一栅极时钟信号CPVl以及对应于第二初始栅极时钟信号CPV2i和CPV3i的至少一个第二栅极时钟信号CPV2和CPV3。以这种方式，输出的栅极时钟信号的数目可以对应于输入的初始栅极时钟信号的数目。
[0088]根据示范性实施例，多个栅极时钟信号CPV1、CPV2、和CPV3的至少一部分的宽度，例如，第二栅极时钟信号CPV2和CPV3的脉冲当中与扫描开始信号STV的高时段重叠的脉冲的宽度独立于剩余时段而被调节。例如，多个栅极时钟信号CPV1、CPV2、和CPV3的至少一部分，例如，第二栅极时钟信号CPV2和CPV3中的每一个的、与扫描开始信号STV的高时段重叠的脉冲的上升时间可以独立于该时段的(多个)剩余部分而被调节。
[0089]更具体地说，根据示范性实施例，第二栅极时钟信号CPV2和CPV3的、与扫描开始信号STV的高时段重叠的脉冲的宽度被调节为大于剩余时段里的脉冲的宽度，从而扫描开始信号STV的高时段与第二栅极时钟信号CPV2和CPV3的脉冲的重叠时段可以增加。
[0090]根据示范性实施例，在不与扫描开始信号STV的高时段重叠的时段中，第二栅极时钟信号CPV2和CPV3的波形和相位可以等于(或者基本上等于)第二初始栅极时钟信号CPV2i和CPV3i的波形和相位。另外，第一栅极时钟信号CPVl可以等于第一初始栅极时钟信号CPVli ;然而，应当考虑到，第一初始栅极时钟信号CPVli的与扫描开始信号STV的高时段重叠的脉冲的宽度可以独立于该时段的(多个)剩余部分而被调制。
[0091]参考图5，栅极时钟信号调制单元650可以包括一个或多个OR电路(或电路)652和654。例如，当两个初始栅极时钟信号CPVli和CPV2i被输入时，栅极时钟信号调制单元650可以包括一个OR电路652，而当三个初始栅极时钟信号CPVl1、CPV21、和CPV3i被输入时，栅极时钟信号调制单元650可以包括两个OR电路652和654。因而，当初始栅极时钟信号CPVli到CPVki的数目为k时，栅极时钟信号调制单元650可以包括k-Ι个OR电路。在图5中示出的当前示范性实施例中，将描述三个初始栅极时钟信号CPVl1、CPV21、和CPV3i被输入栅极时钟信号调制单元650的示例，从而存在两个OR电路652和654。
[0092]OR电路652接收第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV2i。OR电路652根据控制信号SI的控制来输出通过对第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV2i进行逻辑求和而调制的第二栅极时钟信号CPV2。在示范性实施例中，控制信号SI可以是扫描开始信号STV或者与扫描开始信号STV同步的信号。
[0093]参考图6，如果控制信号SI是与扫描开始信号STV同步的信号，则OR电路652仅仅在扫描开始信号STV为高的时段内作为OR电路操作。也就是说，OR电路652可以输出具有脉冲P2的、通过对仅仅在扫描开始信号STV为高的时段期间被输入的第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV2i逻辑求和而调制的第二栅极时钟信号CPV2。以这种方式，在扫描开始信号STV为高的时段内，第二栅极时钟信号CPV2的脉冲P2的上升时间与第一栅极时钟信号CPVl的脉冲Pl的上升时间同步。因而，扫描开始信号STV的高时段与第二栅极时钟信号CPV2的脉冲P2的重叠时段的长度可以等于扫描开始信号STV的高时段与第一栅极时钟信号CPVl的脉冲Pl的重叠时段的长度。
[0094]OR电路654接收第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV3i。OR电路654根据控制信号S2的控制，输出通过对第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV3i逻辑求和而调制的第二栅极时钟信号CPV3。在示范性实施例中，控制信号S2可以是扫描开始信号STV或者与扫描开始信号STV同步的信号。
[0095]参考图6，如果控制信号S2是与扫描开始信号STV同步的信号，则OR电路654仅仅在扫描开始信号STV为高的时段内作为OR电路操作。也就是说，OR电路654可以输出具有脉冲P3的、通过对仅仅在扫描开始信号STV为高的时段期间被输入的第一初始栅极时钟信号CPVli和第二初始栅极时钟信号CPV3i逻辑求和而调制的第二栅极时钟信号CPV3。以这种方式，在扫描开始信号STV为高的时段内，第二栅极时钟信号CPV3的脉冲P3的上升时间与第一栅极时钟信号CPVl的脉冲Pl的上升时间同步。因而，扫描开始信号STV的高时段与第二栅极时钟信号CPV3的脉冲P3的重叠时段的长度可以等于扫描开始信号STV的高时段与第一栅极时钟信号CPVl的脉冲Pl的重叠时段的长度。
[0096]根据示范性实施例，如上所述生成的第一栅极时钟信号CPVl以及第二栅极时钟信号CPV2和CPV3被输入到上述时钟信号发生器750，并且被放大为时钟信号CLK1、CLKB1、CLK2、和CLKB2以便被输入到栅极驱动器400。
[0097]当扫描开始信号STV被施加在如图3和图4中所述的栅极驱动器400的多个级410当中的、被输入扫描开始信号STV的脉冲的最前面几级410的设置端子S上时，晶体管Tl通过被导通的晶体管T4而被导通，并且电容器C3充上与低电压Voff和高电压之间的差值一样高的电压。
[0098]当时钟信号CLK在扫描开始信号STV的脉冲被施加在设置端子S上的状态中变高时，高电压通过被导通的晶体管Tl而被施加在接点J2上。以这种方式，浮接接点Jl的电势通过电容器C3而增加，并且栅极信号Gout (j)的输出可以增加接点Jl的增加的电势那么多。随着扫描开始信号STV的脉冲的高时段以及与扫描开始信号STV重叠的时钟信号CLK的脉冲的高时段增加，接点Jl的增加的电势量也增加。
[0099]根据示范性实施例，当多个栅极时钟信号CPV1、CPV2、和CPV3被使用时，扫描开始信号STV的高时段与第二栅极时钟信号CPV2的脉冲P2和第二栅极时钟信号CPV3的脉冲P3的重叠时段的长度可以被独立地调节，以便等于或等效于扫描开始信号STV的高时段与第一栅极时钟信号CPVl的脉冲Pl的重叠时段的长度，从而栅极信号Gout (j)的输出电压可以充分地增大。以这种方式，栅极驱动器400的性能可以提高，并且可以防止在其中，连接至被输入扫描开始信号STV的脉冲的最前面若干级410当中的第二或稍后级410的像素PX的充电率低于连接至第一级410的像素PX的充电率的情形。另外，来自被输入扫描开始信号STV的脉冲的最前面若干级410当中的第二或稍后级410的进位信号也可以具有充足的电势，从而可以防止连接至接收所述进位信号的后续级410的像素PX的充电率降低。此夕卜，被输入到整个显示面板300的栅极信号的栅极导通电压Von的电势可以充分地增加，使得可以防止(或者至少减少)可能另外由整个显示面板300的充电率的降低或者所述充电率的偏差引起的显示设备的问题。
[0100]图7和图8分别是根据示范性实施例的显示设备的驱动信号的定时图。注意到图7和图8的定时图可以与被配置为基本上类似于先前关联于图1-6所描述的显示设备的显示设备相关联。因而，避免重复的描述以防止模糊这里描述的示范性实施例。
[0101]根据当前示范性实施例的显示设备可以是包括关联于图5所描述的栅极时钟信号调制单元650的显示设备。因而，图7示出了在其中栅极时钟信号CPV1、CPV2、和CPV3的数目为三的示例，而图8示出了在其中栅极时钟信号CPVl和CPV2为两个的示例。
[0102]如关联于图5和图6所描述的上述示范性实施例，当第一初始栅极时钟信号CPVli以及第二初始栅极时钟信号CPV2i和CPV3i被输入到栅极时钟信号调制单元650时，与扫描开始信号STV的高时段重叠的脉冲的宽度独立于剩余时段而被调制，使得具有增加的与扫描开始信号STV重叠的脉冲的宽度的第二栅极时钟信号CPV2和CPV3被输出。第一栅极时钟信号CPVl可以等于第一初始栅极时钟信号CPVli。
[0103]图7和图8示出了在其中扫描开始信号STV的高时段与第二栅极时钟信号CPV2的脉冲P2和第二栅极时钟信号CPV3的脉冲P3的重叠时段的长度等于扫描开始信号STV的高时段与第一栅极时钟信号CPVl的脉冲Pl的重叠时段的长度的示例。与扫描开始信号STV的脉冲重叠的第二栅极时钟信号CPV2的脉冲P2的宽度可以大于与扫描开始信号STV的脉冲重叠的第一栅极时钟信号CPVl的脉冲Pl的宽度。脉冲Pl和脉冲P2的脉冲宽度的差值可以大约是水平时段，例如，1H。如图7中示出的与扫描开始信号STV的脉冲重叠的第二栅极时钟信号CPV3的脉冲P3的宽度可以大于与扫描开始信号STV的脉冲重叠的第二栅极时钟信号CPV2的脉冲P2的宽度。脉冲P3和脉冲P2的宽度的差值可以大约是水平时段，例如，1H。然而，要注意到，在脉冲P1、P2、和P3与扫描开始信号STV的脉冲重叠的时段中，栅极时钟信号CPV1、CPV2、和CPV3的脉冲P1、P2、和P3的上升时间可以基本上彼此相等。
[0104]图7中示出的第一栅极时钟信号CPVl以及第二栅极时钟信号CPV2和CPV3的脉冲周期可以是大约3H，但是示范性实施例不限于此。以这种方式，第一栅极时钟信号CPVl以及第二栅极时钟信号CPV2和CPV3的占空比可以不限于图7中示出的那些，而是可以是任何适合的占空比。如图8所示的第一和第二栅极时钟信号CPVl和CPV2的脉冲周期可以是大约2H，但是示范性实施例不限于此。以这种方式，第一和第二栅极时钟信号CPVl和CPV2的占空比不限于图8中示出的那些，而是可以是任何适合的占空比。另外，扫描开始信号STV的脉冲的上升时间和与扫描开始信号STV的脉冲重叠的第一栅极时钟信号CPVl的脉冲Pl的上升时间之间的时间间隔Tm可以是大约IH或更长。
[0105]根据示范性实施例，如上所述生成的第一栅极时钟信号CPVl以及第二栅极时钟信号CPV2和CPV3被输入到上述的时钟信号发生器750，并且时钟信号发生器750基于所述第一栅极时钟信号CPVl以及第二栅极时钟信号CPV2和CPV3来生成多个时钟信号CLKl、CLK2、和CLK3。在时钟信号CLK1、CLK2、和CLK3不与扫描开始信号STV的脉冲重叠的时段中，时钟信号CLK1、CLK2、和CLK3的相位彼此不同。另外，即使未示出，时钟信号发生器750还可以生成时钟信号CLKBl和时钟信号CLKB2，时钟信号CLKBl与时钟信号CLKl的相位差是180度，并且时钟信号CLKB2与时钟信号CLK2的相位差是180度。另外，根据与图7相关联的示范性实施例，时钟信号发生器750还可以生成时钟信号CLKB3，其与时钟信号CLK3的相位差是180度。为此，每个时钟信号CLK1、CLK2、和CLK3的占空比可以是大约50%，但是不限于此。
[0106]栅极驱动器400从时钟信号发生器750接收多个时钟信号CLK1、CLK2、和CLK3，从栅极电压发生器700接收栅极截止电压Voff，以及从信号控制器600接收栅极控制信号CONTl，以便基于上述信号来生成栅极信号。
[0107]在与图7相关联的示范性实施例中，从最前面三级410输出的栅极信号VG1、VG2、和VG3可以同步于栅极时钟信号CPV1、CPV2、和CPV3或者时钟信号CLK1、CLK2、和CLK3的脉冲当中与扫描开始信号STV的脉冲重叠的脉冲。也就是说，从最前面三级410输出的栅极信号VG1、VG2、和VG3的上升时间彼此同步。第三栅极信号VG3的脉冲的宽度可以大于第二栅极信号VG2的脉冲的宽度，而第二栅极信号VG2的脉冲的宽度可以大于第一栅极信号VGl的脉冲的宽度。
[0108]在与图8相关联的示范性实施例中，从最前面两级410输出的栅极信号VGl和VG2可以同步于栅极时钟信号CPVl和CPV2或者时钟信号CLKl和CLK2当中与扫描开始信号STV的脉冲重叠的脉冲。也就是说，从最前面两级410输出的栅极信号VGl和VG2的上升时间彼此同步，并且第二栅极信号VG2的脉冲的宽度可以大于第一栅极信号VGl的脉冲的宽度。
[0109]根据示范性实施例，从被输入扫描开始信号STV的脉冲的最前面若干级410当中的第二或第三级410输出的栅极信号VG2和VG3的栅极导通电压Von具有充足的电势，并且连接至第二或第三级410的像素PX以及后一行的像素PX的充电率可以增大。
[0110]虽然这里已经描述了某些示范性实施例和实施方式，但是其它实施例和修改将从这个描述中变得清楚。因此，本发明构思不限于这样的实施例，而是被所呈现的权利要求和各种明显的修改及等效安排的更广泛的范围所限制。
【权利要求】
1.一种显示设备，包括: 显示面板，其包括栅极线和经由各个开关元件连接至所述栅极线的像素； 栅极驱动器，其包括被配置为将栅极信号输出到所述栅极线的级； 栅极时钟信号调制单元，其被配置为基于扫描开始信号调制输入栅极时钟信号以便生成输出栅极时钟信号；和 栅极时钟信号发生器，其被配置为基于输出栅极时钟信号生成时钟信号并且将所述时钟信号输出到所述栅极驱动器， 其中，所述栅极时钟信号调制单元被配置为对与扫描开始信号的脉冲重叠的所述输入栅极时钟信号的脉冲的宽度进行调制。
2.如权利要求1所述的显示设备，其中: 所述输入栅极时钟信号包括: 第一输入栅极时钟信号；和 第二输入栅极时钟信号，第二输入栅极时钟信号的相位落后于第一输入栅极时钟信号的相位； 所述栅极时钟信号调制单元被配置为: 输出第一输入栅极时钟信号作为第一输出栅极时钟信号；以及调制第二输入栅极时钟信号，以便将调制后的第二输入栅极时钟信号作为第二输出栅极时钟信号来输出；以及 第二输出栅极时钟信号包括: 与所述扫描开始信号的脉冲重叠的第一脉冲；和 第二脉冲，第一脉冲的宽度不同于第二脉冲的宽度。
3.如权利要求2所述的显示设备，其中: 第二输出栅极时钟信号与扫描开始信号的脉冲之外的部分中的第二输入栅极时钟信号相同。
4.如权利要求3所述的显示设备，其中: 第一输出栅极时钟信号的脉冲的上升时间同步于与扫描开始信号的脉冲重叠的部分中的第二输出栅极时钟信号的上升时间。
5.如权利要求4所述的显示设备，其中: 第一输出栅极时钟信号与第一输入栅极时钟信号相同。
6.如权利要求5所述的显示设备，其中: 所述级包括被配置为接收所述扫描开始信号的至少两级。
7.如权利要求6所述的显示设备，其中: 所述栅极驱动器被集成到所述显示面板中。
8.如权利要求4所述的显示设备，其中: 所述栅极时钟信号调制单元包括至少一个OR电路。
9.如权利要求8所述的显示设备，其中: 所述至少一个OR电路被配置为接收第一输入栅极时钟信号和第二输入栅极时钟信号并且对其进行逻辑求和，以生成第二输出栅极时钟信号。
10.如权利要求9所述的显示设备，其中:所述至少一个OR电路被配置为根据控制信号进行操作；并且所述控制信号包括所述扫描开始信号或者与所述扫描开始信号同步的信号。
【文档编号】G09G3/20GK104517561SQ201410487994
【公开日】2015年4月15日 申请日期:2014年9月22日 优先权日:2013年10月1日
【发明者】黄俊皓 申请人:三星显示有限公司