一种像素电路及其驱动方法、显示装置制造方法
【专利摘要】本发明实施例提供一种像素电路及其驱动方法、显示装置，涉及显示【技术领域】，解决了第一电压端的欧姆电压降以及驱动晶体管的栅源电压出现非线性变化时，对流过发光器件的驱动电流产生影响的问题。包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管、存储电容以及发光器件。
【专利说明】一种像素电路及其驱动方法、显示装置
【技术领域】
[0001 ] 本发明涉及显示【技术领域】，尤其涉及一种像素电路及其驱动方法、显示装置。
【背景技术】
[0002]随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light EmittingD1de, OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
[0003]采用上述OLED器件可以构成OLED显示器，该显示器的阵列基板上设置有多个TFT (Thin Film Transistor，薄膜晶体管)。为了提高TFT的载流子迁移率，并降低电阻率，使得通过相同电流时，功耗较小。一般采用多晶硅构成上述TFT。然而由于生产工艺和多晶硅的特性，导致在大面积玻璃基板上制作的TFT开关电路时，常常在诸如阈值电压Vth、迁移率等电学参数上出现波动，从而使得流经OLED器件的电流不仅会随着TFT长时间导通所产生的导通电压应力的变化而改变，而且其还会随着TFT的阈值电压Vth漂移而有所不同。如此一来，将会影响到显示器的亮度均匀性与亮度恒定性。从而降低显示器的画面品质和质量。
【发明内容】
[0004]本发明的实施例提供一种像素电路及其驱动方法、显示装置，能够改善显示器显示亮度不均匀的不良现象。
[0005]为达到上述目的，本发明的实施例采用如下技术方案:
[0006]本发明实施例的一方面，提供一种像素电路，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容以及发光器件；
[0007]所述第一晶体管的栅极连接发光控制信号输入端，第一极连接所述存储电容的一端，第二极与参考电压端相连接；
[0008]所述第二晶体管的栅极连接复位信号输入端，第一极连接所述存储电容的另一端，第二极与所述参考电压端相连接；
[0009]所述第三晶体管的栅极连接栅线，第一极连接数据线，第二极与所述存储电容的一端相连接；
[0010]所述第四晶体管的栅极连接所述栅线，第一极连接所述存储电容的另一端，第二极与所述第五晶体管的第二极相连接；
[0011]所述第五晶体管的栅极连接所述存储电容的另一端，第一极连接第一电压端，第二极与所述第四晶体管的第二极相连接；
[0012]所述第六晶体管的栅极连接所述发光控制信号输入端，第一极连接所述第五晶体管的第二极，第二极连接所述发光器件的阳极；
[0013]所述发光器件的阴极连接第二电压端。
[0014]本发明实施例的另一方面，提供一种显示装置包括如上所述的任意一种像素电路。
[0015]本发明实施例的又一方面，提供一种像素电路驱动方法，包括驱动如上所述的任意一种像素电路的方法，所述方法还包括:
[0016]导通第二晶体管，将参考电压端输入的电压信号传输至第五晶体管的栅极，并存入存储电容中；
[0017]导通第三晶体管，将数据线输入的数据电压通过所述第三晶体管传输至所述第三晶体管的第二极，并保存至所述存储电容中；导通第四晶体管，将所述第五晶体管的栅极和第二极进行导通，对所述第五晶体管的栅极进行电压写入；
[0018]导通第一晶体管、所述第五晶体管和第六晶体管，通过所述第五晶体管和所述第六晶体管的电流驱动发光器件发光。
[0019]本发明实施例提供一种像素电路及其驱动方法、显示装置，其中所述像素电路通过多个晶体管以及一个存储电容对电路进行开关和充放电控制。具体的，作为驱动晶体管的第五晶体管的一端直接与第一电压端连接，并在像素电路中引入参考电压，使得流过发光器件的驱动电流仅于上述参考电压和数据线输入的数据电压有关。这样一来。不仅能够在避免发光器件受到阈值电压影响，还可以避免第一电压端的欧姆电压降对流过发光器件的驱动电流产生影响，此外由于第五晶体管直接与第一电压端相连接，避免了第五晶体管的栅源电压出现非线性变化，从而对流过发光器件的驱动电流产生影响。综上所述，本发明提供的像素电路能够改善显示装置显示亮度的均匀性。
【专利附图】
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本发明实施例提供的一种像素电路的结构示意图；
[0022]图2为本发明实施例提供的一种像素电路的控制信号时序图；
[0023]图3-图5为本发明实施例提供的一种像素电路在各个阶段的连接示意图；
[0024]图6为本发明实施例提供的一种像素电路的驱动方法流程图。
【具体实施方式】
[0025]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026]本发明实施例提供一种像素电路，如图1所示，可以包括第一晶体管Tl、第二晶体管T2、第三晶体T3管、第四晶体管T4、第五晶体管T5、第六晶体管T6、存储电容Cst以及发光器件D。
[0027]其中，第一晶体管Tl的栅极连接发光控制信号输入端Em，第一极连接存储电容Cst的一端(节点a),第二极与参考电压端Vref相连接。
[0028]第二晶体管T2的栅极连接复位信号输入端Reset，第一极连接存储电容Cst的另一端(节点b)，第二极与所述参考电压端Vref相连接。
[0029]第三晶体管T3的栅极连接栅线Gate，第一极连接数据线Data，第二极与所述存储电容Cst的一端(节点a)相连接。
[0030]第四晶体管T4的栅极连接栅线Gate，第一极连接存储电容Cst的另一端(节点b)，第二极与所述第五晶体管T5的第二极相连接。
[0031]第五晶体管T5的栅极连接存储电容Cst的另一端(节点b),第一极(节点c)连接第一电压端Vdd，第二极(节点d)与第四晶体管T4的第二极相连接。
[0032]第六晶体管T6的栅极连接所述发光控制信号输入端Em，第一极连接第五晶体管T5的第二极，第二极连接发光器件D的阳极。
[0033]发光器件D的阴极连接第二电压端Vss。
[0034]需要说明的是，本发明实施例中的发光器件D可以是现有技术中包括LED(LightEmitting D1de,发光二极管)或OLED(Organic Light Emitting D1de,有机发光二极管)在内的多种电流驱动发光器件。在本发明实施例中，是以OLED为例进行的说明。
[0035]本发明实施例提供一种像素电路，通过多个晶体管以及一个存储电容对电路进行开关和充放电控制。具体的，作为驱动晶体管的第五晶体管一端直接与第一电压端连接，并在像素电路中引入参考电压，使得流过发光器件的驱动电流仅于上述参考电压和数据线输入的数据电压有关。这样一来。不仅能够在避免发光器件受到阈值电压影响，还可以避免第一电压端的欧姆电压降对流过发光器件的驱动电流产生影响，此外由于第五晶体管直接与第一电压端相连接，避免了第五晶体管的栅源电压出现非线性变化，从而对流过发光器件的驱动电流产生影响。综上所述，本发明提供的像素电路能够改善显示装置显示亮度的均匀性。
[0036]需要说明的是，第一、在本发明实施例中，第一电压端Vdd输入的电压可以是高电压，第二电压端Vss输入的电压可以是低电压或接地端。
[0037]第二，根据晶体管沟道类型的不同，可以将晶体管分为P沟道晶体管(称为P型晶体管)和N沟道晶体管(称为N型晶体管)。因此对于上述像素电路中的晶体管而言，第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6可以均为P型晶体管。
[0038]或者，
[0039]第一晶体管Tl、第二晶体管T2、第三晶体管她、第四晶体管T4、第五晶体管T5和第六晶体管T5可以均为N型晶体管。
[0040]此外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管并且，对于增强型TFT，阈值电压Vth为正值，而对于耗尽型TFT，阈值电压Vth为负值。
[0041]本发明实施例是以第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均为P型耗尽型晶体管为例进行的说明。其中，第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6的第一极均为源级，第二极均为漏级。在此情况下，上述参考电压端Vref输入的电压信号为低电压，且阈值电压Vth为负值。
[0042]当采用不同类型的晶体管时，像素电路的外部控制信号也各不相同。并且控制信号的时序也不尽相同。例如当第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均为N型晶体管时。上述参考电压端Vref需要输入的电压信号为高电平。并且，其各个控制信号的时序与图2中所示的相应的信号时序相反(即二者的相位差为180度)。
[0043]以下结合时序图2对本发明实施例提供的像素电路的工作过程进行详细的说明。
[0044]图1所示的像素电路工作时，其工作过程具体可以分为三个阶段，具体可以为:
[0045]重置阶段P1，该阶段的等效电路图如图3所示，其中，实际通电线路和器件采用实线表示，未通电的部分采用虚线表示，以下各等效电路图与该图表示方式相同。在重置阶段P1，复位信号端Reset输入低电平，将第二晶体管T2导通，第五晶体管T5的栅极电压Vg设置为参考电压端Vref输入的电压，并将该电压存储于存储电容Cst中。由于参考电压Vref为低电平，因此可以将作为驱动晶体管的第五晶体管T5的栅极电压Vg进行复位。在此情况下，第五晶体管T5处于截止状态。
[0046]由于栅线Gate输入的电压信号以及发光控制信号输入端Em输入的电压信号为高电平。因此第三晶体管T3、第四晶体管T4、第一晶体管Tl以及第六晶体管T6均处于截止状态。
[0047]在这一阶段，由于第五晶体管T5的栅极电压Vg被复位，从而使得像素电路的节点b上残留的上一巾贞电压信号得以释放，避免了上一巾贞的残留电压信号对下一巾贞电压信号的不良影响，确保了节点b电位的稳定性。
[0048]写入阶段P2，该阶段的等效电路图如图4所示，在该阶段中，栅线Gate输入低电平，将第三晶体管T3和第四晶体管T4导通，数据线输入的数据电压Vdata通过第三晶体管T3传输至节点a，并存储于存储电容Cst中。在第四晶体管T4导通的情况下，第五晶体管T5的漏极(节点d)与栅极导通，使其处于二极管连接状态。第一电压端Vdd输入的电压经过第五晶体管T5后,将比第一电压端Vdd输入的电压低一个第五晶体管T5自身的阈值电压Vth的电平写入第五晶体管T5的栅极，此时，作为驱动晶体管的第五晶体管T5的栅极电压Vg为Vdd-(-Vth)。其中，由于第五晶体管T5为P型耗尽型晶体管，因此上述阈值电压Vth为负值。
[0049]由于复位信号端Reset输入的电压信号以及发光控制信号输入端Em输入的电压信号为高电平。因此，第二晶体管T2、第一晶体管Tl以及第六晶体管T6处于截止状态。
[0050]发光阶段P3，该阶段的等效电路图如图5所示，在该阶段中，发光控制信号Em输入端输入低电平，将第一晶体管Tl和第六晶体管T6导通，参考电压端Vref输入的电压通过节点a存入存储电容Cst中，由于该存储电容Cst的自举作用，使得节点b产生一个电压增量，大小为Vref-Vdata。在此情况下，第五晶体管T5的栅极电压Vg的大小又增加了Vref-Vdata,具体的:
[0051]Vg (T5) = Vref-Vdata+Vdd-(-Vth)；
[0052]因此，第五晶体管T5的栅源电压Vgs(即栅极节点b的电压与源极节点c之间的压差)为:
[0053]Vgs (T5) = Vg-Vs = Vref-Vdata+Vdd-(-Vth)-Vdd = Vref-Vdata+Vth ；
[0054]在此情况下，流过第五晶体管T5的驱动电流I为:
[0055]I = K/2 (Vgs-Vth)2 = K/2 (Vref-Vdata)2。
[0056]该驱动电流I驱动发光器件D进行发光。
[0057]由此可见，一方面，流过第五晶体管T5的驱动电流I与第五晶体管T5的阈值电压Vth无关，因此，上述像素电路，能够避免发光器件D受到阈值电压影响。
[0058]另一方面，上述驱动电流I还与第一电压端Vdd输入的电压无关。如果在上述补偿的过程中，OLED器件的驱动电流I与第一电压端Vdd输入的信号有关。那么在OLED器件在发光过程中，一直会有电流流过第一电压端Vdd，从而造成欧姆电压降(IR Drop)，使得相邻像素具有第一电压端Vdd输入的一部分信号，因此导致流过OLED器件的驱动电流I下降并出现灰阶失真。所以，上述像素电路可以避免由于第一电压端Vdd产生的欧姆电压降对流过发光器件D产生的影响。
[0059]又一方面，第五晶体管T5的源极直接与第一电压端Vdd相连接。如果第五晶体管T5与第一电压端Vdd之间设置额外的晶体管(图中未示出)，那么流过该额外晶体管的电流也在其源漏端产生电压降Vds’，这样一来，第五晶体管T5的栅源电压Vgs应当为Vdata+Vth-Vdd-Vds’。Vds’的大小由流过上述额外晶体管的电流(即OLED器件的驱动电流I)所决定，然而OLED器件的驱动电流I还受到数据电压Vdata的控制，这样一来第五晶体管T5的栅源电压Vgs将出现非线性的变化，导致像素显示出现灰阶失真。从而对显示装置的质量和显示效果产生不利的影响。因此，上述像素电路能够消除位于第五晶体管T5与第一电压端Vdd之间的晶体管导致作为驱动晶体管的第五晶体管T5，其栅源电压Vgs出现非线性变化，而对流过发光器件D的驱动电流I产生影响。
[0060]综上所处，采用本发明实施例提供的像素电路，可以改善了显示装置显示亮度的均匀性。
[0061]此外，在此阶段，栅线Gate输入的电压信号以及复位信号端Reset输入的电压信号为高电平。因此，第三晶体管T3、第四晶体管T4以第二晶体管T2处于截止状态。
[0062]本发明实施例还提供一种显示装置，包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。具有与本发明前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。
[0063]具体的，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。
[0064]本发明实施例提供一种像素电路驱动方法，可以包括驱动如图1所示的像素电路的方法，如图6所示，所述方法还可以包括:
[0065]S101、如图3所示，导通第二晶体管T2，将参考电压端Vef输入的电压信号传输至第五晶体管T5的栅极，并存入存储电容Cst中。
[0066]S102、如图4所示，导通第三晶体管T3，将数据线Data输入的数据电压Vdata通过第三晶体管T3传输至第三晶体管T3的第二极(漏极)，并保存至存储电容Cst中；导通第四晶体管T4，将第五晶体管T5的栅极和第二极(漏极)进行导通，并对第五晶体管T5的栅极进行电压写入。
[0067]S103、导通第一晶体管Tl、第五晶体管T5和第六晶体管T6,通过第五晶体管T5和第六晶体管T6的电流驱动发光器件D发光。
[0068]本发明实施例提供一种像素电路驱动方法，通过对像素电路中的多个晶体管以及一个存储电容对电路进行开关和充放电控制。具体的包括:首先，导通第二晶体管，将参考电压端输入的电压信号传输至第五晶体管的栅极，并存入存储电容中以对第五晶体管的栅极进行复位，避免上一帧信号对该帧信号造成影响；然后，导通第三晶体管，将数据线输入的数据电压通过第三晶体管传输至第三晶体管的第二极，并保存至存储电容中；导通第四晶体管，将第五晶体管的栅极和第二极进行导通，这样一来，写入第五晶体管栅极的电压的大小为第一电压端输入的电压减去第五晶体管的阈值电压；最后，导通第一晶体管、第五晶体管和第六晶体管，通过第五晶体管和第六晶体管的电流驱动发光器件发光。这样一来，流过发光器件的驱动电流仅于上述参考电压和数据线输入的数据电压有关，从而不仅能够避免发光器件受到阈值电压影响，还可以避免第一电压端的欧姆电压降对流过发光器件的驱动电流产生影响。此外，第一电压端输入的电压直接输入值第五晶体管，从而避免了第五晶体管的栅源电压出现非线性变化时，而对流过发光器件的驱动电流产生影响。综上所述，本发明实施例提供的像素电路的控制方法能够改善了显示装置显示亮度的均匀性。
[0069]需要说明的是，上述像素电路中的晶体管:第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6可以均为P型晶体管。
[0070]或者，
[0071]第一晶体管Tl、第二晶体管T2、第三晶体管她、第四晶体管T4、第五晶体管T5和第六晶体管T5可以均为N型晶体管。
[0072]此外，根据晶体管导电方式的不同，上述像素电路中的晶体管可以为增强型晶体管或耗尽型晶体管。
[0073]其中，以下实施例中的像素电路是以第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6可以均为P型耗尽型晶体管为例进行的说明。上述像素电路的驱动方法中的控制信号的时序可以包括:
[0074]重置阶段Pl:复位信号端Reset输入的电压信号为低电平，栅线Gate输入的电压信号、数据线Data输入的数据电压Vdata以及发光控制信号输入端Em输入的电压信号为高电平。
[0075]具体的，在重置阶段P1，复位信号端Reset输入低电平，将第二晶体管T2导通，第五晶体管T5的栅极电压Vg设置为参考电压端Vref输入的电压，并将该电压存储于存储电容Cst中。由于参考电压Vref为低电平，因此可以将作为驱动晶体管的第五晶体管T5的栅极电压Vg进行复位。在此情况下，第五晶体管T5处于截止状态。
[0076]由于栅线Gate输入的电压信号以及发光控制信号输入端Em输入的电压信号为高电平。因此第三晶体管T3、第四晶体管T4、第一晶体管Tl以及第六晶体管T6均处于截止状态。
[0077]在这一阶段，由于第五晶体管T5的栅极电压Vg被复位，从而使得像素电路的节点b上残留的上一巾贞电压信号得以释放，避免了上一巾贞的残留电压信号对下一巾贞电压信号的不良影响，确保了节点b电位的稳定性。
[0078]写入阶段P2:栅线Gate输入的电压信号为低电平，数据线Data输入的数据电压Vdata、复位信号端Reset输入的电压信号以及发光控制信号输入端Em输入的电压信号为高电平。
[0079]具体的，在该阶段中，栅线Gate输入低电平，将第三晶体管T3和第四晶体管T4导通，数据线输入的数据电压Vdata通过第三晶体管T3传输至节点a，并存储于存储电容Cst中。在第四晶体管T4导通的情况下，第五晶体管T5的漏极(节点d)与栅极导通，使其处于二极管连接状态。第一电压端Vdd输入的电压经过第五晶体管T5后，将比第一电压端Vdd输入的电压低一个第五晶体管T5自身的阈值电压Vth的电平写入第五晶体管T5的栅极，此时，作为驱动晶体管的第五晶体管T5的栅极电压Vg为Vdd-(-Vth)。其中，由于第五晶体管T5为P型耗尽型晶体管，因此上述阈值电压Vth为负值。
[0080]由于复位信号端Reset输入的电压信号以及发光控制信号输入端Em输入的电压信号为高电平。因此，第二晶体管T2、第一晶体管Tl以及第六晶体管T6处于截止状态。[0081 ] 发光阶段P3:数据线Data输入的数据电压Vdata、发光控制信号输入端Em输入的电压信号为低电平，栅线Gate输入的电压信号、复位信号端Reset输入的电压信号为高电平。
[0082]具体的，该阶段的等效电路图如图5所示，在该阶段中，发光控制信号Em输入端输入低电平，将第一晶体管Tl和第六晶体管T6导通，参考电压端Vref输入的电压通过节点a存入存储电容Cst中，由于该存储电容Cst的自举作用，使得节点b产生一个电压增量，大小为Vref-Vdata。在此情况下,第五晶体管T5的栅极电压Vg的大小又增加了 Vref-Vdata,具体的:
[0083]Vg (T5) = Vref-Vdata+Vdd-(-Vth)；
[0084]因此，第五晶体管T5的栅源电压Vgs(即栅极节点b的电压与源极节点c之间的压差)为:
[0085]Vgs (T5) = Vg-Vs = Vref-Vdata+Vdd-(-Vth)-Vdd = Vref-Vdata+Vth ；
[0086]在此情况下，流过第五晶体管T5的驱动电流I为:
[0087]I = K/2 (Vgs-Vth)2 = K/2 (Vref-Vdata)2。
[0088]该驱动电流I驱动发光器件D进行发光。
[0089]由此可见，一方面，流过第五晶体管T5的驱动电流I与第五晶体管的阈值电压Vth无关，因此，上述像素电路，能够避免发光器件D受到阈值电压影响。
[0090]另一方面，上述驱动电流I还与第一电压端Vdd输入的电压无关。如果在上述补偿的过程中，OLED器件的驱动电流I与第一电压端Vdd输入的信号有关。那么在OLED器件在发光过程中，一直会有电流流过第一电压端Vdd，从而造成欧姆电压降(IR Drop)，使得相邻像素具有第一电压端Vdd输入的一部分信号，因此导致流过OLED器件的驱动电流I下降并出现灰阶失真。所以，上述像素电路可以避免由于第一电压端Vdd产生的欧姆电压降对流过发光器件D产生的影响。
[0091]又一方面，第五晶体管T5的源极直接与第一电压端Vdd相连接。如果第五晶体管T5与第一电压端Vdd之间设置额外的晶体管(图中未示出)，那么流过该额外晶体管的电流也在其源漏端产生电压降Vds’，这样一来，第五晶体管T5的栅源电压Vgs应当为Vdata+Vth-Vdd-Vds’。Vds’的大小由流过上述额外晶体管的电流(即OLED器件的驱动电流I)所决定，然而OLED器件的驱动电流I还受到数据电压Vdata的控制，这样一来第五晶体管T5的栅源电压Vgs将出现非线性的变化，导致像素显示出现灰阶失真。从而对显示装置的质量和显示效果产生不利的影响。因此像素电路能够消除了现有技术中位于第五晶体管T5与第一电压端Vdd之间的晶体管导致作为驱动晶体管的第五晶体管T5，其栅源电压Vgs出现非线性变化，而对流过发光器件D的驱动电流I产生影响。
[0092]综上所处，采用本发明实施例提供的像素电路，可以改善了显示装置显示亮度的均匀性。
[0093]此外，在此阶段，栅线Gate输入的电压信号以及复位信号端Reset输入的电压信号为高电平。因此，第三晶体管T3、第四晶体管T4以第二晶体管T2处于截止状态。
[0094]本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括:R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
[0095]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种像素电路，其特征在于，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容以及发光器件； 所述第一晶体管的栅极连接发光控制信号输入端，第一极连接所述存储电容的一端，第二极与参考电压端相连接； 所述第二晶体管的栅极连接复位信号输入端，第一极连接所述存储电容的另一端，第二极与所述参考电压端相连接； 所述第三晶体管的栅极连接栅线，第一极连接数据线，第二极与所述存储电容的一端相连接； 所述第四晶体管的栅极连接所述栅线，第一极连接所述存储电容的另一端，第二极与所述第五晶体管的第二极相连接； 所述第五晶体管的栅极连接所述存储电容的另一端，第一极连接第一电压端，第二极与所述第四晶体管的第二极相连接； 所述第六晶体管的栅极连接所述发光控制信号输入端，第一极连接所述第五晶体管的第二极，第二极连接所述发光器件的阳极； 所述发光器件的阴极连接第二电压端。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管；或， 所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管。
3.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管的第一极均为源级，第二极均为漏级。
4.根据权利要求1-3任一项所述的像素电路，其特征在于，所述晶体管包括耗尽型晶体管或增强型晶体管。
5.根据权利要求1-3任一项所述的像素电路，其特征在于，所述发光器件为有机发光二极管。
6.一种显示装置，其特征在于，包括如权利要求1至5中任一所述像素电路。
7.一种像素电路驱动方法，其特征在于，包括驱动如权利要求1-5任一项所述的像素电路的方法，所述方法还包括: 导通第二晶体管，将参考电压端输入的电压信号传输至第五晶体管的栅极，并存入存储电容中； 导通第三晶体管，将数据线输入的数据电压通过所述第三晶体管传输至所述第三晶体管的第二极，并保存至所述存储电容中；导通第四晶体管，将所述第五晶体管的栅极和第二极进行导通，对所述第五晶体管的栅极进行电压写入； 导通第一晶体管、所述第五晶体管和第六晶体管，通过所述第五晶体管和所述第六晶体管的电流驱动发光器件发光。
8.根据权利要求7所述的像素电路驱动方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管；或， 所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管。
9.根据权利要求7或8所述的像素电路驱动方法，其特征在于，所述晶体管包括耗尽型晶体管或增强型晶体管。
10.根据权利要求9所述的像素电路驱动方法，其特征在于，当所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型耗尽型晶体管时，控制信号的时序包括: 重置阶段:复位信号端输入的电压信号为低电平，栅线输入的电压信号、数据线输入的数据电压以及发光控制信号输入端输入的电压信号为高电平； 写入阶段:所述栅线输入的电压信号为低电平，所述数据线输入的数据电压、所述复位信号端输入的电压信号以及所述发光控制信号输入端输入的电压信号为高电平； 发光阶段:所述数据线输入的数据电压、所述发光控制信号输入端输入的电压信号为低电平，所述栅线输入的电压信号、所述复位信号端输入的电压信号为高电平。
【文档编号】G09G3/32GK104318894SQ201410522250
【公开日】2015年1月28日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】龙春平, 田宏伟 申请人:京东方科技集团股份有限公司