具有降低的电容敏感度的有机发光二极管显示器的制造方法

具有降低的电容敏感度的有机发光二极管显示器的制造方法
【专利摘要】本发明公开了一种显示器，所述显示器可具有有机发光二极管显示器像素的阵列。每个显示器像素可具有在驱动晶体管控制下发射光的发光二极管。每个显示器像素还可具有用于补偿和编程操作的控制晶体管。每个显示器像素可具有六个薄膜晶体管和一个电容器。所述六个晶体管中的一者可用作所述驱动晶体管，并且可使用剩余的五个晶体管和所述电容器来补偿。所述电容器可具有耦接至所述驱动晶体管的所述栅极的第一端子以及耦接至所述发光二极管的第二端子。在一个实施例中，可针对每行显示器像素使用两个扫描控制信号和两个发射控制信号。在另一个实施例中，可针对每行显示器像素形成单个扫描控制信号和单个发射控制信号。
【专利说明】具有降低的电容敏感度的有机发光二极管显示器
[0001]相关申请的交叉引用
[0002]本申请要求2014年8月26日提交的美国专利申请14/469，513的优先权，该专利申请据此全文以引用方式并入本文。

【技术领域】
[0003]本发明整体涉及具有显示器的电子设备，更具体地，涉及用于显示器诸如有机发光二极管显示器的显示驱动器电路。

【背景技术】
[0004]电子设备通常包括显示器。例如，蜂窝电话和便携式计算机包括用于向用户呈现信息的显示器。
[0005]显示器，诸如有机发光二极管显示器，具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素都包括发光二极管和薄膜晶体管，薄膜晶体管用于控制向发光二极管施加信号以产生光。
[0006]薄膜晶体管中的阈值电压变化可引起不期望的可见显示伪影。例如，阈值电压滞后可使白色像素依据上下文而以不同方式显示。帧中的白色像素，例如，如果其之前为一帧白色像素，则可被准确地显示，但如果其之前为一帧黑色像素，则可被不准确地显示(即，其可具有灰色外观)。显示器中显示器像素的光输出的这类历史依赖性行为使显示器表现出低响应时间。为解决与阈值电压变化相关联的问题，显示器诸如有机发光二极管显示器提供有阈值电压补偿电路。然而，此类电路可能不会充分地解决所有阈值电压变化，可能不会令人满意地改善响应时间，并且可能具有难以实现的设计。
[0007]因此，将需要能够提供具有改进的阈值电压补偿电路的显示器。


【发明内容】

[0008]电子设备可包括具有显示器像素阵列的显示器。显示器像素可以是有机发光二极管显示器像素。每个显示器像素可具有发射光的有机发光二极管以及控制对有机发光二极管施加电流的驱动晶体管。驱动晶体管具有相关联的阈值电压。
[0009]每个显示器像素可具有用于阈值电压补偿操作和二极管电容补偿操作的控制晶体管。在补偿操作期间，控制晶体管受到控制以便针对驱动晶体管的阈值电压变化来补偿驱动晶体管并且补偿与有机发光二极管相关联的寄生电容变化。这就确保发光二极管的输出将响应于加载到显示器像素中且与阈值电压及其电容无关的数据信号的大小。
[0010]根据一种布置，每个显示器像素具有六个η型晶体管和单个电容器。所述六个η型晶体管中的一者用作显示器像素的驱动晶体管，并且可使用所述η型晶体管中的剩余的五个以及电容器来补偿。在这种布置中，可使用两条扫描控制线和两条发射控制线来控制每行显示器像素。根据另一种布置，显示器像素行中的每一行可仅使用一条扫描控制线、与该行相关联的一条发射控制线以及从紧接的前一行路由的另一条发射控制线来控制。

【专利附图】

【附图说明】
[0011]图1是根据一个实施例的例示性显示器诸如具有有机发光二极管显示器像素阵列的有机发光二极管显示器的图示。
[0012]图2是根据本发明一个实施例的图像像素阵列以及相关联的驱动器电路的电路图。
[0013]图3是根据一个实施例的可用于显示器中的类型的例示性有机发光二极管显示器像素的图示。
[0014]图4是根据一个实施例的时序图，示出了参与操作图3的显示器像素电路的信号。
[0015]图5是根据一个实施例的图3所示类型的例示性有机发光二极管显示器像素的图示，该例示性有机发光二极管显示器像素具有减少数目的控制线。
[0016]图6是根据一个实施例的时序图，示出了参与操作图5的显示器像素电路的信号。

【具体实施方式】
[0017]电子设备中的显示器可提供有用于在显示器像素阵列上显示图像的驱动器电路。图1中示出了例示性显示器。如图1所示，显示器14可具有一个或多个层，诸如基板24。诸如基板24的层可由诸如平面玻璃层的材料的平面矩形层形成。显示器14可具有显示器像素22的阵列以用于为用户显示图像。显示器像素22的阵列可由基板24上的显示器像素结构的行和列形成。这些结构可包括薄膜晶体管，诸如多晶硅薄膜晶体管、半导体氧化物薄膜晶体管等。在显示器像素22的阵列中可以有任意适当数目的行和列(例如，十个或更多个、一百个或更多个、或者一千个或更多个)。
[0018]可以利用焊料或导电粘合剂将显示驱动器电路诸如显示驱动器集成电路16耦接到导电路径诸如基板24上的金属迹线。显示驱动器集成电路16 (有时称为定时控制器芯片)可包含用于通过路径25与系统控制电路通信的通信电路。路径25可由柔性印刷电路上的迹线或其他缆线形成。系统控制电路可位于电子设备中的主逻辑板上，所述电子设备诸如为蜂窝电话、计算机、电视、机顶盒、媒体播放器、便携式电子设备、或正在使用显示器14的其他电子设备。在操作期间，系统控制电路可以为显示驱动器集成电路16提供与要经由路径25在显示器14上显示的图像有关的信息。为了在显示器像素22上显示图像，显示驱动器集成电路16可以向显示驱动器电路，诸如行驱动器电路18和列驱动器电路20，提供时钟信号和其他控制信号。行驱动器电路18和/或列驱动器电路20可由基板24上的一个或多个集成电路和/或一个或多个薄膜晶体管电路形成。
[0019]行驱动器电路18可以位于显示器14的左右边缘上，仅在显示器14的单个边缘上，或显示器14中的别处。在操作期间，行驱动器电路18可在水平线28(有时称为行线或“扫描”线)上提供行控制信号。因此，行驱动器电路18可有时称为扫描线驱动器电路。如果需要，行驱动器电路18还可用于提供其他行控制信号。
[0020]可使用列驱动器电路20向多个对应的垂直线26上提供来自显示驱动器集成电路16的数据信号D。列驱动器电路20有时可以称为数据线驱动器电路或源驱动器电路。垂直线26有时称为数据线。在补偿操作期间，列驱动器电路20可使用路径诸如垂直线26来提供基准电压。在编程操作期间，利用线26向显示器像素22中加载显示数据。
[0021]每一数据线26都与相应列的显示器像素22相关联。多组水平信号线28通过显示器14水平延伸。电源路径及其他线也可将信号提供至像素22。每组水平信号线28都与相应行的显示器像素22相关联。每行中的水平信号线的数目可由被水平信号线独立控制的显示器像素22中的晶体管数目决定。不同配置的显示器像素可由不同数目的控制线、数据线、电源线等来操作。
[0022]行驱动器电路18可以认定显示器14中的行线28上的控制信号。例如，驱动器电路18可从显示驱动器集成电路16接收时钟信号和其他控制信号，并可响应于所接收的信号认定每行显示器像素22中的控制信号。可以依次处理显示器像素22的行，(例如)针对每帧图像数据的处理开始于显示器像素阵列的顶部，并结束于阵列的底部。在认定行中的扫描线时，由电路16提供给列驱动器电路20的控制信号和数据信号指示电路20对关联的数据信号D解复用并驱动到数据线26上，从而将利用出现在数据线D上的显示数据来对行中的显示器像素进行编程。显示器像素然后能够显示加载的显示数据。
[0023]列驱动器电路20可输出数据线信号，所述数据线信号包含用于诸如红色、绿色和蓝色通道的多个颜色通道的灰度级信息。解复用电路54可将此数据线信号解复用成相应数据线48上的相应R、G和B数据线信号。如图2的例子中所示，显示解复用器控制电路诸如列电路20中的显示解复用器控制电路58，可用于将数据线解复用器控制信号R、G、和B (在此例中对应于红色、绿色和蓝色通道)提供至解复用晶体管60的栅极端子。数据线驱动器62可产生数据线路径64上的数据线输出信号S01、S02、...(有时称为源输出信号)。源输出信号包含用于所有三种颜色(即，红色、蓝色和绿色)的图像像素的模拟像素数据。施加于解复用晶体管60的栅极的控制信号以将红色通道信息自源输出信号路由至红色数据线RDL、将绿色通道信息自源输出信号路由至绿色数据线GDL并且将蓝色通道信息自源输出信号路由至蓝色数据线BDL的模式开启和关闭晶体管60。
[0024]可选加载电路66可使用插入线54内的一个或多个分立部件(例如，电容器、电感器和电阻器)来实现，或者可使用形成线54的结构中的一些或全部以分布式方式来实现。可选加载电路66和/或列驱动器电路20中的电路(例如，电路58)可用于控制解复用控制信号R、G和B的形状。诸如这些的信号整形技术可用于平滑显示器控制信号脉冲，诸如解复用器控制信号脉冲，并且从而减少谐波信号产生和射频干扰。
[0025]在有机发光二极管显示器诸如显示器14中，每个显示器像素包含用于发射光的相应有机发光二极管。驱动晶体管控制从有机发光二极管输出的光量。显示器像素中的控制电路被配置为执行阈值电压补偿操作，使得来自有机发光二极管的输出信号的强度与加载到显示器像素中的数据信号的大小成比例，而与驱动晶体管的阈值电压无关。
[0026]具有阈值电压补偿能力的当前现有技术的显示器像素包括四个薄膜晶体管和具有相关联的电容Cmd的有机发光二极管。四个晶体管由两个扫描控制信号和单个发射控制信号控制。由这类显示器像素产生的所得输出信号可与驱动晶体管的阈值电压无关，但可仍对发光二极管的电容Qmd敏感，这可使显示器的亮度随时间变化。与此类显示器像素相关联的其他问题包括显示器的降低的最大亮度、高功率消耗和相邻像素之间的侧向泄漏。因此，可能需要提供解决这些问题的改进的显示器像素。
[0027]在图3中示出了根据本发明的一个实施例的显示器14中的例示性有机发光二极管显示器像素22的示意图。图3的显示器像素22具有存储电容器Cl和晶体管，诸如η型(即，η沟道)晶体管Tl、T2、T2、T3、T4、T5和T6。像素22的晶体管可为由半导体诸如多晶硅、铟镓锌氧化物(IGZO)等形成的薄膜晶体管。如果需要，晶体管T1-T6中的任何一者或多者可为P型(即，P沟道)薄膜晶体管。
[0028]如图3中所示，显示器像素22可包括发光二极管304。正电源电压ELVDD可提供至正电源端子300，并且接地电源电压ELVSS (例如，O伏特或其他合适的电压)可提供至接地电源端子302。驱动晶体管T2的状态控制通过二极管304从端子300流至端子302的电流的量，并且因此控制来自显示器像素22的发射光306的量。二极管304可具有相关联的寄生电容Qmd (未示出)。
[0029]端子308用于提供初始化电压Vini (例如，诸如-1V或-2V的负电压或其他合适的电压)，以在二极管304未使用时帮助关闭二极管304。来自显示驱动器电路诸如图1的行驱动器电路18的控制信号被提供至控制端子，诸如端子312-1、312-2、314-1和314-2。端子312-1和312-2可分别用作第一扫描控制端子和第二扫描控制端子，而端子314-1和314-2可分别用作第一发射控制端子和第二发射控制端子。扫描控制信号SCANl和SCAN2可分别施加于扫描端子312-1和312-2。发射控制信号EMl和EM2可分别提供至端子314-1和314-2。数据输入端子诸如数据信号端子310耦接至图1的相应数据线26，以用于接收用于显示器像素22的图像数据。
[0030]在图3的例子中，晶体管T4、T2、T5和二极管304可串联耦接在电源端子300与电源端子302之间。特别地，晶体管Τ4可具有耦接至正电源端子300的漏端子、接收第一发射控制信号EMl的栅极端子，以及源端子。术语晶体管的“源”端子和“漏”端子有时可互换地使用，并且因此在本文中可被称为“源漏”端子。驱动晶体管Τ2可具有耦接至晶体管Τ4的源端子的第一源漏端子SD1、栅极端子以及第二源漏端子SD2。晶体管Τ5可具有耦接至晶体管Τ2的第二源漏端子的漏端子、接收第二发射控制信号ΕΜ2的栅极端予以及经由二极管304耦接至接地电源端子302的源端子。
[0031]晶体管Τ3、电容器Cl和晶体管Τ6可串联耦接在驱动晶体管Τ2的第一源漏端子与电源端子308之间。晶体管Τ3可具有耦接至晶体管Τ2的第一源漏端子的第一源漏端子、接收第二扫描控制信号SCAN2的栅极端子以及耦接至晶体管Τ2的栅极的第二源漏端子。存储电容器Cl可具有耦接至晶体管Τ2的栅极的第一端子以及耦接至晶体管Τ5的源端子的第二端子。晶体管Τ6可具有耦接至晶体管Τ5的源端子(以及耦接至二极管304的P型端子)的漏端子、接收第二扫描控制信号SCAN2的栅极端子以及经由端子308接收电压Vini的源端子。晶体管Tl可具有耦接至驱动晶体管Τ2的第二源漏端子的漏端子、接收第一扫描控制信号SCANl的栅极端子以及经由端子310接收数据线信号DL的源端子。通过以此方式连接，信号EMl可被认定为启用晶体管Τ4 ;信号ΕΜ2可被认定为启动晶体管Τ5 ;信号SCANl可被认定为开启晶体管Tl ；以及信号SCAN2可被认定为切换至使用晶体管Τ3和Τ6。
[0032]每个显示器像素，诸如图3的显示器像素22，可以至少三个重复阶段来操作-重置/初始化阶段、数据加载和阈值电压补偿阶段和发射阶段。在重置、阈值电压补偿和数据加载操作期间，显示器像素22的控制电路用于在驱动晶体管Τ2的栅极上建立控制电压，该控制电压与驱动晶体管Τ2的阈值电压Vth无关、与二极管304的电容Qmd无关并且与已从相关联数据线26和端子310加载到显示器像素中的数据信号D的量值成比例。在后续发射阶段期间，驱动晶体管Τ2驱使对应的电流穿过发光二极管304，使得由显示器像素22发射适当量的光306。整行显示器像素可同时被补偿并被加载数据，并且针对显示器中的每行重复此过程，使得所有行都以这种方式针对每个数据帧而被补偿并被加载，或者可将其他合适的控制方案用于显示器14的显示器像素。
[0033]图4是时序图，示出在每个图像帧的三个操作阶段期间可施加于图3的每个显示器像素22的信号的状态，所述三个操作阶段为:1、)重置(有时称为“初始化”)，2)数据输入和阈值电压补偿以及3、)发射。
[0034]在重置期间(例如，从时间tl至t2)，控制信号SCAN2被驱高以开启晶体管T3和T6，控制信号EM2被驱低以关闭晶体管T5，控制信号SCANl保持为低以将晶体管Tl保持在关闭状态，并且控制信号EMl保持为高以将晶体管T4保持在打开状态。在这个时间期间，解复用控制信号R、G和B可均被认定为将最大基准电压水平传递到相应的数据线RDL、GDL和BDL上(参见图2)。
[0035]在这些条件下，晶体管T4将使驱动晶体管T2的第一源漏端子拉升至电源电压ELVDD。晶体管T3将还使晶体管T2的栅极端子拉升至ELVDD。这又使晶体管T2能够将其第二源漏端子拉升至至少(ELVDD-Vth2)，其中Vth2表示驱动晶体管T2的阈值电压。晶体管T5关闭，因此有机发光二极管304与驱动晶体管T2隔离并且不发射光306。为确保有机发光二极管304被关闭且不发射光，将初始化电压Vini (有时称为“悬浮”电压)施加于二极管304的P型端子(或阳极)以对二极管304进行反向偏置。可在重置阶段以及数据加载和补偿阶段将这种反向偏置施加于二极管304。
[0036]在重置操作完成之后，执行数据输入和阈值电压补偿操作。在该时间期间(例如，从时间t2至t3)，控制信号SCANl可被驱高以开启晶体管Tl，控制信号EMl可被驱低以关闭晶体管T4(同时信号SCAN2保持为高，并且同时信号ΕΜ2保持为低)。在时间t2，解复用控制信号可被相继地认定为经由晶体管Tl将红色数据信号、绿色数据信号和蓝色数据信号加载到相应的显示器像素22中。在这些条件下，晶体管Tl将驱使晶体管T2的第二源漏端子达到数据信号水平Vdata，而同时晶体管T2的第一源漏端子和栅极端子均被下拉至(Vdata+Vth2)。
[0037]在数据输入和阈值电压补偿操作之后，执行发射操作。在发射操作期间，控制信号SCAN2被驱低以关闭晶体管T3和T6，控制信号EM2被驱高以开启晶体管T5，控制信号SCANl被驱低以关闭晶体管Tl，并且控制信号EMl被驱动回高以启动晶体管T4。在晶体管T6关闭的情况下，二极管304的P型端子与电压Vini隔离。在晶体管Tl关闭的情况下，数据端子310与驱动晶体管隔离。由于晶体管T4、T2和T5均被开启，因此电流1_可经由这些串联晶体管和二极管304从电源端子300流至电源端子304，从而使二极管304产生相应量的光306。这可导致二极管306两端的电压降V_D。
[0038]在这些条件下，驱动晶体管T2的第一源漏端子可被驱使达到ELVDD，并且晶体管T5的源端子可被保持在(Vmd+ELVSS)处，这将也使晶体管T2的第二源漏端子下拉至(VQlED+ELVSS)。在时间3，二极管304的P型端子处的电压可因此从Vini改变至(VQlED+ELVSS)，这导致(VQLED+ELVSS-Vini)的净电压变化。由于电容器Cl两端的电压不能瞬时改变，因此电容器Cl的第二端子处的该电压变化将使电容器Cl的第一端子从(Vdata+Vth2)改变至[(Vdata+Vth2) + (VQLED+ELVSS_Vini)]。由于电容器 Cl 的第一端子短接至驱动晶体管T2的栅极端子，因此晶体管T2的栅极端子将在发射期间表现出[(Vdata+Vth2) + (V0LED+ELVSS-Vini)]的电压水平。
[0039]在这些电压建立于驱动晶体管T2的各个端子处的情况下，流过晶体管T2的驱动电流1_由I_ = k*(ves-vth2)2给出。用晶体管T2的栅极端子处的电压(该电压等于[(Vdata+Vth2) + (V0LED+ELVSS-Vini)]，如上所述)与晶体管T2的第二源漏端子处的电压(该电压等于[ELVSS-V_d]，如上所述)之间的差来替RVes,我们得到I_ = k* [Vdata-ViniJ20如这个方程式所示，驱动电流I_D的量值与数据信号Vdata的量值成比例，并且与阈值电压Vth2和V_D无关(S卩，已经成功地执行补偿操作，使得光发射既不受Vth变化的影响，也不受与二极管304相关联的变化的影响)。换句话讲，以图4所示的方式操作显示器像素22既可帮助提供对阈值电压变化的降低的敏感度，又可帮助提供对与二极管304相关联的任何寄生电容Qmd的降低的敏感度。
[0040]已执行模拟以评估图3的电路的操作。这些模拟指示，发光二极管诸如图3的二极管304的光输出306将不会受到驱动晶体管阈值电压滞后的显著影响，并且显示器14的响应时间将因此是令人满意的。无论像素的状态在先前帧中是黑色的还是在先前帧中是白色的，白色像素的输出量值(作为一个例子)都将基本上是相同的。此外，可通过在不增加所需数据范围的情况下调节Vini来动态地控制显示器像素22的亮度。使用晶体管T5来隔离二极管304的阳极并使用晶体管T6来使二极管304的阳极在悬浮电压Vini下针对大多数像素操作而初始化有助于改善像素响应时间并降低侧向泄漏。
[0041]图5中示出了可用于图1的显示器14中的显示器像素22的另一种合适的布置。图5的像素实现针对每行仅需要一条扫瞄控制线和一条发射控制线。然而，发射控制线可在相邻的行之间共用。类似于图3的实施例，图5的显示器像素22具有存储电容器Cl和晶体管，诸如η沟道晶体管Tl、Τ2、Τ2、Τ3、Τ4、Τ5和Τ6。像素22的晶体管可为由半导体诸如多晶硅、铟镓锌氧化物(IGZO)等形成的薄膜晶体管。如果需要，晶体管Τ1-Τ6中的任何一者或多者可为P沟道薄膜晶体管。
[0042]如图5所示，显示器像素22可包括发光二极管504。正电源电压ELVDD可提供至正电源端子500，并且接地电源电压ELVSS (例如，O伏特或其他合适的电压)可提供至接地电源端子502。驱动晶体管Τ2的状态控制通过二极管504从端子500流至端子502的电流的量，并且因此控制来自显示器像素22的发射光506的量。二极管504可具有相关联的寄生电容Qmd (未示出)。
[0043]端子508用于提供初始化电压Vini (例如，诸如-1V或-2V的负电压或其他合适的电压)，以在二极管504未使用时帮助关闭二极管504。来自显示驱动器电路诸如图1的行驱动器电路18的控制信号被提供至控制端子，诸如端子512、514[η]和514[η_1]。端子512可用作接收SCAN的扫描控制端子。端子514[n]可用作与特定行η相关联的发射控制端子，而端子514[η-1]可用作与紧接的前一行(η-1)相关联的发射控制端子。发射控制信号ΕΜ[η]和ΕΜ[η-1]可分别提供至端子514[η]和514[η_1]。数据输入端子，诸如数据信号端子510，耦接至图1的相应数据线26，以用于接收用于显示器像素22的图像数据。
[0044]在图5的例子中，晶体管Τ4、Τ2、Τ5和二极管504可串联耦接在电源端子500和502之间。特别地，晶体管Τ4可具有耦接至正电源端子500的漏端子、接收发射控制信号EM[η]的栅极端子，以及源端子。驱动晶体管Τ2可具有耦接至晶体管Τ4的源端子的第一源漏端子SD1、栅极端子以及第二源漏端子SD2。晶体管Τ5可具有耦接至晶体管Τ2的第二源漏端子的漏端子、接收发射控制信号EM[n-l]的栅极端子以及经由二极管504耦接至接地电源端子502的源端子。
[0045]晶体管T3可具有耦接至晶体管T2的第一源漏端子的第一源漏端子、接收扫描控制信号SCAN的栅极端子以及耦接至晶体管T2的栅极的第二源漏端子。存储电容器Cl可具有耦接至晶体管T2的栅极的第一端子以及耦接至晶体管T5的源端子的第二端子。晶体管T6可具有耦接至晶体管T5的源端子(以及耦接至二极管504的阳极)的漏端子、接收扫描控制信号SCAN的栅极端子以及经由端子508接收电压Vini的源端子。晶体管Tl可具有耦接至驱动晶体管T2的第二源漏端子的漏端子、接收扫描控制信号SCAN的栅极端子以及经由端子510接收数据线信号DL的源端子。通过以此方式连接，信号EM[n]可被认定为启用晶体管T4 ;信号EM[n-l]可被认定为启动晶体管T5 ;以及信号SCAN可被认定为同时开启晶体管Tl、T3和T6。
[0046]每个显示器像素，诸如图5的显示器像素22，可以至少四个重复阶段来操作-重置/初始化阶段、数据加载和阈值电压补偿阶段、保持阶段以及发射阶段。图6是时序图，示出了在每个图像帧的四个操作阶段期间可施加于图5的每个显示器像素22的信号的状态。如图6所示，信号EM[n]可仅为EM[n-l]的延迟版本，因为EM[n_l]正被有效地借自紧接的前一行。
[0047]在重置(例如，从时间tl至t2)期间，控制信号SCAN被驱高以开启晶体管T1、T3和Τ6，控制信号ΕΜ[η-1]保持为低以将晶体管Τ5保持在关闭状态，并且控制信号ΕΜ[η]保持为高以将晶体管Τ4保持在打开状态。在这个时间期间，解复用控制信号R、G和B可均被认定为将最大基准电压水平传递到相应的数据线RDL、GDL和BDL上(参见图2)。
[0048]晶体管T5关闭，因此有机发光二极管504与驱动晶体管T2隔离并且不发射光506。为确保有机发光二极管504被关闭且不发射光,将初始化电压Vini施加于二极管504的阳极以对二极管504进行反向偏置。可在重置阶段以及数据加载和补偿阶段将这种反向偏置施加于二极管504。
[0049]在重置操作完成之后，执行数据输入和阈值电压补偿操作。在这个时间(例如，从时间t2至t3)期间，控制信号SCAN可保持为高以将晶体管Tl、T3和T6保持在打开状态，控制信号EM[n-l]可保持为低以将晶体管T5保持在关闭状态，而控制信号EM[n]可被驱低以停用晶体管T4。在时间t2，解复用控制信号可被相继地认定为经由晶体管Tl将红色数据信号、绿色数据信号和蓝色数据信号加载到相应的显示器像素22中。在这些条件下，晶体管Tl将驱使晶体管T2的第二源漏端子达到数据信号水平Vdata，而同时晶体管T2的第一源漏端子和栅极端子均被下拉至(Vdata+Vth2)。
[0050]在数据输入和阈值电压补偿操作之后，可在从时间t3至t5的保持阶段期间保持数据。特别地，控制信号SCAN可在时间t3被驱低以关闭晶体管Tl、T3和T6，并且控制信号EM[n-l]可在时间t4被驱高以开启晶体管T5。，
[0051]在保持阶段结束时，执行发射操作。在发射操作期间，控制信号EM[n]可被驱高(即，在时间t5)以开启晶体管T4。在晶体管T6关闭的情况下，二极管504的阳极与电压Vini隔离。在晶体管Tl关闭的情况下，数据端子510与驱动晶体管T2隔离。由于晶体管T4、T2和Τ5均被开启，因此电流Imd可经由这些串联晶体管和二极管504从电源端子500流至电源端子504，从而使二极管504产生相应量的光506。类似于图3的像素布置，驱动电流Imd的量值可与数据信号Vdata的量值成比例但与阈值电压Vth2和V。.无关。换句话讲，以图5所示的方式操作显示器像素22既可帮助提供对阈值电压变化的降低的敏感度，又可帮助提供对与二极管504相关联的任何寄生电容Cmd的降低的敏感度。
[0052]已执行模拟以评估图6的电路的操作。这些模拟指示，发光二极管诸如图5的二极管504的光输出506将不会受到驱动晶体管阈值电压滞后的显著影响，并且显示器14的响应时间将因此是令人满意的。无论像素的状态在先前帧中是黑色的还是在先前帧中是白色的，白色像素的输出量值(作为一个例子)都将基本上是相同的。此外，可通过在不增加所需数据范围的情况下调节Vini来动态地控制显示器像素22的亮度。使用晶体管T5来隔离二极管504的阳极并使用晶体管T6来使二极管504的阳极在悬浮电压Vini下针对大多数像素操作而初始化有助于改善像素响应时间并降低侧向泄漏。
[0053]根据一个实施例，提供一种显示器像素，该显示器像素包括:有机发光二极管，其具有相关联的电容；多个晶体管，所述多个晶体管中的一者是向有机发光二极管提供电流的驱动晶体管；以及电容器，其耦接至驱动晶体管和有机发光二极管，所述多个晶体管在显示器像素的操作期间接收对有机发光二极管的电容的变化进行补偿的控制信号。
[0054]根据另一个实施例，所述多个晶体管包括η型晶体管。
[0055]根据另一个实施例，电容器包括显示器像素中的唯一电容器。
[0056]根据另一个实施例，所述多个晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，且第二晶体管为驱动晶体管。
[0057]根据另一个实施例，显示器像素包括第一电源端子和第二电源端子，第二晶体管、第四晶体管和第五晶体管以及有机发光二极管串联耦接在第一电源端子与第二电源端子之间。
[0058]根据另一个实施例，驱动晶体管具有栅极端子以及第一源漏端子和第二源漏端子，显示器像素包括数据线，第一晶体管耦接在数据线与驱动晶体管的第二源漏端子之间。
[0059]根据另一个实施例，显示器像素包括其上提供初始化电压的第三电源线，第三晶体管、第六晶体管和电容器串联耦接在驱动晶体管的第一源漏端子与第三电源线之间。
[0060]根据另一个实施例，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管中的每一者均具有栅极端子，显示器像素包括:耦接至第一晶体管的栅极端子的第一扫描线；不同于第一扫描线且耦接至第三晶体管和第六晶体管的栅极端子的第二扫描线；耦接至第四晶体管的栅极端子的第一发射控制线；以及不同于第一发射控制线且耦接至第五晶体管的栅极端子的第二发射控制线。
[0061]根据另一个实施例，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管中的每一者均具有栅极端子，显示器像素包括:耦接至第一晶体管、第三晶体管和第六晶体管的栅极端子的扫描线；其上提供第一发射控制信号的第一发射控制线，第一发射控制线耦接至第四晶体管的栅极端子；以及其上提供第二发射控制信号的第二发射控制线，第二发射控制线耦接至第五晶体管的栅极端子，且第一发射控制信号是第二发射控制信号的延迟版本。
[0062]根据另一个实施例，驱动晶体管具有阈值电压，且所述多个晶体管在显示器像素的操作期间接收对驱动晶体管的阈值电压的变化进行补偿的控制信号。
[0063]根据一个实施例，提供显示器电路，该显示器电路包括:布置成行和列的显示器像素的阵列，阵列中的每个显示器像素包括有机发光二极管以及第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；第一发射控制线，其将第一发射控制信号提供至沿阵列中的第一行显示器像素布置的显示器像素；以及第二发射控制线，其将第二发射控制信号从阵列中的第二行显示器像素提供至阵列中的第一行显示器像素。
[0064]根据另一个实施例，每个显示器像素中的第二晶体管是向该显示器像素中的有机发光二极管提供电流的驱动晶体管，有机发光二极管具有相关联的寄生电容，阵列中的每个显示器像素还包括耦接至该显示器像素中的驱动晶体管和有机发光二极管的仅一个电容器，并且第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管在显示器电路的操作期间接收对有机发光二极管的电容的变化进行补偿的控制信号。
[0065]根据另一个实施例，每个显示器像素中的驱动晶体管具有阈值电压，且第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管在显示器电路的操作期间接收对驱动晶体管的阈值电压的变化进行补偿的控制信号。
[0066]根据另一个实施例，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管包括η沟道薄膜晶体管。
[0067]根据另一个实施例，第一发射控制线上的第一发射控制信号是第二发射控制线上的第二发射控制信号的延迟版本。
[0068]根据另一个实施例，显示器电路包括仅一条扫描控制线，该扫描控制线将扫描控制信号提供至沿阵列中的第一行显示器像素布置的显示器像素。
[0069]根据一个实施例，提供一种用于操作显示器像素的方法，该显示器像素具有有机发光二极管、六个晶体管、以及电容器，该方法包括:在重置阶段，驱使有机发光二极管的阳极达到初始化电压水平，有机发光二极管具有相关联的电容；在数据输入阶段，驱使有机发光二极管的阳极达到初始化电压水平并将数据加载到显示器像素的内部节点中；以及在发射阶段，使驱动电流传递通过有机发光二极管，驱动电流与有机发光二极管的电容无关。
[0070]根据另一个实施例，六个晶体管中的一者是具有阈值电压的驱动晶体管，该方法还包括在数据输入阶段执行阈值电压补偿操作使得驱动电流也与驱动晶体管的阈值电压无关。
[0071]根据另一个实施例，该方法包括使用至少两个不同的扫描控制信号来控制显示器像素，以及使用至少两个不同的发射控制信号来控制显示器像素。
[0072]根据另一个实施例，显示器像素包括在布置成行和列的显示器像素的阵列中的一个显示器像素，该方法包括使用仅一个扫描控制信号来控制显示器像素，以及使用与阵列中的第一行显示器像素相关联的第一发射控制线以及与阵列中相邻于第一行的第二行显示器像素相关联的第二发射控制线来控制显示器像素。
[0073]以上内容仅仅是说明性的，本领域的技术人员可以在不脱离所述实施例的范围和实质的情况下做出各种修改。上述实施例可以单独实施，也可以任意组合实施。
【权利要求】
1.一种显示器像素，包括: 有机发光二极管，所述有机发光二极管具有相关联的电容； 多个晶体管，所述多个晶体管中的一者是向所述有机发光二极管提供电流的驱动晶体管；和 电容器，所述电容器耦接至所述驱动晶体管和所述有机发光二极管，其中所述多个晶体管在所述显示器像素的操作期间接收对所述有机发光二极管的所述电容的变化进行补偿的控制信号。
2.根据权利要求1所述的显示器像素，其中所述多个晶体管包括η型晶体管。
3.根据权利要求1所述的显示器像素，其中所述电容器包括所述显示器像素中的唯一电容器。
4.根据权利要求1所述的显示器像素，其中所述多个晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，并且其中所述第二晶体管为所述驱动晶体管。
5.根据权利要求4所述的显示器像素，还包括: 第一电源端子；和 第二电源端子，其中所述第二晶体管、第四晶体管和第五晶体管以及所述有机发光二极管串联耦接在所述第一电源端子与所述第二电源端子之间。
6.根据权利要求5所述的显示器像素，其中所述驱动晶体管具有栅极端子以及第一源漏端子和第二源漏端子，所述显示器像素还包括: 数据线，其中所述第一晶体管耦接在所述数据线与所述驱动晶体管的所述第二源漏端子之间。
7.根据权利要求6所述的显示器像素，还包括: 第三电源线，在所述第三电源线上提供初始化电压，其中所述第三晶体管、所述第六晶体管和所述电容器串联耦接在所述驱动晶体管的所述第一源漏端子与所述第三电源线之间。
8.根据权利要求7所述的显示器像素，其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管中的每一者具有栅极端子，所述显示器像素还包括: 第一扫描线，所述第一扫描线耦接至所述第一晶体管的所述栅极端子； 第二扫描线，所述第二扫描线不同于所述第一扫描线并耦接至所述第三晶体管和所述第六晶体管的所述栅极端子； 第一发射控制线，所述第一发射控制线耦接至所述第四晶体管的所述栅极端子；和 第二发射控制线，所述第二发射控制线不同于所述第一发射控制线并耦接至所述第五晶体管的所述栅极端子。
9.根据权利要求7所述的显示器像素，其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管中的每一者具有栅极端子，所述显示器像素还包括: 扫描线，所述扫描线耦接至所述第一晶体管、第三晶体管和第六晶体管的所述栅极端子； 第一发射控制线，在所述第一发射控制线上提供第一发射控制信号，其中所述第一发射控制线耦接至所述第四晶体管的所述栅极端子；和 第二发射控制线，在所述第二发射控制线上提供第二发射控制信号，其中所述第二发射控制线耦接至所述第五晶体管的所述栅极端子，并且其中所述第一发射控制信号是所述第二发射控制信号的延迟版本。
10.根据权利要求1所述的显示器像素，其中所述驱动晶体管具有阈值电压，并且其中所述多个晶体管在所述显示器像素的操作期间接收对所述驱动晶体管的所述阈值电压的变化进行补偿的所述控制信号。
11.显示器电路，包括: 显示器像素阵列，所述显示器像素布置成行和列，其中所述阵列中的每个显示器像素包括有机发光二极管以及第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管； 第一发射控制线，所述第一发射控制线将第一发射控制信号提供至沿所述阵列中的第一行显示器像素布置的显示器像素；和 第二发射控制线，所述第二发射控制线将第二发射控制信号从所述阵列中的第二行显示器像素提供至所述阵列中的所述第一行显示器像素。
12.根据权利要求11所述的显示器电路，其中每个显示器像素中的所述第二晶体管是向所述显示器像素中的所述有机发光二极管提供电流的驱动晶体管，其中所述有机发光二极管具有相关联的寄生电容，其中所述阵列中的每个显示器像素还包括耦接至所述显示器像素中的所述驱动晶体管和所述有机发光二极管的仅一个电容器，并且其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管在所述显示器电路的操作期间接收对所述有机发光二极管的所述电容的变化进行补偿的控制信号。
13.根据权利要求12所述的显示器电路，其中每个显示器像素中的所述驱动晶体管具有阈值电压，并且其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管在所述显示器电路的操作期间接收对所述驱动晶体管的所述阈值电压的变化进行补偿的所述控制信号。
14.根据权利要求11所述的显示器电路，其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管包括η沟道薄膜晶体管。
15.根据权利要求11所述的显示器电路，其中所述第一发射控制线上的所述第一发射控制信号是所述第二发射控制线上的所述第二发射控制信号的延迟版本。
16.根据权利要求11所述的显示器电路，还包括: 仅一条扫描控制线，所述扫描控制线将扫描控制信号提供至沿所述阵列中的所述第一行显示器像素布置的所述显示器像素。
17.一种用于操作显示器像素的方法，所述显示器像素具有有机发光二极管、六个晶体管、以及电容器，所述方法包括: 在重置阶段，驱使所述有机发光二极管的阳极达到初始化电压水平，其中所述有机发光二极管具有相关联的电容； 在数据输入阶段，驱使所述有机发光二极管的所述阳极达到所述初始化电压水平并将数据加载到所述显示器像素的内部节点中；以及 在发射阶段，使驱动电流传递通过所述有机发光二极管，其中所述驱动电流与所述有机发光二极管的所述电容无关。
18.根据权利要求17所述的方法，其中所述六个晶体管中的一者是具有阈值电压的驱动晶体管，所述方法还包括: 在所述数据输入阶段执行阈值电压补偿操作使得所述驱动电流也与所述驱动晶体管的所述阈值电压无关。
19.根据权利要求17所述的方法，还包括: 使用至少两个不同的扫描控制信号来控制所述显示器像素；以及 使用至少两个不同的发射控制信号来控制所述显示器像素。
20.根据权利要求17所述的方法，其中所述显示器像素包括在布置成行和列的显示器像素的阵列中的一个显示器像素，所述方法还包括: 使用仅一个扫描控制信号来控制所述显示器像素；以及 使用与所述阵列中的第一行显示器像素相关联的第一发射控制线以及与所述阵列中相邻于所述第一行的第二行显示器像素相关联的第二发射控制线来控制所述显示器像素。
【文档编号】G09G3/32GK104282266SQ201410521658
【公开日】2015年1月14日 申请日期:2014年9月30日 优先权日:2014年8月26日
【发明者】蔡宗廷, V·格普塔, 林敬伟, 张世昌, 朴英培 申请人:苹果公司