像素电路和显示装置制造方法
【专利摘要】本实用新型提供了一种像素电路和显示装置。所述像素电路，包括多行像素单元，每一行像素单元包括多个子像素单元；每一子像素单元包括子像素驱动电路和发光元件，每一行像素单元还包括行共用单元；多个子像素单元均与第一信号线和第二信号线连接；该行共用单元与该行像素单元包括的每一子像素单元通过第一信号线和第二信号线连接，以具有阈值补偿功能。本实用新型的主要目的在于提供一种像素电路和显示装置，本实用新型增加像素的开口率，在获得均匀显示的同时，降低有机发光层的电流密度。
【专利说明】 像素电路和显示装置
【技术领域】
[0001]本实用新型涉及显示【技术领域】，尤其涉及像素电路和显示装置。
【背景技术】
[0002]基本的AMOLED(Active Matrix/Organic Light Emitting D1de,有源矩阵有机发光二极管)像素驱动电路为2T1C像素驱动电路，结构简单。但是基于LTPS(LowTemperature Poly-silicon,低温多晶娃技术)的AMOLED像素驱动电路，由于LTPS存在阈值电压均一性差等问题，所以在AMOLED的像素设计中需要增加驱动TFT(Thin FilmTransistor,薄膜场效应晶体管)阈值电压补偿的电路。具有阈值电压补偿的AMOLED像素驱动电路的常见设计需要6T1C像素驱动电路或者5T2C像素驱动电路，或者需要更多的TFT和/电容。TFT和/或电容数量的增加，将占用较大的布局空间，不利于AMOLED像素尺寸的缩小，即限制了高PPI (Pixel Per Inch，每英寸所拥有的像素数目)的AMOLED像素驱动电路的发展。
实用新型内容
[0003]本实用新型的主要目的在于提供一种像素电路和显示装置，增加像素的开口率，从而在获得均匀显示的同时，降低有机发光层的电流密度。
[0004]为了达到上述目的，本实用新型提供了一种像素电路，包括多行像素单元，每一行像素单元包括多个子像素单元；每一所述子像素单元包括子像素驱动电路和发光元件，该子像素驱动电路包括与所述发光元件连接的驱动晶体管和分别与一数据线和该驱动晶体管连接的驱动控制模块；每一行像素单元还包括行共用单元；
[0005]所述多个子像素单元均与第一信号线和第二信号线连接；
[0006]所述行共用单元与该行像素单元包括的每一子像素单元通过所述第一信号线和所述第二信号线连接。
[0007]实施时，所述子像素单元设置于有效显示区内，所述行共用单元设置于有效显示区外。
[0008]实施时，所述驱动晶体管，第一极与所述发光元件的第一端连接，第二极与所述第一信号线连接；所述发光元件的第二端与所述第二信号线连接；
[0009]所述行共用单元包括:
[0010]接入初始控制信号的初始模块和接入发光控制信号的发光控制模块；
[0011]用于接入初始控制信号，并当所述初始控制信号和扫描线上的扫描信号同时有效时通过所述驱动控制模块将所述驱动晶体管的栅极电位设置为初始电平的初始模块，与所述第一信号线连接；
[0012]以及，用于接入发光控制信号，并在所述发光控制信号有效时控制所述第一信号线接入第一电平并所述第二信号线接入第二电平的发光控制模块；
[0013]所述驱动控制模块包括:用于当所述扫描信号有效时，控制所述数据线上的数据电压写入所述驱动晶体管，当所述发光控制信号有效时控制所述驱动晶体管驱动所述发光元件发光并补偿该驱动晶体管的阈值的驱动控制单元，分别与该驱动晶体管的栅极、该驱动晶体管的第一极、该驱动晶体管的第二极和所述扫描线连接。
[0014]实施时，所述驱动控制单元包括数据写入晶体管、驱动控制晶体管和存储电容，其中，
[0015]所述数据写入晶体管，栅极与所述扫描线连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第一极连接；
[0016]所述驱动控制晶体管，栅极与所述扫描线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接；
[0017]所述存储电容，第一端与所述驱动晶体管的第一极连接，第二端与所述驱动晶体管的栅极连接。
[0018]实施时，所述初始模块包括:
[0019]初始化晶体管，栅极接入所述初始控制信号，第一极与所述第二信号线连接，第二极接入初始电平。
[0020]实施时，所述发光控制模块包括:
[0021]第一发光控制晶体管，栅极接入所述发光控制信号，第一极接入第一电平，第二极与所述第一信号线连接；
[0022]第二发光控制晶体管，栅极接入所述发光控制信号，第一极与所述第二信号线连接，第二极接入所述第二电平。
[0023]本实用新型还提供了一种显示装置，其特征在于，包括上述的像素电路。
[0024]与现有技术相比，本实用新型所述的像素电路采用行共用单元，以使得在能够补偿驱动晶体管的阈值的同时使得有效显示区内的TFT数目减少，使得像素的开口率增加，从而在均匀显示的同时，降低了有机发光层的电流密度，延长了 AMOLED面板的使用寿命。
【专利附图】
【附图说明】
[0025]图1是本实用新型实施例所述的像素电路的结构图；
[0026]图2是本实用新型实施例所述的像素电路包括的子像素单元和行共用单元的结构框图；
[0027]图3是本实用新型实施例所述的像素电路包括的子像素单元和行共用单元的电路图；
[0028]图4是包括如图3所示的子像素单元和行共用单元的工作时序图；
[0029]图5是本实用新型实施例所述的像素电路的电路图。
【具体实施方式】
[0030]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0031]本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除栅极之外的两极，其中第一极可以为源极或漏极，第二极可以为漏极或源极。此外，按照晶体管的特性区分可以将晶体管分为η型晶体管或P型晶体管。在本实用新型实施例提供的驱动电路中，所有晶体管均是以η型晶体管为例进行的说明，可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本实用新型的实施例保护范围内的。
[0032]本实用新型实施例所述的像素电路，包括多行像素单元，每一行像素单元包括多个子像素单元；每一所述子像素单元包括子像素驱动电路和发光元件，该子像素驱动电路包括与所述发光元件连接的驱动晶体管和分别与一数据线和该驱动晶体管连接的驱动控制模块；每一行像素单元还包括行共用单元；
[0033]所述多个子像素单元均与第一信号线和第二信号线连接；
[0034]该行共用单元与该行像素单元包括的每一子像素单元通过所述第一信号线和所述第二信号线连接，以具有阈值补偿功能。
[0035]在本实用新型该实施例所述的像素电路中，子像素单元中除了包括子像素驱动电路之外还包括发光元件，子像素驱动电路和发光元件一起组成子像素单元，该发光元件例如可以为OLED (有机发光二极管)。
[0036]本实用新型该实施例所述的像素电路采用行共用单元，以使得在能够补偿驱动晶体管的阈值的同时使得有效显示区内的TFT数目减少，使得像素的开口率增加，从而在均匀显示的同时，降低了有机发光层的电流密度，延长了 AMOLED面板的使用寿命。
[0037]优选的，所述子像素单元设置于有效显示区内，所述行共用单元设置于有效显示区外，将每一行像素单元中的具有共性的电路设置于有效显示区外，以进一步减小有效显示区内的TFT数目，增加开口率。
[0038]具体的，本实用新型实施例所述的像素电路，包括m行像素单元，每一行像素单元包括η个子像素单元；第j行像素单元包括的η个子像素单元都与第j扫描线连接(图1中未示)；每一行像素单元包括的第k子像素单元都与第k数据线连接；m和η为大于I的整数，j为小于或等于m的正整数，k为小于或等于η的正整数；
[0039]如图1所示，Vdata_l是第一数据线输出的数据电压，Vdata_k_l是第k-Ι数据线输出的数据电压，Vdata_k是第k数据线输出的数据电压，Vdata_k+1数据线输出的数据电压，Vdata_n是第η数据线输出的数据电压；
[0040]每一所述子像素单元包括子像素驱动电路和发光元件，该子像素驱动电路包括与所述发光元件连接的驱动晶体管和分别与一数据线和该驱动晶体管连接的驱动控制模块；
[0041]每一行像素单元还包括行共用单元;m个行共用单元构成行共用电路；
[0042]每一行像素电路包括的多个子像素单元均与第一信号线和第二信号线连接；
[0043]该行共用单元与该行像素单元包括的每一子像素单元通过所述第一信号线和所述第二信号线连接，以具有阈值补偿功能；
[0044]所述子像素单元设置于有效显示区内，所述行共用单元设置于有效显示区外；
[0045]在图1中，Vl_l是第一行像素电路的第一信号线，V2_l是第一行像素电路的第二号线，Vl_j-1是第j-Ι行像素电路的第一信号线，V2_j-1是第j-Ι行像素电路的第二信号线，Vl_j是第j行像素电路的第一信号线，V2_j是第j行像素电路的第二信号线，Vl_j+1是第j+Ι行像素电路的第一信号线，V2_j+1是第j+Ι行像素电路的第二信号线，Vl_m是第m行像素电路的第一信号线，V2_m是第m行像素电路的第二信号线。
[0046]优选的，所述驱动晶体管，第一极与所述发光元件的第一端连接，第二极与所述第一信号线连接；所述发光元件的第二端与所述第二信号线连接；
[0047]所述行共用单元包括:
[0048]接入初始控制信号的初始模块和接入发光控制信号的发光控制模块；
[0049]用于接入初始控制信号，并当所述初始控制信号和扫描线上的扫描信号同时有效时通过所述驱动控制模块将所述驱动晶体管的栅极电位设置为初始电平的初始模块，与所述第一信号线连接；
[0050]以及，用于接入发光控制信号，并在所述发光控制信号有效时控制所述第一信号线接入第一电平并所述第二信号线接入第二电平的发光控制模块；
[0051]所述驱动控制模块包括:用于当所述扫描信号有效时，控制所述数据线上的数据电压写入所述驱动晶体管，当所述发光控制信号有效时控制所述驱动晶体管驱动所述发光元件发光并补偿该驱动晶体管的阈值的驱动控制单元，分别与该驱动晶体管的栅极、该驱动晶体管的第一极、该驱动晶体管的第二极和所述扫描线连接。
[0052]优选的，所述驱动控制单元包括数据写入晶体管、驱动控制晶体管和存储电容，其中，
[0053]所述数据写入晶体管，栅极与所述扫描线连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第一极连接；
[0054]所述驱动控制晶体管，栅极与所述扫描线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接；
[0055]所述存储电容，第一端与所述驱动晶体管的第一极连接，第二端与所述驱动晶体管的栅极连接。
[0056]优选的，所述初始模块包括:
[0057]初始化晶体管，栅极接入所述初始控制信号，第一极与所述第二信号线连接，第二极接入初始电平。
[0058]优选的，所述发光控制模块包括:
[0059]第一发光控制晶体管，栅极接入所述发光控制信号，第一极接入第一电平，第二极与所述第一信号线连接；
[0060]第二发光控制晶体管，栅极接入所述发光控制信号，第一极与所述第二信号线连接，第二极接入所述第二电平。
[0061]具体的，以一子像素单元与行共用单元的连接为例说明如下:
[0062]如图2所示，所述子像素单元包括子像素驱动电路和有机发光二极管0LED，该子像素驱动电路包括与OLED连接的驱动晶体管DTFT和分别与一数据线Data、该驱动晶体管DTFT的栅极、该驱动晶体管DTFT的第一极和该驱动晶体管DTFT的第二极连接的驱动控制模块21 ；
[0063]所述驱动晶体管DTFT，第一极与OLED的阳极连接，第二极与第一信号线Vl连接；
[0064]OLED的阴极与所述第二信号线V2连接；
[0065]所述驱动控制模块21还接入一扫描线上的扫描信号Vscan ；
[0066]所述行共用单元包括接入初始控制信号CN的初始模块22和接入发光控制信号EM的发光控制模块23 ；
[0067]所述初始模块22，与所述第一信号线Vl连接，用于当所述初始控制信号CN和所述扫描线上的扫描信号Vscan同时有效时通过所述驱动控制模块21将所述驱动晶体管DTFT的栅极电位设置为初始电平VINI ；
[0068]所述发光控制模块23，用于在发光控制信号CN有效时控制所述第一信号线Vl接入高电平VDD并所述第二信号线V2接入低电平VSS，即第一电平为高电平VDD，第二电平为低电平VSS ；
[0069]所述驱动控制模块21，用于当所述扫描信号Vscan有效时，控制所述数据线上的数据电压Vdata写入所述驱动晶体管DTFT，当所述发光控制信号EM有效时控制所述驱动晶体管DTFT驱动OLED发光并补偿该驱动晶体管DTFT的阈值。
[0070]具体的，如图3所示，所述驱动控制模块可以包括数据写入晶体管T1、驱动控制晶体管TC和存储电容Cs，其中，
[0071]所述数据写入晶体管TI，栅极接入所述扫描信号Vscan，第一极接入所述数据线上的数据电压Vdata，第二极与所述驱动晶体管DTFT的第一极连接；
[0072]所述驱动控制晶体管DTFT，栅极接入所述扫描信号Vscan，第一极与所述驱动晶体管DTFT的栅极连接，第二极与所述驱动晶体管DTFT的第二极连接；
[0073]所述存储电容Cs，第一端与所述驱动晶体管DTFT的第一极连接，第二端与所述驱动晶体管DTFT的栅极连接；
[0074]所述初始模块包括:
[0075]初始化晶体管TINI，栅极接入所述初始控制信号CN，第一极与所述第二信号线V2连接，第二极接入初始电平VINI ；
[0076]所述发光控制模块包括:
[0077]第一发光控制晶体管TEC1，栅极接入所述发光控制信号EM，第一极接入高电平VDD，第二极与所述第一信号线Vl连接；
[0078]第二发光控制晶体管TEC2，栅极接入所述发光控制信号EM，第一极与所述第二信号线V2连接，第二极接入低电平VSS ；
[0079]DTFT、T1、TC、TIN1、TECl 和 TEC2 都为 η 型 TFT。
[0080]在如图3所示的实施例中，包括DTFT、T1、TC、Cs和OLED的子像素单元设置于有效显示区内，包括TEC1、TEC2和TINI的行共用单元设置与有效显示区外，并且同一行像素单元的多个子像素单元都与所述行共用单元连接，以具有阈值补偿功能。
[0081]在具体实施时，并不仅限于以上的实施例，只需采用行共用单元即可达到减少有效显示区内的TFT的目的，可以使得像素尺寸缩小。
[0082]如图3所示的实施例的操作时序如图4所示(Vdata为数据电压，表示的是图像的信息，输出的电压与即将显示的图像有关，图像不确定，数据也就不确定，因此Vdata的输出电平是以格状填充表示的)，分成三个阶段:
[0083]阶段A(初始化阶段)=Vscan和CN为高电平，EM为低电平，T1、TC和TINI导通，TECl和TEC2截止，Vdata通过TI写入，Vl上的电压为VINI，V2上的电压为浮空电压，DTFT的漏极(第二极)与DTFT的栅极连接，且DTFT的栅极电位为初始化电平VINI，DTFT的源极(第一极)电位为Vdata ；
[0084]阶段B (补偿阶段):Vscan为高电平，CN和EM为低电平，TI和TC导通，TIN1、TEC1和TEC2截止，DTFT的漏极(第二极)与DTFT的栅极连接，DTFT的源极(第一极)接入Vdata, DTFT形成二极管连接，DTFT的栅极电位从初始化电平VINI放电至Vdata+Vth (Vth为DTFT的阈值)，即Cs的第二端的电位为Vdata+Vth，并且此时Vl上的电压为Vdata+Vth，V2上的电压为浮空电压；
[0085]阶段C(发光阶段)，Vscan和CN为低电平，EM为高电平，即T1、TC和TINI截止，TECl和TEC2导通，Vl上的电压变为高电平VDD，V2由上的电压由浮空电压变为低电平VSS，DTFT的栅极电位由在存储电容Cs保持为Vdata+Vth (由于此时Cs的第二端浮空，所以Cs的放电通路被关断，因此Cs的第二端的电位即DTFT的栅极电位被Cs保持)，此时DTFT的源极(第一极)电位为VSS，因此流过DTFT的源漏电流Ids = KX (Vdata+Vth-VSS-Vth)2 =KX (Vdata-VSS)2, K为与工艺和设计相关的常数，则最后驱动OLED的电流与DTFT的阈值电压无关，仅与Vdata有关。
[0086]图5是应用了图3所示的子像素单元和行共用单元的像素电路的电路图，由图5可知，每一行像素单元共用左侧的行共用单元，m个行共用单元组成行共用电路，第一行像素电路的行共用单元的初始控制信号为CN_1，扫描信号Vscan_l，发光控制信号EM_1，第j行像素电路的行共用单元的初始控制信号为CN_j，扫描信号Vscan_j，发光控制信号EM_j，第j+Ι行像素电路的行共用单元的初始控制信号为CN_j+l，扫描信号Vscan_j+1，发光控制信号EM_j+l，第m行像素电路的行共用单元的初始控制信号为CN_m，扫描信号Vscan_m，发光控制信号EM_m，其中j为小于等于m的正整数。
[0087]本实用新型实施例所述的显示装置包括上述的像素电路。所述显示装置可以包括液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器。除了液晶显示装置外，所述显示装置还可以包括有机发光显示器或者其他类型的显示装置，比如电子阅读器等。
[0088]以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本实用新型的保护范围内。
【权利要求】
1.一种像素电路，包括多行像素单元，每一行像素单元包括多个子像素单元；每一所述子像素单元包括子像素驱动电路和发光元件，该子像素驱动电路包括与所述发光元件连接的驱动晶体管和分别与一数据线和该驱动晶体管连接的驱动控制模块；其特征在于，每一行像素单元还包括行共用单元； 所述多个子像素单元均与第一信号线和第二信号线连接； 所述行共用单元与该行像素单元包括的每一子像素单元通过所述第一信号线和所述第二信号线连接。
2.如权利要求1所述的像素电路，其特征在于， 所述子像素单元设置于有效显示区内，所述行共用单元设置于有效显示区外。
3.如权利要求1所述的像素电路，其特征在于， 所述驱动晶体管，第一极与所述发光元件的第一端连接，第二极与所述第一信号线连接；所述发光元件的第二端与所述第二信号线连接； 所述行共用单元包括: 接入初始控制信号的初始模块和接入发光控制信号的发光控制模块； 用于接入初始控制信号，并当所述初始控制信号和扫描线上的扫描信号同时有效时通过所述驱动控制模块将所述驱动晶体管的栅极电位设置为初始电平的初始模块，与所述第一信号线连接； 以及，用于接入发光控制信号，并在所述发光控制信号有效时控制所述第一信号线接入第一电平并所述第二信号线接入第二电平的发光控制模块； 所述驱动控制模块包括:用于当所述扫描信号有效时，控制所述数据线上的数据电压写入所述驱动晶体管，当所述发光控制信号有效时控制所述驱动晶体管驱动所述发光元件发光并补偿该驱动晶体管的阈值的驱动控制单元，分别与该驱动晶体管的栅极、该驱动晶体管的第一极、该驱动晶体管的第二极和所述扫描线连接。
4.如权利要求3所述的像素电路，其特征在于，所述驱动控制单元包括数据写入晶体管、驱动控制晶体管和存储电容，其中， 所述数据写入晶体管，栅极与所述扫描线连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第一极连接； 所述驱动控制晶体管，栅极与所述扫描线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接； 所述存储电容，第一端与所述驱动晶体管的第一极连接，第二端与所述驱动晶体管的栅极连接。
5.如权利要求4所述的像素电路，其特征在于，所述初始模块包括: 初始化晶体管，栅极接入所述初始控制信号，第一极与所述第二信号线连接，第二极接入初始电平。
6.如权利要求5所述的像素电路，其特征在于，所述发光控制模块包括: 第一发光控制晶体管，栅极接入所述发光控制信号，第一极接入第一电平，第二极与所述第一信号线连接； 第二发光控制晶体管，栅极接入所述发光控制信号，第一极与所述第二信号线连接，第二极接入所述第二电平。
7.—种显示装置，其特征在于，包括如权利要求1至6中任一权利要求所述的像素电路。
【文档编号】G09G3/32GK203931451SQ201420272653
【公开日】2014年11月5日 申请日期:2014年5月26日 优先权日:2014年5月26日
【发明者】谭文, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司