Led驱动电路和led显示系统的制作方法
【专利摘要】本实用新型涉及一种LED驱动电路和LED显示系统；该驱动电路包括输入模块、用于保持恒定内部电压的调节器模块和用于产生各输出信号的输出模块；所述输入模块连接到所述调节器模块，而该调节器模块则连接到所述输出模块；所述调节器模块包括运算放大器和至少两个输出栅极驱动单元；所述运算放大器包括反相输入端、同相输入端和输出端。该运算放大器的反相输入端连接到输入模块，而该运算放大器的输出端也连接到输入模块，该运算放大器的同相输入端则连接到所述输出模块；各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。本实用新型驱动电路内部电压恒定，PWM脉冲宽度稳定，保证了各LED的亮度也稳定。
【专利说明】LED驱动电路和LED显示系统
[0001]本实用新型申请的优先权要求于2013年11月18日在美国提交的、申请号为US14/082,841的权利，其全部通过参考整体引入到此以达到所有目的。
[0002]【【技术领域】】
[0003]本实用新型涉及显示【技术领域】，特别涉及LED即半导体发光二极管矩阵的显示系统，尤其涉及用于该系统的LED驱动电路。本实用新型的LED是英文Light EmittingD1de的缩写，中文意思是“发光二极管”。
[0004]【【背景技术】】
[0005]近年来，LED作为一种节能环保产品，应用越来越广泛，例如LED被广泛应用于电子设备，包括LED大屏幕显示屏。随着LED显示屏密度的增加，像素点越来越多，而且点间距越来越小的LED显示屏被用于室内大面积高品质的显示。小的LED点间距会增加发光二极管的密度，使得在每个单独的LED相对较低的亮度，足以达到以前亮度相同的大屏幕显示屏。此外，随着LED发光效率的增加，更低的驱动电流就可以达到同样的亮度级。现有技术LED驱动电路设计，内部参考电流或偏置电流，是和输出电流成正比的。现有技术LED驱动电路设计，需要一个小的基准电流长时间给内部节点以目标水平进行充电，此节点具有相对较大的电容。这个充电时间延迟降低了 LED的PWM脉冲宽度，并影响LED的亮度。此夕卜，不同的内部节点的电容导致LED驱动电路的PWM脉冲宽度发生变化。因此，需要本领域的技术人员来改变来解决上述问题。PWM是英文“Pulse Width Modulat1n”的缩写，中文意思是“脉冲宽度调制”，简称“脉宽调制”。
[0006]图1A是现有技术LED驱动电路的电原理方框示意图。该LED驱动电路包括一个输入模块101和一个输出模块102。偏压BIAS被加在输入模块101上，并且参考电流Ikef也被加在输入模块101上。输入模块101和输出模块102以电气方式连接到一个节点VGO，这是一个大电容节点。输出电流1tjt和输出电压vMJT从输出模块102的输出端输出。
[0007]图1B展示了现有技术LED驱动电路实施例的电路原理示意图。在此实施例中，输入模块包括一个名为MPCl的P沟道型MOS级联晶体管103和名为MPC2的另一个P沟道型MOS级联晶体管104。输出模块是一个名为MPOl的P沟道型MOS输出晶体管105。P沟道型MOS级联晶体管104 (MPC2)的源极和P沟道型MOS级联晶体管103 (MPCl)的漏极连接到节点VDI，这是自生的漏极电压。偏压BIAS被施加到P沟道型MOS级联晶体管104(MPC2)的栅极。P沟道型MOS级联晶体管103 (MPCI)的栅极和P沟道型MOS输出晶体管105(MP01)的栅极连接在节点VGO处，也就是栅极输出电压。P沟道型MOS级联晶体管104(MPC2)的漏极也被连接到节点VGO。参考电流Ikef被施加到所述输入模块和节点VGO上。输出电压Vqut和输出电流Iqut从P沟道型MOS输出晶体管105 (ΜΡ01)的漏极输出。MOS是金属-氧化物半导体场效应晶体管，NMOS是电子导电型场效应管，PMOS是空穴导电型场效应管。
[0008]图1A和图1B现有技术LED驱动电路的缺陷是该LED驱动电路需要一个小的参考电流Ikef长时间给内部较大电容的节点VGO进行充电，这个充电时间会延迟并降低LED驱动电路的PWM脉冲宽度，并影响LED的亮度。不同的内部节点的电容导致LED驱动电路的PWM脉冲宽度发生变化，也会影响LED的亮度。
[0009]【实用新型内容】
[0010]本实用新型要解决的技术问题在于避免上述现有技术的不足之处而提供一种LED驱动电路和LED显示系统，驱动电路内部电压恒定，PWM脉冲宽度稳定，保证了各LED的亮度也稳定。
[0011]本实用新型解决所述技术问题采用的技术方案是:
[0012]提供一种LED驱动电路，包括输入模块、调节器模块和输出模块；调节器模块用于保持恒定的内部电压；输出模块用于产生各输出信号；其中所述输入模块连接到所述调节器模块，而该调节器模块则连接到所述输出模块；所述调节器模块包括运算放大器和至少两个输出栅极驱动单元；所述运算放大器包括反相输入端、同相输入端和输出端；该运算放大器的反相输入端连接到输入模块，而该运算放大器的输出端也连接到输入模块，该运算放大器的同相输入端则连接到所述输出模块；各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。
[0013]所述输入模块包括第一 P沟道型MOS级联晶体管和第二 P沟道型MOS级联晶体管。
[0014]所述输出模块包括P沟道型MOS输出晶体管。
[0015]所述调节器模块之输出栅极驱动单元为两个，分别为第一输出栅极驱动单元和第二输出栅极驱动单元。
[0016]所述第一输出栅极驱动单元包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管；所述第二输出栅极驱动单元包括第一P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管；其中两个第二 P沟道型MOS晶体管有共同的栅极，两个第二 P沟道型MOS晶体管还有共同的源极。
[0017]所述运算放大器的输出端连接到所述输入模块之第二 P沟道型MOS级联晶体管的栅极，所述运算放大器的反相输入端连接到所述输入模块之第一 P沟道型MOS级联晶体管的漏极和所述输入模块之第二 P沟道型MOS级联晶体管的源极，所述运算放大器的同相输入端连接到所述输出模块之P沟道型MOS输出晶体管的漏极。
[0018]本实用新型还提供一种LED显示系统，包括LED驱动电路和LED显示屏；所述驱动电路包括输入模块、调节器模块和输出模块；调节器模块用于保持恒定的内部电压；输出模块用于产生各输出信号；其中所述输入模块连接到所述调节器模块，而该调节器模块则连接到所述输出模块；所述调节器模块包括运算放大器和至少两个输出栅极驱动单元；所述运算放大器包括反相输入端、同相输入端和输出端；该运算放大器的反相输入端连接到输入模块，而该运算放大器的输出端也连接到输入模块，该运算放大器的同相输入端则连接到所述输出模块；各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。所述驱动电路提供恒定的输出电流来驱动LED显示屏。
[0019]所述LED显示屏包括LED阵列，其中各LED被设置为共阴极结构。或者是，所述LED显示屏包括LED阵列，其中各LED被设置为共阳极结构。
[0020]所述输入模块包括第一 P沟道型MOS级联晶体管和第二 P沟道型MOS级联晶体管；所述输出模块包括P沟道型MOS输出晶体管；每一个所述输出栅极驱动单元均包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管；其中各第二 P沟道型MOS晶体管有共同的栅极；所述运算放大器的输出端连接到所述输入模块之第二 P沟道型MOS级联晶体管的栅极，所述运算放大器的反相输入端连接到所述输入模块之第一 P沟道型MOS级联晶体管的漏极和所述输入模块之第二 P沟道型MOS级联晶体管的源极，所述运算放大器的同相输入端连接到所述输出模块之P沟道型MOS输出晶体管的漏极。
[0021]同现有技术相比较，本实用新型LED驱动电路和LED显示系统的有益效果在于:
[0022]驱动电路内部电压恒定，PWM脉冲宽度稳定，保证了各LED的亮度也稳定。
[0023]【【专利附图】
【附图说明】】
[0024]图1A是现有技术LED驱动电路的电原理方框示意图；
[0025]图1B是现有技术LED驱动电路一个实施例的电路原理示意图；
[0026]图2A是本实用新型LED驱动电路的电原理方框示意图；
[0027]图2B是本实用新型LED驱动电路一个实施例的电路原理示意图；
[0028]图2C是本实用新型LED驱动电路另一个实施例的电路原理示意图；
[0029]图3是本实用新型LED驱动电路用于功率节省模式的结构示意图。
[0030]【【具体实施方式】】
[0031 ] 下面结合各附图对本实用新型作进一步详细说明。
[0032]现在详细描述本实用新型的优选实施例，在各实施例中附有插图说明，值得注意的是，类似或相同的附图标记指的是相同的元件。就这一方面，各实施例可能有不同的形式，并且不应理解为是对此处描述的限制。因此，通过参照附图，各实施例仅如下所述以解释本描述的各方面。本文所用的术语仅是为了描述的目的，不旨在限制本文的范围。术语“包括”和/或“包含”用于指定所规定元素、步骤、操作和/或组件，但不排除现存或附加的其他元素、步骤、操作和/或组件。术语“第一”，“第二”等可用于描述各种元素，但不限制于这些元素。这些术语仅用于区别相互元件。这些和/或其他方面变得浅显而且本领域的一个普通技术人员从本实用新型的各实施例并配有附图的描述中更易理解。本实用新型的附图仅为说明目的。从下面的描述中，一个本领域的熟练技术人员将很容易意识到这里说明的结构和方法的不同实现案例，但这些案例并未脱离这里所描述的实用新型的原理。
[0033]参见图2A，本实用新型LED驱动电路包括一个输入模块201、一个调节器模块205和一个输出模块206 ;所述输入模块201连接到所述调节器模块205，该调节器模块205则连接到所述输出模块206。所述调节器模块205也被称为电压调节器，或者也被称为电压稳压器，它自动保持一个恒定的内部电压。所述输出模块用于产生各输出信号。
[0034]参见图2A，所述调节器模块205包括一个运算放大器207和多个输出栅极驱动单元202、203和204，图2A中只画出了三个输出栅极驱动单元，每个输出栅极驱动单元包括一个源极跟随器，该源极跟随器也被称为共漏放大器，源极跟随器被用作本实用新型专利申请中的电压缓冲器。源极跟随器的栅极和源极之间的电压差大致等于MOS晶体管的阈值电压，该阈值电压是一个常数。在本实用新型专利申请中，术语“内部电压”是指整个驱动电路输出级的电压降。输出栅极驱动单元202包含一个源极跟随器208。输出栅极驱动单元203包含一个源极跟随器209。输出栅极驱动单兀204包含一个源极跟随器210。各源极跟随器的驱动能力是由偏置电路BIASP控制的偏置电流决定。运算放大器英文是operat1nalamplifier，可缩写为0ΡΑΜΡ。各源极跟随器都连接到输入模块201的节点VGP，该节点VGP也是参考电流Ikef输入端。运算放大器207的反相输入端连接到输入模块201的节点VDI，该运算放大器207的输出端也连接到输入模块201的节点VGI1，该运算放大器207的同相输入端连接到所述输出模块206。
[0035]图2A中的VG1、VD1、VGI 1、VGP和VGO是各节点，Ikef是参考电流，Iqut是输出电流，0UTPUT_SW是输出使能开关，BIAS_SW是内部偏压使能开关，下面图2B和图2C的具体实施例中会详细描述。
[0036]参见图2B，该图2B展示出了具有两个输出栅极驱动单元的LED驱动电路的具体实施例。本实施例的LED驱动电路包括一个输入模块、一个调节器模块232和一个输出模块，调节器模块232包括一个运算放大器226和两个输出栅极驱动单元，该两个输出栅极驱动单元分别为第一输出栅极驱动单元和第二输出栅极驱动单元231，每一个输出栅极驱动单元都包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管。图2B中的输入模块包括两个级联的P沟道型MOS晶体管，即一个名为MPCl的第一 P沟道型MOS级联晶体管221和一个名为MPC2的第二 P沟道型MOS级联晶体管222。第一 P沟道型MOS级联晶体管221 (MPC1)的漏极被连接到第二 P沟道型MOS级联晶体管222 (MPC2)的源极，以形成节点VDI。节点VDI又连接到运算放大器226的反相输入端。运算放大器226是直流耦合的高增益电压放大器，并且具有差分输入和通常的单端输出；该运算放大器226的差分输入包括一个同相输入端V+和一个反相输入端V-。
[0037]参见图2B，图2B中的输出模块包括一个名为MPOl的P沟道型MOS输出晶体管230。运算放大器226的同相输入端被连接到P沟道型MOS输出晶体管230 (MPOl)的漏极。P沟道型MOS输出晶体管230 (MPOl)的漏极上的电压为输出电压Vqut，电流为输出电流Iqut。运算放大器226的输出端被连接到第二 P沟道型MOS级联晶体管222 (MPC2)的栅极，即节点VGI1。运算放大器226是用来维持节点VDI处的电压VDI和输出电压Vqut在相同的值。运算放大器226输出端的输出电压VGIl由下式给出:
[0038]Vopampout = VGIl = Aol * (V+ - V-) = Aol * (Vout - VDI)
[0039]其中Aa为运算放大器226的开环增益，Vopamp out和VGIl为运算放大器226输出端的输出电压，V+和V-分别是运算放大器226同相输入端和反相输入端的电压，Vtot是输出电压，VDI是节点VDI处的电压。
[0040]参见图2B，图2B中的第一输出栅极驱动单元包括第一 P沟道型MOS晶体管223(MPR1)、作为源极跟随器的第二 P沟道型MOS晶体管224 (MPR2)和一个N沟道型MOS晶体管225 (MNRl);第二输出栅极驱动单元也包括第一 P沟道型MOS晶体管227 (MPRli )、作为源极跟随器的第二 P沟道型MOS晶体管228 (MPR2')和一个N沟道型MOS晶体管229(MNRli );其中两个源极跟随器即两个第二 P沟道型MOS晶体管224(MPR2)和228(MPR2,)有共同的栅极节点VGP。该共同的栅极节点VGP作为输入，并且连接到参考电流Ikef。两个第二 P沟道型MOS晶体管224 (MPR2)和228 (MPR2/ )还共用一个公共源极节点VG0。在本实施例中，源极跟随器是被作为电压缓冲器加入以分开节点VGP和VGO处的电压VGP和VGO并维持电压VGO和VGP的差值为一个常数，即VGO = VGP +常数。节点VGP处有一个小的参考电流Ikef，而节点VGO处有一个大的电容。
[0041]参见图2B，两个第一 P沟道型MOS晶体管223 (MPRl)和227 (MPR1’)的栅极以电子方式连接，但通过一个开关管隔开，该开关管是由PWM控制。偏置电压BIASP施加在该两个第一 P沟道型MOS晶体管223 (MPRl)和227 (MPR1’ )的公共栅极。两个第一 P沟道型MOS晶体管223 (MPR1)和227 (MPR1’ )的漏极被电连接到节点VG0。节点VGO还被电连接到输入模块之第一 P沟道型MOS级联晶体管221 (MPCl)的栅极和输出模块之P沟道型MOS输出晶体管230 (MPOl)的栅极。第二 P沟道型MOS晶体管224 (MPR2)的漏极被电连接到N沟道型MOS晶体管225 (MNRl)的源极，而另一个第二 P沟道型MOS晶体管228(MPR2 ’)的漏极被电连接到另一个N沟道型MOS晶体管229 (MNR1’)的源极。两个N沟道型MOS晶体管225 (MNRl)和229 (MNR1’ )的栅极相互电连接，但通过一个开关管隔开，该开关管是由PWM控制。
[0042]参见图2B，两个N沟道型MOS晶体管225 (MNRl)和229 (MNR1’)共用一个接地的公共漏极。两个N沟道型MOS晶体管225 (MNRl)和229 (MNR1’)也有一个共同的栅极，它连接到输出使能开关0UTPUT_SW。N沟道型MOS晶体管229 (MNR1’ )的栅极和输出使能开关0UTPUT_SW通过一个开关管隔开。
[0043]参见图2B，参考电流Ikef驱动源极跟随器即第二 P沟道型MOS晶体管224 (MPR2)和228 (MPR2 ’)的栅极VGP。该栅极VGP处的电容比节点VGO处的电容小得多。源极跟随器即第二 P沟道型MOS晶体管224 (MPR2)和228 (MPR2 ’)驱动P沟道型MOS输出晶体管230 (MPOl)的栅极VG0。因此，节点VGP和节点VGO之间的电压差为一常数，是恒定的。
[0044]参见图2B，上升时间I；，它是驱动电流从一个预先确定的较低值变为预先设定的较高值所花的时间。下降时间TF，它是驱动电流从一个预先确定的较高值变为预先确定的较低值的时间。如图2B所示，I；和/或Tf可以通过数字化地改变偏置电流、偏置电路BIASP或改变源极跟随器的尺寸进行调整，例如，通过增加或减少输出栅驱动单元的数目来进行调整。
[0045]参见图2B，运算放大器226保持输出电流Itot恒定。它形成了一个负反馈回路来控制输入模块的第二 P沟道型MOS级联晶体管222 (MPC2)的栅极，以使输入模块的第一 P沟道型MOS级联晶体管221(MPC1)的漏源电压VDS和输出模块的P沟道型MOS输出晶体管230 (MPOl)的漏源电压VDS匹配。运算放大器226用来实现保持恒定的输出电流。输出电压Vott是由系统设计和LED的特性决定的，比如由发光二极管的正向导通压降Vf和内部阻抗来决定。当输出电压Vtot变化，反馈回路响应第二 P沟道型MOS级联晶体管222(MPC2)的栅极电压，然后节点VDI处的电压VDI跟随响应，并最终匹配输出电压VQUT。因此，第一 P沟道型MOS级联晶体管221 (MPCl)和P沟道型MOS输出晶体管230 (MPOl)具有相同的电压偏置，以保持输出电流1t和参考电流Ikef之间的电流比为常数。
[0046]参见图2C，该图2C展示出了具有三个输出栅极驱动单元的LED驱动电路的具体实施例。与图2B的实施例相比，本实施例的第三级输出栅驱动单元254被添加。三个输出栅极驱动单元一起与运算放大器246用作电压调节器，也就是用作调节器模块255。
[0047]参见图2C，本实施例的LED驱动电路包括一个输入模块、一个调节器模块255和一个输出模块，调节器模块255包括一个运算放大器246和三个输出栅极驱动单兀,该三个输出栅极驱动单元分别为第一输出栅极驱动单元、第二输出栅极驱动单元和第三级输出栅驱动单元254，每一个输出栅极驱动单元都包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管。图2 C中的输入模块也包括两个级联的P沟道型MOS晶体管，即一个名为MPCl的第一 P沟道型MOS级联晶体管241和一个名为MPC2的第二 P沟道型MOS级联晶体管242。输出模块包括一个名为MPOl的P沟道型MOS输出晶体管253。运算放大器246也是直流耦合的高增益电压放大器，并且也具有差分输入和通常的单端输出；该运算放大器246的差分输入包括一个同相输入端V+和一个反相输入端V-。第一 P沟道型MOS级联晶体管241 (MPCl)的漏极被连接到第二 P沟道型MOS级联晶体管242 (MPC2)的源极，以形成节点VDI。节点VDI又连接到运算放大器246的反相输入端V-。运算放大器246的同相输入端V+被连接到P沟道型MOS输出晶体管253(MPOl)的漏极。
[0048]参见图2C，图2 C中的第一输出栅极驱动单元包括第一 P沟道型MOS晶体管243(MPR1)、作为源极跟随器的第二 P沟道型MOS晶体管244 (MPR3)和一个N沟道型MOS晶体管245 (MNR1);第二输出栅极驱动单元也包括第一 P沟道型MOS晶体管247 (MPR2)、作为源极跟随器的第二 P沟道型MOS晶体管248 (MPR4)和一个N沟道型MOS晶体管249 (MNR2)；第三级输出栅驱动单元254也包括第一 P沟道型MOS晶体管250(MPR2')、作为源极跟随器的第二 P沟道型MOS晶体管251 (MPRf )和一个N沟道型MOS晶体管252 (MNR2 ^ );所有三个源极跟随器即三个第二 P沟道型MOS晶体管244 (MPR3)、248 (MPR4)和251 (MPR4/ )拥有共同的栅极，共同的栅极节点是VGP，该共同的栅极节点VGP作为输入，并且连接到参考电流Ikef。两个第二 P沟道型MOS晶体管248 (MPR4)和251 (MPR4/ )还共用一个公共源极节点VG0。在本实施例中，被加入的源极跟随器是被作为电压缓冲器来隔离节点VGP和节点VGO。节点VGP处有一个小的参考电流IKEF，而节点VGO处有一个大的电容。
[0049]参见图2C，在左手侧，也被称为驱动侧，或输入端，有两个第一 P沟道型MOS级联晶体管241 (MPCl)和第二 P沟道型MOS级联晶体管242 (MPC2)。在右手侧，或者输出侧，有一个P沟道型MOS输出晶体管253 (MPOl)0中间的就是调节器模块255，用于保持恒定的内部电压。
[0050]参见图2C，P沟道型MOS输出晶体管253(MP01)的漏极上的电压为输出电压VQUT，电流为输出电流Iqut。运算放大器246的输出端被连接到第二 P沟道型MOS级联晶体管242 (MPC2)的栅极，即节点VGI1。运算放大器246是用来维持节点VDI处的电压VDI和输出电压Vqut在相同的值。运算放大器246输出端的输出电压VGIl由下式给出:
[0051]Vopampout = VGIl = Aol * (V+ - V-) = Aol * (Vout - VDI)
[0052]其中Aa为运算放大器246的开环增益，Vopamp out和VGIl为运算放大器246输出端的输出电压，V+和V-分别是运算放大器246同相输入端和反相输入端的电压，Vtot是输出电压，VDI是节点VDI处的电压。
[0053]参见图2C，两个第一 P沟道型MOS晶体管247 (MPR2)和250 (MPR2’)的漏极被电连接到节点VG0。节点VGO还被电连接到输出模块之P沟道型MOS输出晶体管253(MP01)的栅极。如上所述，节点VGO还被电连接到两个第二 P沟道型MOS晶体管248 (MPR4)和251 (MPR4/ )的共同源极。另一个第一 P沟道型MOS晶体管243 (MPRl)的漏极被电连接到输入模块之第一 P沟道型MOS级联晶体管241 (MPCl)的栅极和另一个第二 P沟道型MOS晶体管244 ( MPR3 )的源极，形成节点VGI。三个第一 P沟道型MOS晶体管243 (MPR1)、
247(MPR2)和250 (MPR2 ’)的栅极以电子方式连接，但是其中两个第一 P沟道型MOS晶体管247 (MPR2)和250 (MPR2 ’)的栅极通过一个开关管隔开，该开关管是由PWM控制。偏置电压BIASP被施加到三个第一 P沟道型MOS晶体管243 (MPRl ),247 (MPR2)和250 (MPR2’)的公共栅极，用开关管来控制分离偏置BIASP和第一 P沟道型MOS晶体管250 (MPR2 ’ )的栅极。
[0054]参见图2C，三个 N 沟道型 MOS 晶体管 245 (MNRl ),249 (MNR2 )和 252 (MNR2 ’ )共用一个公共漏极并接地。两个N沟道型MOS晶体管249 ( MNR2 )和252 ( MNR2 ’)也都有一个共同的栅极，然后该共同的栅极被连接到输出使能开关0UTPUT_SW，并且N沟道型MOS晶体管252 (MNR2 ’)的栅极和和输出使能开关0UTPUT_SW通过一个开关管隔开，该开关管也是由PWM控制。N沟道型MOS晶体管245 (MNRl)的源极被连接到第二 P沟道型MOS晶体管244 (MPR3)的漏极。N沟道型MOS晶体管245 (MNR1)的栅极被连接到一个内部偏压使能开关BIAS_SW。另一个N沟道型MOS晶体管249 (MNR2)的源极被连接到另一个第二 P沟道型MOS晶体管248 (MPR4)的漏极。还有一个N沟道型MOS晶体管252 (MNR2’)的源极被连接到第二 P沟道型MOS晶体管251 (MPR4 ’ )的漏极。
[0055]参见图2C，参考电流Ikef驱动源极跟随器即第二 P沟道型MOS晶体管244(MPR3)、
248(MPR4)和251 (MPR4/ )的栅极VGP。源极跟随器即第二 P沟道型MOS晶体管之栅极VGP处的电容比P沟道型MOS输出晶体管253 (MPOl)之栅极VGO处的电容小得多。源极跟随器即第二 P沟道型MOS晶体管244 (MPR3)、248 (MPR4)和251 (MPR4/ )驱动P沟道型MOS输出晶体管253 (MPOl)的栅极VG0。因此，节点VGP和节点VGO之间的电压差为一常数，是恒定的，即VGP-VGO =常数，这种结构相当于一个电流镜，其中VGP为节点VGP处的电压，VGO为节点VGO处的电压。
[0056]参见图2C，类似于图2B，I；和/或Tf可以通过数字化地改变偏置电流、偏置电路BIASP或改变源极跟随器的尺寸进行调整。运算放大器246用来形成负反馈环路以控制第二 P沟道型MOS级联晶体管242 (MPC2)的栅极，以使第一 P沟道型MOS级联晶体管241(MPCl)的漏源电压VDS匹配P沟道型MOS输出晶体管253 (MP01)的漏源电压VDS。输出电SVott的变化被消除，并且作为其结果，输出电流1tt的变化也消除了。源极跟随器即第二 P沟道型MOS晶体管244 (MPR3)、248 (MPR4)和251 (MPR4/ )，以及参考电流Ikef将被精心选择以确保节点VGI处的电压和节点VGP处的电压在使用之前是稳定的。
[0057]参见图2C，正常运行期间的电流输出导通。内部偏压使能开关BIAS_SW和输出使能开关0UTPUT_SW均处于高逻辑。偏置电压VGI和VGP由调节器模块255左侧的输入模块之参考电流IREF产生。同时偏置电压VGP也驱动调节器模块255右侧的输出模块并且产生输出电压VG0。输出电压VGO和偏置电压VGI有相同的电压。小的参考电流与P沟道型MOS输出晶体管的栅极大电容相隔离。调节器模块右侧的输出模块是可以进行数字设置的。相应地，P沟道型MOS输出晶体管之栅极VGO的切换时间也是可控的，输出电流的开启时间也可以进行数字设置。
[0058]参见图2B和图2C，偏置电压BIASP通过模拟的方式控制输出电流的开启时间。偏置电压BIASP变化，流过调节器模块的电流相应地变化，因此影响P沟道型MOS输出晶体管之栅极VGO的切换时间和输出电流的开启时间。
[0059]参见图2C，与图2B相似，运算放大器246使输出电流保持恒定。输出电压Vqut是由系统设计和LED的特性决定的，比如由发光二极管的正向导通压降Vf和内部阻抗来决定。当输出电压Vqut变化，运算放大器246的反馈环路会响应到第二 P沟道型MOS级联晶体管242 (MPCl)的栅极电压，节点VDI处的电压VDI则会跟随输出电压Vqut达到匹配。因此，第一 P沟道型MOS级联晶体管241 (MPCl)和P沟道型MOS输出晶体管253 (MPOl)有相同的电压偏置，以保证输出电流1tt和参考电流Ikef之间的电流比例恒定。
[0060]另一方面，在图2B中，通道打开(输出使能开关0UTPUT_SW转向高电压)之后，节点VGIUVGO和VGP处的电压开始向目标值切换。在图2C中，当内部偏压使能开关BIAS_SW开启之后，节点VGP和VGI处的电压开始切换。在节点VGP和VGI处的电压稳定之后，输出使能开关0UTPUT_SW开启，P沟道型MOS输出晶体管之栅极VGO跟随输出使能开关0UTPUT_SW开启。由于P沟道型MOS输出晶体管之栅极VGO响应更快并且较小依赖于参考电流IKEF，所以节点VGP处的电压在输出使能开关0UTPUT_SW开启之前就稳定了。
[0061]如前所述，图3进一步举例阐明本实用新型的解决方案。参见图2C和图3，为了减小功耗，当PWM关断的时候，没有输出电流，所以通过关断三个N沟道型MOS晶体管245 (MNRl)、249 (MNR2)和252 (MNR2')，则调节器模块255也被关断。在LED显示系统中，行扫描之间存在一段关断状态的死区时间，死区时间被用来消除重影之类的不良现象。前面提到死区时间内N沟道型MOS晶体管245 (MNRl)开启用来恢复调节器模块255的偏置电压VGl和VGP。此外，小的PWM调光设置或者黑色显示屏，使得内部功耗变得更小。
[0062]参见图2A至图2C，本实用新型还提供一种LED显示系统，包括LED驱动电路和LED显示屏(图中未画出)；所述驱动电路包括输入模块201、调节器模块205、232、255和输出模块206 ;调节器模块205、232、255用于保持恒定的内部电压；输出模块206用于产生各输出信号；其中所述输入模块201连接到所述调节器模块205、232、255，而该调节器模块205、232,255则连接到所述输出模块206 ;所述调节器模块205、232、255包括运算放大器207、226,246和至少两个输出栅极驱动单元；所述运算放大器207、226、246包括反相输入端、同相输入端和输出端。该运算放大器207、226、246的反相输入端连接到输入模块201，而该运算放大器207、226、246的输出端也连接到输入模块201，该运算放大器207、226、246的同相输入端则连接到所述输出模块206 ;各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。所述驱动电路提供恒定的输出电流来驱动LED显示屏。
[0063]所述LED显示屏包括LED阵列，其中各LED被设置为共阴极结构。或者是，所述LED显示屏包括LED阵列，其中各LED被设置为共阳极结构。
[0064]所述输入模块201包括第一 P沟道型MOS级联晶体管221、241和第二 P沟道型MOS级联晶体管222、242 ;所述输出模块206包括P沟道型MOS输出晶体管230、253 ;每一个所述输出栅极驱动单元均包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管；其中各第二 P沟道型MOS晶体管有共同的栅极；所述运算放大器226、246的输出端连接到所述输入模块201之第二 P沟道型MOS级联晶体管的栅极，所述运算放大器226、246的反相输入端连接到所述输入模块201之第一 P沟道型MOS级联晶体管的漏极和所述输入模块201之第二 P沟道型MOS级联晶体管的源极，所述运算放大器226、246的同相输入端连接到所述输出模块206之P沟道型MOS输出晶体管230、253的漏极。
[0065]本实用新型中的许多创新和其实施例将会影响本领域技术人员的想法，他们会在之前的描述和关联附图中呈现的教导中获益。例如，驱动电路既可以用于驱动共阴极又可以驱动共阳极结构的LED阵列。在共阳极结构中，各LED的阳极通过一个开关被连接到一起再接到电流输出驱动来节省功耗，所有的LED都被连接到同一个电源或者同一个电压。同样，共阴极结构中，各LED的阴极通过一个开关被连接到一起再接到电流输出驱动来节省功耗。更多的共阴极结构和共阳极结构的技术可以参考申请号为13/237,960，名称为LED显示系统(LED Display System),申请日是2011年9月21日的美国专利申请。
[0066]更进一步，在LED阵列可以是单色LED或RGB (红绿蓝)或任何其他形式。驱动电路可以放大或缩小，以驱动不同尺寸的LED阵列。多个驱动电路可用于驱动一个LED显示系统中的多个LED阵列。驱动电路组件可以被集成在一个芯片，或多个芯片或PCB板上。本实用新型包括这样的创新，但是应当理解，本实用新型并不只限于所展示的具体实施例，这些创新和实施例旨在说明他们被包括在本实用新型所述的范围之内。
[0067]以上所述实施例仅表达了本实用新型的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围；因此，凡跟本实用新型权利要求范围所做的等同变换与修饰，均应属于本实用新型权利要求的涵盖范围。
【权利要求】
1.一种LED驱动电路，其特征在于包括: 输入模块； 调节器模块，用于保持恒定的内部电压； 输出模块，用于产生各输出信号，其中 所述输入模块连接到所述调节器模块，而该调节器模块则连接到所述输出模块； 所述调节器模块包括运算放大器和至少两个输出栅极驱动单元； 所述运算放大器包括反相输入端、同相输入端和输出端；该运算放大器的反相输入端连接到输入模块，而该运算放大器的输出端也连接到输入模块，该运算放大器的同相输入端则连接到所述输出模块； 各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。
2.根据权利要求1所述的LED驱动电路，其特征在于: 所述输入模块包括第一 P沟道型MOS级联晶体管和第二 P沟道型MOS级联晶体管。
3.根据权利要求2所述的LED驱动电路，其特征在于: 所述输出模块包括P沟道型MOS输出晶体管。
4.根据权利要求1所述的LED驱动电路，其特征在于: 所述调节器模块之输出栅极驱动单元为两个，分别为第一输出栅极驱动单元和第二输出栅极驱动单元。
5.根据权利要求4所述的LED驱动电路，其特征在于: 所述第一输出栅极驱动单元包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管； 所述第二输出栅极驱动单元包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管； 其中两个第二 P沟道型MOS晶体管有共同的栅极，两个第二 P沟道型MOS晶体管还有共同的源极。
6.根据权利要求3所述的LED驱动电路，其特征在于: 所述运算放大器的输出端连接到所述输入模块之第二 P沟道型MOS级联晶体管的栅极，所述运算放大器的反相输入端连接到所述输入模块之第一 P沟道型MOS级联晶体管的漏极和所述输入模块之第二 P沟道型MOS级联晶体管的源极，所述运算放大器的同相输入端连接到所述输出模块之P沟道型MOS输出晶体管的漏极。
7.一种LED显示系统，包括LED驱动电路和LED显示屏；其特征在于: 所述驱动电路包括: 输入模块； 调节器模块，用于保持恒定的内部电压； 输出模块，用于产生各输出信号，其中 所述输入模块连接到所述调节器模块，而该调节器模块则连接到所述输出模块； 所述调节器模块包括运算放大器和至少两个输出栅极驱动单元； 所述运算放大器包括反相输入端、同相输入端和输出端；该运算放大器的反相输入端连接到输入模块，而该运算放大器的输出端也连接到输入模块，该运算放大器的同相输入端则连接到所述输出模块； 各输出栅极驱动单元更进一步地包括用于保持恒定电压的源极跟随器。
8.根据权利要求7所述的LED显示系统，其特征在于: 所述LED显示屏包括LED阵列，其中各LED被设置为共阴极结构。
9.根据权利要求7所述的LED显示系统，其特征在于: 所述LED显示屏包括LED阵列，其中各LED被设置为共阳极结构。
10.根据权利要求7至9之任一项所述的LED显示系统，其特征在于: 所述输入模块包括第一 P沟道型MOS级联晶体管和第二 P沟道型MOS级联晶体管；所述输出模块包括P沟道型MOS输出晶体管；每一个所述输出栅极驱动单元均包括第一 P沟道型MOS晶体管、作为源极跟随器的第二 P沟道型MOS晶体管和一个N沟道型MOS晶体管；其中各第二 P沟道型MOS晶体管有共同的栅极；所述运算放大器的输出端连接到所述输入模块之第二 P沟道型MOS级联晶体管的栅极，所述运算放大器的反相输入端连接到所述输入模块之第一 P沟道型MOS级联晶体管的漏极和所述输入模块之第二 P沟道型MOS级联晶体管的源极，所述运算放大器的同相输入端连接到所述输出模块之P沟道型MOS输出晶体管的漏极。
【文档编号】G09G3/32GK204145841SQ201420580223
【公开日】2015年2月4日 申请日期:2014年10月9日 优先权日:2013年11月18日
【发明者】李红化, 汤尚宽, 张漪
申请人:广州硅芯电子科技有限公司