技术特征：
1.一种基于FPGA的LCD显示时序获取方法，其特征在于，包括以下步骤：步骤S1：定义数据使能信号的极性；步骤S2：根据所述数据使能信号的极性，确定水平同步信号和垂直同步信号的极性；步骤S3：抓取并计算时序参数；以及步骤S4：判定所述时序参数是否满足时序参数关系式，如果满足，则根据获取的所述时序参数显示相关数据。2.如权利要求1所述的基于FPGA的LCD显示时序获取方法，其特征在于，所述数据使能信号的极性包括所述极性包括第一极性和第二极性，是所述步骤S1中，所述数据使能信号的极性被定义为所述第一极性。3.如权利要求2所述的基于FPGA的LCD显示时序获取方法，其特征在于，如果在所述步骤S4中，所述时序参数不满足所述时序参数关系式，则所述方法还包括以下步骤：步骤S5：将所述数据使能信号的极性定义为所述第二极性，并重复所述步骤S2至所述步骤S4。4.如权利要求1所述的基于FPGA的LCD显示时序获取方法，其特征在于，所述数据使能信号有效时，所述水平同步信号和所述垂直同步信号有效。5.如权利要求1所述的基于FPGA的LCD显示时序获取方法，其特征在于，所述时序参数关系式为：Htotal＝X+HFP+HSYNC+HBPVtotal＝Y+VFP+VSYNC+VBP其中，Htotal表示LCD显示时序的水平总点数，X表示实际显示水平点数，HFP表示水平前沿，HSYNC表示水平同步脉冲，HBP表示水平后沿，Vtotal表示垂直总行数，Y表示实际显示垂直行数，VFP表示垂直前沿，VSYNC表\t示垂直同步脉冲，VBP表示垂直后沿。6.一种基于FPGA的LCD显示时序获取系统，其特征在于，包括：信号极性确定单元，用于定义数据使能信号的极性，并根据所述数据使能信号的极性，确定水平同步信号和垂直同步信号的极性；时序参数抓取单元，连接于所述信号极性判定单元，用于根据所述数据使能信号、所述水平同步信号和所述垂直同步信号的极性，抓取并计算时序参数；以及判定单元，连接于所述时序参数抓取单元和所述信号极性确定单元，判定所述时序参数是否满足时序参数关系式，如果满足，则根据获取的所述时序参数显示相关数据。7.如权利要求6所述的基于FPGA的LCD显示时序获取系统，其特征在于，所述数据使能信号的极性包括所述极性包括第一极性和第二极性。8.如权利要求7所述的基于FPGA的LCD显示时序获取系统，其特征在于，所述判定单元还用于在所述时序参数是否满足时序参数关系式时，发送控制信号至所述信号极性确定单元，控制所述信号极性确定单元重新定义所述数据使能信号的极性。9.如权利要求6所述的基于FPGA的LCD显示时序获取系统，其特征在于，所述数据使能信号有效时，所述水平同步信号和所述垂直同步信号有效。10.如权利要求6所述的基于FPGA的LCD显示时序获取系统，其特征在于，所述时序参数关系式为：Htotal＝X+HFP+HSYNC+HBPVtotal＝Y+VFP+VSYNC+VBP其中，Htotal表示LCD显示时序的水平总点数，X表示实际显示水平点数，HFP表示水平前沿，HSYNC表示水平同步脉冲，HBP表示水平后沿，Vtotal表示垂直总行数，Y表示实际显示垂直行数，VFP表示垂直前沿，VSYNC表示垂直同步脉冲，VBP表示垂直后沿。