驱动显示面板的方法、执行该方法的显示设备及驱动设备与流程

本发明构思的示例性实施方式涉及驱动显示面板的方法以及用于执行该方法的显示设备。

背景技术：

液晶显示(LCD)设备一般薄、轻且使用非常少的电力消耗。因此，LCD设备被用于监视器、膝上型计算机和便携式电话。LCD设备包括利用液晶的透光性来显示图像的LCD面板、向LCD面板提供光的布置在LCD面板之下的背光组件以及驱动LCD面板的驱动电路。

液晶显示面板包括具有栅极线、数据线、像素的阵列基板以及具有公共电极的相对基板。液晶层布置在阵列基板和相对基板之间。驱动电路包括用栅极信号驱动栅极线的栅极驱动部和用数据信号驱动数据线的数据驱动部。

然而，当液晶显示面板具有大尺寸时，出现通过栅极线传输的栅极信号和通过数据线传输的数据信号的RC时间延迟。例如，栅极信号的RC时间延迟出现在与输出栅极信号的栅极驱动部远离的区域中。栅极信号控制数据信号被充电到像素中的充电周期，所以充电比可能由于栅极信号的RC时间延迟而减小。RC时间延迟可能使显示面板的质量降低。例如，可能由于RC时间延迟而引起亮度降低、色彩混合以及重影。

技术实现要素：

本发明构思的至少一个实施方式提供能够降低由栅极信号的延迟引起的数据充电比差异的、驱动显示面板的方法。

本发明构思的至少一个实施方式提供执行驱动显示面板的方法的显示设备。

根据本发明构思的示例性实施方式，驱动显示面板的方法包括在奇 数帧周期期间向第一数据线提供正极性数据信号和在偶数帧周期期间向第一数据线提供负极性数据信号。正极性数据信号具有第一极性。负极性数据信号具有第二极性。正极性数据信号的输出时序与负极性数据信号的输出时序不同。

在示例性实施方式中，正极性数据信号的输出时序以预定时间段在负极性数据信号的输出时序之前。

在示例性实施方式中，在奇数帧周期期间，将具有第二极性的负极性数据信号提供至与第一数据线接近的第二数据线，并且在偶数帧周期期间，将具有第一极性的正极性数据信号提供至第二数据线。

在示例性实施方式中，预定时间段比一个水平周期短。

在示例性实施方式中，预定时间段设置成与栅极信号的RC延迟时间段成正比。

在示例性实施方式中，预定时间段为栅极信号的RC延迟时间段的约30％。

在示例性实施方式中，方法还包括生成第一时钟信号和生成第二时钟信号，其中，第一时钟信号和第二时钟信号具有彼此不同的上升沿。

在示例性实施方式中，在奇数帧周期期间，第一时钟信号控制提供至第一数据线的数据信号的输出时序，并且在偶数帧周期期间，第二时钟信号控制提供至第二数据线的数据信号的输出时序。

在示例性实施方式中，第一时钟信号控制正极性数据信号的输出时序，并且第二时钟信号控制负极性数据信号的输出时序。

根据本发明构思的示例性实施方式，显示设备包括显示面板和数据驱动器，其中，显示面板包括多个数据线、多个栅极线和多个像素，数据驱动器配置为向显示面板提供正极性数据信号和负极性数据信号。像素中的每个包括电连接至栅极线中对应的一个和数据线中对应的一个的开关元件。正极性数据信号具有第一极性。负极性数据信号具有第二极性。正极性数据信号的输出时序与负极性数据信号的输出时序不同。

在示例性实施方式中，正极性数据信号的输出时序以预定时间段在负极性数据信号的输出时序之前。

在示例性实施方式中，正极性数据信号在奇数帧周期期间被提供至 数据线中的第一数据线，并且负极性数据信号在偶数帧周期期间被提供至第一数据线。

在示例性实施方式中，数据驱动器配置为使用第一时钟信号控制第一数据线中的正极性数据信号和负极性数据信号的输出时序，并且配置为使用第二时钟信号控制第二数据线中的数据信号的输出时序。

在示例性实施方式中，数据驱动器配置为使用第一时钟信号控制正极性数据信号的输出时序，并且配置为使用第二时钟信号控制负极性数据信号的输出时序。

在示例性实施方式中，具有第二极性的第二负极性数据信号在奇数帧周期期间被提供至数据线中的第二数据线，并且具有第一极性的第二正极性数据信号在偶数帧周期期间被提供至第二数据线。

在示例性实施方式中，数据驱动器配置为使用第一时钟信号控制第一数据线中的正极性数据信号和负极性数据信号的输出时序，并且配置为使用第二时钟信号控制第二数据线中的第二正极性数据信号和第二负极性数据信号的输出时序，其中，第二时钟信号具有与第一时钟信号的上升沿不同的上升沿。

在示例性实施方式中，预定时间段比一个水平周期短。

在示例性实施方式中，预定时间段设置成与栅极信号的RC延迟时间段成正比。

在示例性实施方式中，预定时间段为栅极信号的RC延迟时间段的约30％。

在示例性实施方式中，在一个帧周期期间，相同数据线被提供有具有相同极性的数据信号。

根据本发明构思的示例性实施方式，用于显示设备的显示面板的驱动设备包括控制器电路和数据驱动电路，其中，控制器电路配置为输出具有第一时序的第一时钟信号和具有与第一时序不同的第二时序的第二时钟信号，数据驱动电路配置为响应于第一时钟信号向显示面板的第一数据线提供具有第一极性的正极性数据信号，并且配置为响应于第二时钟信号向显示面板的与所述第一数据线邻近的第二数据线提供具有第二极性的负极性数据信号。

在一个实施方式中，在奇数帧周期期间，第二时钟信号的脉冲无重叠地在第一时钟信号的相应脉冲之后，并且，在偶数帧周期期间，第二时钟信号的脉冲无重叠地在第一时钟信号的相应脉冲之前。

在一个实施方式中，其中，在奇数帧周期期间，第二时钟信号的脉冲有重叠地在第一时钟信号的相应脉冲之后，并且，在偶数帧周期期间，第二时钟信号的脉冲有重叠地在第一时钟信号的相应脉冲之前。

在一个实施方式中，其中，第二时钟信号的脉冲无重叠地在第一时钟信号的相应脉冲之后。

根据本发明构思的示例性实施方式，正极性数据信号的输出时序与负极性数据信号的输出时序可互不相同，使得可降低由根据扫描信号的RC延迟的正极性和负极性之间的充电比差异引起的显示质量劣化。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思将变得更显而易见，在附图中：

图1是示出了根据本发明构思的示例性实施方式的显示设备的平面图；

图2是示出了根据本发明构思的示例性实施方式的、图1中的显示驱动部的框图；

图3是示出了图2中的显示驱动部的信号的波形图；

图4A和图4B是示出了根据栅极信号和数据信号的数据充电比的波形图；

图5是示出了根据本发明构思的示例性实施方式的输出使能控制信号的控制周期和作为数据信号的输出时序的差异的预定时间段的设置的图表；

图6是示出了根据本发明构思的示例性实施方式的显示驱动部的信号的波形图；以及

图7是示出了根据本发明构思的示例性实施方式的显示驱动部的信号的波形图。

具体实施方式

在下文中，将参照附图详细说明本发明构思的示例性实施方式。

图1是示出了根据本发明构思的示例性实施方式的显示设备的平面图。图2是示出了图1中的显示驱动部的框图。

参照图1和图2，显示设备包括显示面板100和显示驱动部200(例如，驱动器或驱动器电路)。

显示面板100包括多个数据线DL1、…、DLm、多个栅极线GL1、…、GLn以及多个像素P。像素P中的每个包括连接至相应数据线和相应栅极线的开关元件TR以及连接至开关元件TR的液晶电容器CLC。

像素P排列成包括多个像素行和多个像素列的矩阵类型。数据线DL1、…、DLm在第一方向D1(即，列方向)上延伸，并且在与第一方向D1交叉的第二方向D2(即，行方向)上排列。数据线DL1、…、DLm中的每个电连接至在第一方向D1上排列的相同像素列的像素P。

栅极线GL1、…、GLn在第二方向D2上延伸，并且在第一方向D1上排列。栅极线GL1、…、GLn中的每个电连接至在第二方向D2上排列的相同像素行的像素P。

显示驱动部200包括控制电路部210(例如，控制器或控制电路)、数据驱动部230(例如，数据/源驱动器或数据/源驱动器电路)和栅极驱动部250(例如，栅极/扫描驱动器或栅极/扫描驱动器电路)。控制电路部210控制数据驱动部230的操作。在一个实施方式中，控制电路部210并入时序控制器内。

例如，控制电路部210为数据驱动部230提供数据信号DATA和数据控制信号中的至少一个。在一个实施方式中，数据信号DATA包括颜色数据信号，并且可以是使用用于改善液晶的响应时间和用于补偿白色的补偿算法修正的信号。

在一个实施方式中，数据控制信号包括第一时钟信号CLK1、第二时钟信号CLK2和极性反转信号POL。

数据驱动部230根据列反转模式将数据信号YO1、YE1、…、YOm/2、YEm/2提供至数据线DL1、…、DLm。数据驱动部230基于第一时钟信号CLK1、第二时钟信号CLK2和极性反转信号POL输出数据信号YO1、 YE1、…、YOm/2、YEm/2。

例如，数据驱动部230可向邻近的数据线提供具有彼此不同的极性的数据信号。在一个实施方式中，数据信号具有每一个帧周期不同的极性。在一个实施方式中，一个帧周期是这样的周期，在该周期期间数据信号被输出至整组像素列(例如，所有奇数像素列或者所有偶数像素列)。因此，奇数数据信号YO1、…、YOm/2可提供至奇数数据线(例如，D1、D3等)，并且偶数数据信号YE1、…、YEm/2可提供至偶数数据线(例如，D2、D4等)。奇数数据信号YO1、…、YOm/2可根据极性反转信号POL而具有相对于参考信号的第一极性或第二极性。偶数数据信号YE1、…、YEm/2可根据极性反转信号POL而具有相对于参考信号的第一极性或第二极性。极性反转信号POL可具有每帧不同的值。例如，在每个下一帧周期，极性反转信号POL的电压电平可在第一和第二不同的逻辑电平之间切换。因此，显示面板100可通过列反转模式和帧反转模式来驱动。

在一个实施方式中，控制电路部210控制栅极驱动部250。

在一个实施方式中，控制电路部210将栅极控制信号GCONT提供至栅极驱动部250。

栅极驱动部250可包括生成栅极信号G1、G2、G3、…、Gn的多个偏置电阻。栅极驱动部250从控制电路部210接收栅极控制信号GCONT。栅极控制信号GCONT可包括栅极导通信号、栅极断开信号、竖直开始信号、栅极时钟信号、输出使能控制信号(例如，参照图4B中的OE)。

竖直开始信号可控制栅极驱动部250的操作开始的开始时序。栅极时钟信号可控制上升时序，即，上升周期的开始时序，在该上升周期期间，栅极信号G1、…、Gn中的每个从低电平上升至高电平。输出使能控制信号OE可控制下降时序，即，下降周期的开始时序，在下降周期期间，栅极信号G1、…、Gn中的每个从高电平下降至低电平。

栅极导通信号可控制栅极信号G1、…、Gn的栅极导通电平(或电压)，并且栅极断开信号可控制栅极信号G1、…、Gn的栅极断开电平(或电压)。在一个实施方式中，栅极导通信号的电平与栅极断开信号的电平不同。

图3是示出了图2中的显示驱动部的信号的波形图。

参照图2和图3，数据驱动部230从控制电路部210接收第一时钟信号CLK1、第二时钟信号CLK2和极性反转信号POL，并且输出数据信号YO1、YE1、…、YOm/2、YEm/2。因此，奇数数据信号YO1、…、YOm/2可提供至奇数数据线，并且偶数数据信号YE1、…、YEm/2可提供至偶数数据线。栅极驱动部250从控制电路部210接收栅极控制信号GCONT，并且输出栅极信号G1、…、Gn。显示驱动部200可通过列反转模式和帧反转模式来驱动。

为了便于说明，将仅说明用于第一栅极线和第二栅极线的栅极信号G1、G2以及奇数数据信号YO1和偶数数据信号YE1。

第一时钟信号CLK1可控制上升时间，即，上升周期的开始时序，在上升周期期间，奇数数据信号YO1从低电平上升到高电平。因此，奇数数据信号YO1中包括的数据值中的每个可在每一个水平周期1H中根据第一时钟信号CLK1输出。

另外，虽然数据值根据第一时钟信号CLK1的上升沿改变，但是本发明构思不限于此。例如，每一个水平周期1H中的奇数数据信号YO1的数据值可与第一时钟信号CLK1的上升沿或下降沿同步地输出。

第二时钟信号CLK2可控制上升时间，即，上升周期的开始时序，在上升周期期间，偶数数据信号YE1从低电平上升到高电平。因此，偶数数据信号YE1中包括的数据值中的每个可在每一个水平周期1H中根据第二时钟信号CLK2输出。

另外，虽然数据值根据第二时钟信号CLK2的上升沿而改变，但是本发明构思不限于此。例如，每一个水平周期1H中的偶数数据信号YE1的数据值可与第二时钟信号CLK2的上升沿或下降沿同步地输出。

在奇数帧周期O_FRAME期间，第一时钟信号CLK1以预定时间段△t在第二时钟信号CLK2之前。在偶数帧周期E_FRAME期间，第二时钟信号CLK2以预定时间段△t在第一时钟信号CLK1之前。在一个实施方式中，预定时间段△t比一个水平周期1H短。在一个实施方式中，在奇数帧周期O_FRAME的部分期间，第一时钟信号CLK1的脉冲无重叠地在第二时钟信号CLK2的脉冲之前。在一个实施方式中，在偶数帧周 期E_FRAME的部分期间，第二时钟信号CLK2的脉冲无重叠地在第一时钟信号CLK1的脉冲之前。在一个实施方式中，在奇数帧周期O_FRAME期间的第一时钟信号CLK1的第一脉冲与在奇数帧周期O_FRAME期间的第二时钟信号CLK2的第一脉冲有第一角度的相位差。在一个实施方式中，在偶数帧周期E_FRAME期间的第一时钟信号CLK1的第二脉冲与在偶数帧周期E_FRAME期间的第二时钟信号CLK2的第二脉冲有第二角度的相位差。

与具有正极性的数据值同步的时钟信号(第一时钟信号CLK1或第二时钟信号CLK2)可以以预定时间段△t在与具有负极性的数据值同步的时钟信号(第二时钟信号CLK2或第一时钟信号CLK1)之前。因此，具有正极性值的数据信号可以以预定时间段△t在具有负极性值的数据信号之前输出。在一个实施方式中，预定时间段△t具有与时钟信号的脉冲中的一个的持续时间相同的持续时间。

在一个实施方式中，极性反转信号POL使数据信号YO1、YE1反转。例如，极性反转信号POL可在奇数帧周期O_FRAME期间具有低电平，并且可在偶数帧周期E_FRAME期间具有高电平。因此，奇数数据信号YO1具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。偶数数据信号YE1具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。

栅极驱动部250可使用具有高电平的栅极导通信号和具有低电平的栅极断开信号来生成具有栅极导通电平和栅极断开电平的栅极信号G1、G2。栅极信号G1、G2中的每个可按顺序在两个水平周期2H期间首先提供至第一栅极线和第二栅极线中的每个。栅极信号G1、G2的下降时序可通过输出使能控制信号(例如，参照图4B中的OE)的控制周期W来设置。

奇数数据信号YO1在奇数帧周期O_FRAME期间具有相对于参考信号Vcom的正(+)数据值。奇数数据信号YO1在偶数帧周期E_FRAME期间具有相对于参考信号Vcom的负(-)数据值。

偶数数据信号YE1在奇数帧周期O_FRAME期间具有相对于参考信号Vcom的负(-)数据值。偶数数据信号YE1在偶数帧周期E_FRAME 期间具有相对于参考信号Vcom的正(+)数据值。

根据本示例性实施方式，具有正数据值的数据信号以预定时间段△t在具有负数据值的数据信号之前，使得正数据充电时间比负数据充电时间长预定时间段△t。因此，可减轻由于根据极性的充电比差异而引起的显示质量劣化。

图4A和图4B是示出了根据栅极信号和数据信号的数据充电比的波形图。

图4A是示出了根据对比实施方式的、根据栅极信号的数据充电比的波形图。图4B是示出了根据本发明构思的示例性实施方式的、根据栅极信号的数据充电比的波形图。

通常，输出使能控制信号控制栅极信号的下降时序，来防止施加至邻近像素行的数据信号混合。栅极信号的RC延迟时间段在与栅极驱动部远离的区域中增加。例如，当栅极驱动部分别布置在邻近于栅极线的两端的区域中时，诸如双组结构，栅极信号的RC延迟时间段在水平方向上在显示面板的中心区域中是最大的。因此，输出使能控制信号根据其中栅极信号的RC延迟时间段最大的中心区域的延迟情况来确定。

参照图4A，根据对比实施方式，输出使能控制信号OEc具有控制栅极信号Gd的下降时序Fc的控制周期Wc。控制周期Wc根据负极性数据信号(-)来确定，这是防止邻近像素行的数据信号混合的最差情况。

因此，通过具有由输出使能控制信号OEc的控制周期Wc确定的下降时序Fc的栅极信号Gd，正极性数据信号(+)具有第一充电时间段Tc1，并且负极性数据信号(-)具有第二充电时间段Tc2。第二充电时间段Tc2比第一充电时间段Tc1长预定时间段△t。

也就是说，正极性(+)的栅/源电压ON_Vgs1小于负极性(-)的栅/源电压ON_Vgs2。当栅/源电压Vgs增加时，晶体管的输出电流Id增加。因此，负极性(-)的数据充电比大于正极性(+)的数据充电比。如上所述，正极性(+)和负极性(-)之间的充电比差异引起具有闪烁或残像的低质量显示。

另外，在晶体管的电压-电流曲线中，正极性(+)的栅/源电压OFF_Vgs1与负极性(-)的栅/源电压OFF_Vgs2不同，使得正极性(+) 的断开周期与负极性(-)的断开周期不同。因此，正极性(+)的断开漏电流与负极性(-)的断开漏电流不同，使得断开漏电流差异引起具有闪烁或残像的较低质量显示。

参照图4B，根据本发明构思的示例性实施方式，正极性数据信号(+)以预定时间段△t在负极性数据信号(-)之前。

输出使能控制信号OE具有控制栅极信号Gd的下降时序F的控制周期W。控制周期W根据负极性数据信号(-)来确定，这是防止邻近像素行的数据信号混合的最差情况。

因此，通过与输出使能控制信号OE的控制周期W对应的栅极信号Gd，正极性数据信号(+)具有第一充电时间段T1，并且负极性数据信号(-)具有第二充电时间段T2。因为正极性数据信号(+)以预定时间段△t在负极性数据信号(-)之前，所以正极性数据信号(+)具有比图4A中的正极性数据信号(+)的充电时间长预定时间段△t的充电时间。因此，可减轻由于根据极性的充电比差异而引起的显示质量劣化。

图5是示出了输出使能控制信号的控制周期和作为数据信号的输出时序的差值的预定时间段的设置的图表。

参照图5，图表具有表示时间的x轴和表示电压V的y轴。示出了理想的栅极信号G和延迟的栅极信号Gd。

栅极信号的RC延迟值GRC可通过传统方法计算。作为正极性数据信号(+)和负极性数据信号(-)的时间间隔的预定时间段(参照图4B中的△t)可根据RC延迟值GRC、参考电压、正极性数据信号(+)的电压范围和负极性数据信号(-)的电压范围来设置。

在一个实施方式中，预定时间段与RC延迟值GRC成正比。

另外，输出使能控制信号(参照图4B中的OE)可基于负极性数据信号(-)或基于正极性数据信号(+)来设置。

例如，当正极性数据信号(+)的电压范围是8V至15V且负极性数据信号(-)的电压范围是0V至7V时，输出使能控制信号的控制周期(参照图4B中的W)可设置成dt1＝0.7*RC延迟值GRC，即负极性数据信号(-)是0V(常黑模式的白色)时理想的栅极信号G与延迟的栅极信号Gd之间的差值。

在该示例中，正极性数据信号(+)是8V(常黑模式的黑色)时的理想的栅极信号G和延迟的栅极信号Gd之间的差值为dt2＝0.4*RC延迟值GRC。因此，正极性数据信号(+)需要具有作为dt1与dt2之间的差值的更多的充电时间，其约为RC延迟值GRC的30％。在一个实施方式中，dt1和dt2之间的差值与预定时间段相同。

图6是示出了根据本发明构思的示例性实施方式的显示驱动部的信号的波形图。

参照图2和图6，数据驱动部230基于来自控制电路部210的第一时钟信号CLK1、第二时钟信号CLK2和极性反转信号POL输出数据信号YO1、YE1、…、YOm/2、YEm/2。因此，奇数数据信号YO1、…、YOm/2可提供至奇数数据线，并且偶数数据信号YE1、…、YEm/2可提供至偶数数据线。栅极驱动部250从控制电路部210接收栅极控制信号GCONT，并且输出栅极信号G1、…、Gn。显示驱动部200可通过列反转模式和帧反转模式来驱动。

为了便于说明，将仅说明用于第一栅极线和第二栅极线的栅极信号G1、G2以及奇数数据信号YO1和偶数数据信号YE1。

第一时钟信号CLK1可控制上升时间，即，上升周期的开始时序，在上升周期期间，奇数数据信号YO1从低电平上升到高电平。因此，奇数数据信号YO1中包括的数据值中的每个可在每一个水平周期1H中根据第一时钟信号CLK1输出。

另外，虽然数据值根据第一时钟信号CLK1的上升沿改变，但本发明构思不限于此。例如，每一个水平周期1H中的奇数数据信号YO1的数据值可与第一时钟信号CLK1的上升沿或下降沿同步地输出。

第二时钟信号CLK2可控制上升时间，即，上升周期的开始时序，在上升周期期间，偶数数据信号YE1从低电平上升到高电平。因此，偶数数据信号YE1中包括的数据值中的每个可在每一个水平周期1H中根据第二时钟信号CLK2输出。

另外，虽然数据值根据第二时钟信号CLK2的上升沿改变，但本发明构思不限于此。例如，每一个水平周期1H中的偶数数据信号YE1的数据值可与第二时钟信号CLK2的上升沿或下降沿同步地输出。

在奇数帧周期O_FRAME期间，第二时钟信号CLK2以预定时间段△t在第一时钟信号CLK1之后。例如，在奇数帧周期O_FRAME的部分期间，第二时钟信号CLK2的脉冲在第一时钟信号CLK1的脉冲之后并且与第一时钟信号CLK1的脉冲部分地重叠。在一个实施方式中，在奇数帧周期O_FRAME期间的第一时钟信号CLK1的第一脉冲与在奇数帧周期O_FRAME期间的第二时钟信号CLK2的第一脉冲有第一角度的相位差。在偶数帧周期E_FRAME期间，第一时钟信号CLK1以预定时间段△t在第二时钟信号CLK2之后。例如，在偶数帧周期E_FRAME的部分期间，第一时钟信号CLK1的脉冲在第二时钟信号CLK2的脉冲之后并且与第二时钟信号CLK2的脉冲部分地重叠。在一个实施方式中，在偶数帧周期E_FRAME期间的第一时钟信号CLK1的第二脉冲与在偶数帧周期E_FRAME期间的第二时钟信号CLK2的第二脉冲有第二角度的相位差。

因此，与具有负极性的数据值同步的时钟信号(第二时钟信号CLK2或第一时钟信号CLK1)以预定时间段△t在与具有正极性的数据值同步的时钟信号(第一时钟信号CLK1或第二时钟信号CLK2)之后。因此，具有负极性值的数据信号可以以预定时间段△t紧接着具有正极性值的数据信号输出。

极性反转信号POL使数据信号YO1、YE1反转。例如，极性反转信号POL可在奇数帧周期O_FRAME期间具有低电平，并且可在偶数帧周期E_FRAME期间具有高电平。因此，奇数数据信号YO1具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。偶数数据信号YE1具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。

栅极驱动部250可使用具有高电平的栅极导通信号和具有低电平的栅极断开信号生成具有栅极导通电平和栅极断开电平的栅极信号G1、G2。栅极信号G1、G2中的每个可按顺序在两个水平周期2H期间首先提供至第一栅极线和第二栅极线中的每个。栅极信号G1、G2的下降时序可通过输出使能控制信号(例如，参照图4B中的OE)的控制周期W来设置。

在一个实施方式中，输出使能控制信号根据负极性数据信号来设置，使得控制周期W考虑到预定时间段△t地被设置。

奇数数据信号YO1可在奇数帧周期O_FRAME期间具有相对于参考信号VCOMVcom的正(+)数据值。奇数数据信号YO1可在偶数帧周期E_FRAME期间具有相对于参考信号Vcom的负(-)数据值。

偶数数据信号YE1可在奇数帧周期O_FRAME期间具有相对于参考信号Vcom的负(-)数据值。偶数数据信号YE1可在偶数帧周期E_FRAME期间具有相对于参考信号Vcom的正(+)数据值。

根据本示例性实施方式，具有负数据值的数据信号以预定时间段△t在具有正数据值的数据信号之后，使得正数据充电时间比负数据充电时间长预定时间段△t。因此，可减轻由于根据极性的充电比差异引起的显示质量劣化。

图7是示出了根据本发明构思的示例性实施方式的显示驱动部的信号的波形图。

参照图2和图7，数据驱动部230可基于来自控制电路部210的第一时钟信号CLK1、第二时钟信号CLK2和极性反转信号POL输出数据信号YO1、YE1、…、YOm/2、YEm/2。因此，奇数数据信号YO1、…、YOm/2可提供至奇数数据线，并且偶数数据信号YE1、…、YEm/2可提供至偶数数据线。栅极驱动部250可从控制电路部210接收栅极控制信号GCONT，并且输出栅极信号G1、…、Gn。显示驱动部200可通过列反转模式和帧反转模式来驱动。

为了便于说明，将仅说明用于第一栅极线和第二栅极线的栅极信号G1、G2以及奇数数据信号YO1和偶数数据信号YE1。

第一时钟信号CLK1以预定时间段△t在第二时钟信号CLK2之前。例如，在奇数帧周期O_FRAME和偶数帧周期E_FRAME中，第一时钟信号CLK1的脉冲在第二时钟信号CLK2的相应脉冲之前。

第一时钟信号CLK1可控制包括正极性数据值的数据信号的输出时序。第二时钟信号CLK2可控制包括负极性数据值的数据信号的输出时序。

例如，在奇数帧周期O_FRAME期间，奇数数据信号YO1的数据值 中的每个可在每一个水平周期1H中根据第一时钟信号CLK1输出。在一个实施方式中，在奇数帧周期O_FRAME期间，偶数数据信号YE1的数据值中的每个在每一个水平周期1H中根据第二时钟信号CLK2输出。

另外，在偶数帧周期E_FRAME期间，奇数数据信号YO1的数据值中的每个可在每一个水平周期1H中根据第二时钟信号CLK2输出。在一个实施方式中，在偶数帧周期E_FRAME期间，偶数数据信号YE1的数据值中的每个在每一个水平周期1H中根据第一时钟信号CLK1输出。

另外，虽然数据值根据第二时钟信号CLK2的上升沿改变，但本发明构思不限于此。例如，每一个水平周期1H中的偶数数据信号YE1的数据值可与第二时钟信号CLK2的上升沿或下降沿同步地输出。

极性反转信号POL使数据信号YO1、YE1反转。例如，极性反转信号POL可在奇数帧周期O_FRAME期间具有低电平，并且可在偶数帧周期E_FRAME期间具有高电平。因此，奇数数据信号YO1可具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。偶数数据信号YE1可具有在奇数帧周期O_FRAME和偶数帧周期E_FRAME中具有不同极性的数据值。

另外，第一时钟信号CLK1和第二时钟信号CLK2可基于极性反转信号POL与奇数数据信号YO1或偶数数据信号YE1同步。例如，在奇数帧周期O_FRAME期间，当极性反转信号POL具有低电平时，第一时钟信号CLK1与奇数数据信号YO1同步，并且第二时钟信号CLK2与偶数数据信号YE1同步。另外，在偶数帧周期E_FRAME期间，当极性反转信号POL具有高电平时，第一时钟信号CLK1与偶数数据信号YE1同步，并且第二时钟信号CLK2与奇数数据信号YO1同步。

栅极驱动部250可使用具有高电平的栅极导通信号和具有低电平的栅极断开信号生成具有栅极导通电平与栅极断开电平的栅极信号G1、G2。栅极信号G1、G2中的每个可按顺序在两个水平周期2H期间首先提供至第一栅极线和第二栅极线中的每个。栅极信号G1、G2的下降时序可通过输出使能控制信号(例如，参照图4B中的OE)的控制周期W来设置。

奇数数据信号YO1可在奇数帧周期O_FRAME期间具有相对于参考 信号Vcom的正(+)数据值。奇数数据信号YO1可在偶数帧周期E_FRAME期间具有相对于参考信号Vcom的负(-)数据值。

偶数数据信号YE1可在奇数帧周期O_FRAME期间具有相对于参考信号Vcom的负(-)数据值。偶数数据信号YE1可在偶数帧周期E_FRAME期间具有相对于参考信号Vcom的正(+)数据值。

根据本示例性实施方式，具有负数据值的数据信号以预定时间段△t在具有正数据值的数据信号之后，使得正数据充电时间比负数据充电时间长预定时间段△t。因此，可减轻由于根据极性的充电比差异引起的显示质量劣化。

根据本发明构思的示例性实施方式，正极性数据信号的输出时序和负极性数据信号的输出时序可互不相同，使得可减轻由根据扫描信号(例如，栅极信号)的RC延迟的正极性和负极性之间的充电比差异而引起的显示质量劣化。

上文是对本发明构思的说明且不应被解释为对本发明构思的限制。虽然已描述了本发明构思的一些示例性实施方式，但是本领域技术人员将容易理解的是，在实质上不背离本发明构思的情况下，可对示例性实施方式进行多种修改。相应地，所有的这种修改旨在包括在本发明构思的范围内。