有机发光显示器及其驱动方法与流程

技术领域

本公开内容涉及一种能够进行用于接通和关断像素的占空控制的有机发光显示器以及该有机发光显示器的驱动方法。

背景技术：

有源矩阵有机发光显示器包括有机发光二极管(OLED)。其具有提供快响应速度、高发光效率和高亮度以及宽视角的优点。OLED包括形成在阳极与阴极之间的有机化合物层。有机化合物层由空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)以及电子注入层(EIL)构成。如果驱动电压被施加至阳极和阴极，则通过HTL的空穴和通过ETL的电子移动至EML以形成激子。因此，EML生成可见光。

OLED显示装置可以以占空驱动方法来驱动。为了实现占空驱动方法，发光控制信号(在下文中为“EM信号”)被施加至像素。EM信号以导通(ON)电平或关断(OFF)电平施加。导通电平限定了接通像素的时间，并且关断电平限定了关断像素的时间。对于n型金属氧化物半导体场效应晶体管(MOSFET)，导通电平为高逻辑电平，并且关断电平为低逻辑电平。EM信号的脉冲宽度调制(PWM)占空比限定了接通和关断像素的时间。

为了实现占空驱动方法，OLED显示装置包括能够在期望时间内从导通电平切换至关断电平或者从关断电平切换至导通电平的EM驱动器。EM驱动器可以响应于栅极驱动器的输出而被驱动。然而，由于栅极驱动器的输出与要被写入像素的数据同步，因此不可以独立于数据而在期望时间量内将EM信号控制为关断电平。另外，由于常规EM驱动器以时钟定时生成输出，因此其不能生成具有50％或更高的占空比的EM信号。因此，需要能够实现占空驱动方法的EM驱动器。

技术实现要素：

因此，本发明涉及一种基本上消除了由于相关技术的限制和缺点所造成的一个或更多个问题的有机发光显示器和该有机发光显示器的驱动方法。

本发明的另外的特征和优点将在下面的描述中阐明，并且一部分将根据描述变得明显，或者可以通过本发明的实践来获知这些特征和优点。本发明的目的和其他优点将通过在所写描述和权利要求以及附图中所具体指出的结构来实现和获得。

如所实施和宽泛描述的那样，为了实现这些优点和其他优点并且根据本发明的目的，一种有机发光显示器包括：显示面板，该显示面板具有多条数据线、与数据线交叉的多条扫描线、多条发光信号线、以及连接至第N条扫描线和第N条发光信号线的像素，其中，N为正整数；数据驱动器，该数据驱动器配置成将与输入图像数据对应的数据电压提供至与该像素连接的一条数据线；栅极驱动器，该栅极驱动器配置成在帧时间段内的扫描时间段期间，将第N个扫描脉冲提供至第N条扫描线，以利用数据电压对像素充电；以及发光驱动器，该发光驱动器配置成在帧时间段内的扫描时间段之后的占空驱动时间段期间，接收移位时钟和来自栅极驱动器的第N个扫描脉冲，以将第N个发光控制信号提供至第N条发光信号线，并且基于第N个发光控制信号控制通过OLED的电流路径。像素包括有机发光二极管(OLED)以及第一像素TFT，该第一像素TFT连接至OLED并且配置成基于第一像素TFT的栅极与源极之间的电压控制流过OLED的电流量。第一像素TFT的栅极与源极之间的电压配置成在占空驱动时间段期间保持基本上不变。

在另一方面，一种有机发光显示器包括：显示面板，该显示面板具有多条数据线、与数据线交叉的多条扫描线、多条发光信号线、以及连接至第N条扫描线和第N条发光信号线的像素，其中，N为正整数；定时控制器，该定时控制器配置成接收来自主机系统的输入图像数据和定时信号，并且输出数据定时控制信号、栅极定时控制信号以及多个占空定时控制信号；数据驱动器，该数据驱动器配置成基于数据定时控制信号将与输入图像数据对应的数据电压提供至与该像素连接的一条数据线；栅极驱动器，该栅极驱动器配置成在帧时间段内的扫描时间段期间，基于栅极定时控制信号将数据写入扫描脉冲提供至第N条扫描线，以利用数据电压对像素充电；以及发光驱动器，该发光驱动器配置成在帧时间段内的扫描时间段之后的占空驱动时间段期间，独立于栅极驱动器生成第N个扫描脉冲，并且基于第N个扫描脉冲和至少一个占空定时控制信号将第N个发光控制信号提供至第N条发光信号线。

在又一方面，一种有机发光显示器包括：显示面板，该显示面板具有多条数据线、与数据线交叉的多条扫描线、多条发光信号线、以及连接至第N条扫描线和第N条发光信号线的像素，其中，N为正整数；定时控制器，该定时控制器配置成接收来自主机系统的输入图像数据和定时信号，并且输出数据定时控制信号、栅极定时控制信号以及多个占空定时控制信号；数据驱动器，该数据驱动器配置成基于数据定时控制信号将与输入图像数据对应的数据电压提供至与该像素连接的一条数据线；栅极驱动器，该栅极驱动器配置成在帧时间段内的扫描时间段期间，基于栅极定时控制信号将数据写入扫描脉冲提供至第N条扫描线，以利用数据电压对像素充电；以及发光驱动器，该发光驱动器配置成在帧时间段内的扫描时间段之后的占空驱动时间段期间，基于至少一个占空定时控制信号将第N个发光控制信号提供至第N条发光信号线。第N个发光控制信号为配置成在导通电平与关断电平之间摆动的脉冲宽度调制信号。发光驱动器配置成在占空驱动时间段期间至少两次将第N个发光控制信号从关断电平切换至导通电平。

应该理解的是，前述的一般描述和下面的详细描述都是示例性的和说明性的，并且都旨在提供所要求保护的本发明的进一步说明。

附图说明

附图被包括用以提供对本发明的进一步理解并且被并入本说明书并构成本说明书的一部分，附图示出了本发明的示例性实施方式并且与描述一起用于说明本发明的原理。在附图中：

图1是示出了根据本公开内容的实施方式的有机发光显示器的框图；

图2是像素阵列的一部分的示意图；

图3是示出了像素的示例的等效电路图；

图4是示出了输入至图3中所示的像素的信号的波形图；

图5是示出了根据本发明的实施方式的垂直同步信号和发光控制(EM)信号以说明占空驱动方法的波形图；

图6是示出了当采用占空驱动方法驱动有机发光显示器时在1个帧时间段期间关断区段被移位的示例的图；

图7是示出了在1个帧时间段内在没有另外的数据定址的情况下数据如何被保持的原理的图；

图8和图9是示出了栅极驱动器的移位寄存器和EM驱动器的移位寄存器被实现为GIP电路的示例的图；

图10是示出了GIP电路中的一级的示例性结构的示意图；

图11是示出了图1中所示的EM驱动器的示例性电路结构的电路图；

图12是示出了图11中所示的电路中的示例性输入和输出信号的波形图；

图13是示出了根据本公开内容的另一实施方式的有机发光显示器的框图；

图14是示出了图13中所示的EM驱动器的示例性电路结构的电路图；以及

图15是示出了图14中所示的示例性电路中的示例性输入和输出信号的波形图。

具体实施方式

现在将详细参考在附图中示出的本发明的示例性实施方式。以下描述被提供用于帮助读者获得本文中描述的方法、设备和/或系统的全面理解。因此，本文中所描述的方法、设备和/或系统的各种改变、修改和等同内容将被暗示给本领域技术人员。此外，可以省略公知的功能和构造的描述以提高清楚性和简明性。

图1是示出了根据本发明的实施方式的有机发光显示器的框图。图2是像素阵列的一部分的示意图。

如图1和图2中所示，根据本发明的实施方式的有机发光显示器包括显示面板100、数据驱动器102、栅极驱动器104、发光控制(EM)驱动器106、以及定时控制器110。

多条数据线11和多条栅极线12a、12b和12c在显示面板100上彼此交叉，并且像素10以矩阵形式布置。在显示面板100的像素阵列上显示输入图像数据。显示面板100包括连接至相邻像素10的参考电压线(在下文中称为“REF线”并且在图3中以附图标记“16”来指示)和向像素10提供高电势驱动电压VDD的VDD线。预定的初始化电压(在图3中为Vini)可以沿REF线被提供至像素10。

栅极线12a、12b和12c包括：被提供了第一扫描脉冲的多条第一扫描线12a；被提供了第二扫描脉冲的多条第二扫描线12b；以及被提供了EM信号的多条EM信号线12c。在图3和图4中，SCAN1表示第一扫描脉冲，SCAN2表示第二扫描脉冲，并且EM表示EM信号。

为了显示颜色，每个像素10可以被划分成红色子像素、绿色子像素和蓝色子像素。每个像素10还可以包括白色子像素。数据线、成对的栅极线、REF线以及VDD线等连接至每个像素10。成对的栅极线包括第一扫描线和第二扫描线。

有机发光显示器的1个帧时间段被划分成扫描时间段和占空驱动时间段。扫描时间段是其中数据被定址至像素然后被写入每个像素的时间段。占空驱动时间段是在扫描时间段之后的、根据交流EM信号重复地接通和关断像素的时间段。扫描时间段可以是1个水平时间段，因此，1个帧时间段的大部分构成了占空驱动时间段。像素10在扫描时间段中以数据电压进行充电。在扫描时间段之后的占空驱动时间段中，替代被另外地提供数据电压，像素10根据交流EM信号(EM)重复地接通和关断以利用在扫描时间段中充电的数据电压并且利用在1个帧时间段内相同的亮度来显示输入图像数据。

数据驱动器102通过在定时控制器110的控制下将从定时控制器110接收的输入图像的数据DATA1至DATA4转换成伽马补偿电压来生成数据电压，并且将数据电压输出至数据线11。数据电压沿数据线11被提供至像素10。为了初始化像素10的驱动器件，数据驱动器102可以在初始化时间段ti期间将预定的参考电压(图3中的Vref)输出至数据线11。

栅极驱动器104在定时控制器110的控制下将第N个扫描脉冲提供至第N条扫描线，其中N为正整数。第N个扫描脉冲包括成对的扫描脉冲SCAN1和SCAN2，如图3和图4中所示。成对的扫描脉冲SCAN1和SCAN2被提供至第N条扫描线。第N条扫描线包括扫描线12a和12b。第一扫描脉冲SCAN1和第二扫描脉冲SCAN2与数据电压同步。当数据电压被提供至像素时，第一扫描脉冲SCAN1保持在导通电平以接通开关器件T3，以便选择要利用数据电压充电的像素10。第二扫描脉冲SCAN2与第一扫描脉冲SCAN1同时上升，并且在初始化时间段ti中在第一扫描脉冲SCAN1之前下降以初始化像素10，如图4中所示。第二扫描脉冲SCAN2与数据写入定时分离。在数据被写入像素10的扫描时间段期间施加第二扫描脉冲SCAN2，然后在占空驱动时间段期间施加第二扫描脉冲SCAN2两次或更多次以接通像素10。

扫描脉冲SCAN1和SCAN2被输入至EM驱动器106。栅极驱动器104使用移位寄存器对扫描脉冲SCAN1和SCAN2移位，以将扫描脉冲SCAN1和SCAN2顺序地提供至扫描线12a和12b。如图8中所示，栅极驱动器104的移位寄存器可以在面板中栅极驱动器(GIP)过程中与像素阵列一起直接形成在显示面板100的基板上。

EM驱动器106在定时控制器110的控制下将第N个EM信号提供至第N条EM信号线12c。EM驱动器106是在定时控制器110的控制下输出EM信号以将EM信号提供至EM信号线12c的占空驱动器。EM驱动器106接收移位时钟ECLK1至ECLK4，并且还从栅极驱动器104分别接收扫描脉冲SCAN1和SCAN2以使用移位寄存器SR3生成EM信号，如图8中所示。EM驱动器106使用移位寄存器对EM信号移位，如图5中所示，以将EM信号顺序地提供至EM信号线12c。如图8中所示，EM驱动器106的移位寄存器可以在GIP过程中与像素阵列一起直接形成在显示面板100的基板上。

EM驱动器106可以包括上拉晶体管(例如，图11中的T18)、一个或更多个下拉晶体管(例如，图11中的T19和T20)、第一开关元件(例如，图11中的T11和T12)、第二开关元件(例如，图11中的T13)、以及第三开关元件(例如，图11中的T15)。上拉晶体管根据Q节点(图11中的Q)的电压对输出节点充电以输出导通电平的EM信号(例如，图11中的EMO(1))。下拉晶体管T19和T20根据QB节点(图11中的QB)的电压使输出节点放电以输出关断电平的EM信号EMO(1)。第一开关元件响应于第一移位时钟(图11中的ECLK1)和第(N-1)个EM信号(图11中的EMO(0))对Q节点充电。在此，N为正整数。第二开关元件响应于重置信号(图11中的ERST)和第一扫描脉冲(图11中的SCAN1(1))对QB节点充电。第三开关元件在扫描时间段之后的占空驱动时间段期间，响应于第二扫描脉冲(图11中的SCAN2(1))和第二移位时钟(图11中的ECLK3)对QB节点充电。

定时控制器110接收来自主机系统(未示出)的输入图像的数字视频数据以及与数字视频数据同步的定时信号。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟信号CLK以及数据使能信号DE。主机系统可以是TV系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、家庭影院系统、电话系统、或者并入显示器或与显示器一起使用的任何其他系统。

定时控制器110生成如下信号：用于基于从主机系统接收的定时信号控制数据驱动器102的操作定时的数据定时控制信号；用于控制栅极驱动器104的操作定时的栅极定时控制信号；以及用于控制EM驱动器106的操作定时的占空定时控制信号。例如，占空定时控制信号在图12中示出。定时控制器110以PWM方案调制EM信号的占空比，以便实现图5和图6中所示的占空驱动方法。

栅极定时控制信号和占空定时控制信号中的每个均包括启动脉冲和移位时钟。各个启动脉冲使得栅极驱动器104的移位寄存器和EM驱动器106的移位寄存器生成它们各自的第一输出信号。移位寄存器响应于启动脉冲而开始被驱动，并且在第一时钟定时处输出第一输出信号。栅极移位时钟(GSC)控制移位寄存器的输出移位定时。

图3是示出了像素的示例的等效电路图。图4是示出了输入至图3中所示的像素的信号的波形图。图3中所示的电路图仅示出了像素的示例，并且本发明的像素不限于此。

如图3和图4中所示，例如，每个像素10均可以包括OLED、多个薄膜晶体管(TFT)T1至T4、以及存储电容器Cst。电容器C可以连接在第二像素TFT T2与第二节点B之间。在图3中，Coled表示OLED的寄生电容。

以第一像素TFT T1根据数据电压Vdata调节的电流量来驱动OLED。OLED的电流路径可以由第二像素TFT T2来切换。OLED包括形成在OLED的阳极与阴极之间的有机化合物层。有机化合物层可以包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)以及电子注入层(EIL)，但是本发明不限于此。OLED的阳极连接至第二节点B，并且OLED的阴极连接至被施加了基础电压VSS的VSS线。

例如，TFT T1至T4被示出为图3中的n型金属氧化物半导体场效应晶体管(MOSFET)，但是它们不限于此。例如，TFT T1至T4可以实现为p型MOSFET。在该可替选示例中，扫描信号SCAN1和SCAN2以及EM信号EM反相。TFT可以被实现为非晶硅a-Si TFT、多晶硅TFT以及氧化物半导体TFT之一或被实现为其组合。

OLED的阳极经由第二节点B连接至第一像素TFT T1。OLED的阴极连接至基础电压源以被提供基础电压VSS。基础电压VSS可以为负的低电势直流电压。

第一像素TFT T1为根据第一像素TFT T1的栅源电压Vgs调节流过OLED的电流Ioled的驱动器件。第一像素TFT T1包括连接至第一节点A的栅极、连接至第二像素TFT T2的源极的漏极、以及连接至第二节点B的源极。存储电容器Cst连接在第一节点A与第二节点B之间以保持第一像素TFT T1的栅源电压Vgs。

第二像素TFT T2为响应于EM信号EM切换流过OLED的电流的开关器件。占空驱动方法以如下方式实现：根据EM信号EM的占空比调整OLED的接通时间段和关断时间段。第二像素TFT T2的漏极连接至被提供了高电势驱动电压VDD的VDD线。第二像素TFT T2的源极连接至第一像素TFT T1的漏极。第二像素TFT T2的栅极连接至EM信号线12c以被提供EM信号EM。EM信号EM在采样时间段ts期间为导通电平以接通第二像素TFT T2，并且在初始化时间段ti和编程时间段tw中被反转成关断电平以关断第二像素TFT T2。然后，EM信号EM被施加为在发光时间段tem中根据PWM占空比在导通电平与关断电平之间摆动以切换OLED的电流路径的交流信号。

第三像素TFT T3为响应于第一扫描脉冲SCAN1向第一节点A提供参考电压Vref或数据电压Vdata的开关器件。第三像素TFT T3包括连接至第一扫描线12a的栅极、连接至数据线11的漏极、以及连接至第一节点A的源极。第一扫描脉冲SCAN1经由第一扫描线12a被提供至像素10。第一扫描脉冲SCAN1在约1个水平时间段1H内为导通电平以接通第三像素TFT T3，并且在发光时间段tem期间被反转成关断电平以关断第三像素TFT T3。

第四像素TFT T4为响应于第二扫描脉冲SCAN2向第二节点B提供预定初始化电压Vini的开关器件。第四像素TFT T4包括连接至第二扫描线12b的栅极、连接至REF线16的漏极、以及连接至第二节点B的源极。第二扫描脉冲SCAN2沿第二扫描线12b被提供至像素10。第二扫描脉冲SCAN2在初始化时间段ti期间为导通电平以接通第四像素TFT T4，并且在其他时间段内保持在关断电平以关断第四像素TFT T4。

存储电容器Cst连接在第一节点A与第二节点B之间以存储这两个节点之间的电压差。存储电容器Cst可以基于源极跟随器方法对第一像素TFT T1(其为该示例中的驱动器件)的阈值电压Vth采样。电容器C连接在VDD线与第二节点B之间。当第一节点A的电压在编程时间段tw中从参考电压Vref改变至数据电压Vdata时，在第一节点A处的该电压改变的量导致在第二节点B处反映的电容器Cst与C之间的电势分配。

对于像素10的扫描时间段可以被划分为初始化时间段ti、采样时间段ts、编程时间段tw以及发光时间段tem。扫描时间段被设定为大约1个水平时间段1H，在该时间段中，将数据写入像素阵列中的以一条水平线布置的像素。在扫描时间段中，对作为像素10的驱动器件的第一像素TFT T1的阈值电压进行采样，并且将数据电压补偿至阈值电压。因此，在1个水平时间段1H中，将输入图像的数据DATA补偿至驱动器件的阈值电压，然后将其写入像素10。

当初始化时间段ti开始时，第一扫描脉冲SCAN1和第二扫描脉冲SCAN2上升至导通电平。同时，EM信号EM下降至关断电平。在初始化时间段ti中，第二像素TFT T2关断以阻断OLED的电流路径。第三像素TFT T3和第四像素TFT T4在初始化时间段ti中接通。在初始化时间段ti中，预定参考电压Vref被提供至数据线11。在初始化时间段ti中，第一节点A的电压被初始化为参考电压Vref，同时第二节点B的电压被初始化为预定初始化电压Vini。在初始化时间段ti之后，第二扫描脉冲SCAN2被切换至关断电平，从而关断第四像素TFT T4。在此，导通电平指示将像素的开关器件T2至T4接通的栅极电压电平，并且关断电平指示将像素的开关器件T2至T4关断的栅极电压电平。

在采样时间段ts中，第一扫描脉冲SCAN1保持在导通电平，同时第二扫描脉冲SCAN2保持在关断电平。当采样时间段ts开始时，EM信号EM切换至导通电平。在采样时间段ts中，第二像素TFT T2和第三像素TFT T3接通。在采样时间段ts中，第二像素TFT T2响应于EM信号EM上升至导通电平而接通。在采样时间段ts中，第三像素TFT T3由于第一扫描脉冲SCAN1保持在导通电平而保持在接通状态。在采样时间段ts中，参考电压Vref被提供至数据线11。在采样时间段ts中，第一节点A处的电势保持在参考电压Vref，同时第二节点B处的电势由于漏源电流Ids而上升。基于该源极跟随器方法，第一像素TFT T1的栅源电压Vgs被采样为第一像素TFT T1的阈值电压，并且所采样的阈值电压Vth存储在存储电容器Cst中。在采样时间段ts中，第一节点A的电压为参考电压Vref，并且第二节点B的电压为Vref-Vth。

在编程时间段tw中，第三像素TFT T3由于第一扫描脉冲SCAN1保持在导通电平而保持接通。其他像素TFT T1、T2和T4关断。在编程时间段tw中，输入图像的数据电压Vdata被提供至数据线11。数据电压Vdata被施加至第一节点A。在第一节点A处的电压改变量(即，Vdata-Vref)引起在第二节点B处反映的电容器Cst与C之间的电势分配。因此，对第一像素TFT T1的栅源电压Vgs进行编程。在编程时间段tw中，在第一节点A处的电压为数据电压Vdata，并且在第二节点B处的电压变成(Vref-Vth)+C’*(Vdata-Vref)。这是通过将作为电容器Cst与C之间的电压分配结果的C’*(Vdata-Vref)与在采样时间段ts中设定的Vref-Vth相加而获得的。因此，在编程时间段tw中，第一像素TFT T1的栅源电压Vgs被编程为Vdata-(Vref+Vth)-C’*(Vdata-Vref)。在该情况下，C’表示Cst/(Cst+C)。

当发光时间段tem开始时，EM信号EM再次上升至导通电平，同时第一扫描脉冲SCAN1下降至关断电平。在发光时间段tem中，第二像素TFT T2保持接通以形成通过OLED的电流路径。在发光时间段tem中，第一像素TFT T1基于数据电压来调节流过OLED的电流量。

发光时间段tem在编程时间段tw之后开始，并且在下一帧的初始化时间段ti开始时结束。替代使得像素不断地发光，本发明的示例性实施方式基于根据输入图像数据所调制的PWM占空比来切换EM信号EM，以便调节接通和关断像素的占空比。当EM信号EM上升至导通电平时，第二像素TFT T2接通以形成通过OLED的电流路径。在发光时间段tem中，由于根据第一像素TFT T1的栅源电压Vgs所调节的电流Ioled在OLED中流动，因此OLED发光。在发光时间段tem中，第一扫描脉冲SCAN1和第二扫描脉冲SCAN2保持在关断电平，使得第三像素TFT T3和第四像素TFT T4关断。

在发光时间段tem中OLED中流动的电流Ioled通过等式1来表示。OLED由于电流Ioled而发光以显示输入图像的亮度。

在等式(1)中，k表示比例常数，该比例常数由如第一像素TFT T1的迁移率、寄生电容和通道容量这样的因素来确定。

由于在编程时间段tw中编程的Vgs包括Vth，因此在等式1中从Ioled消除了Vth。因此，驱动器件(即，在该示例中为第一像素TFT T1)的阈值电压Vth不会影响OLED的电流Ioled。

图5是示出了根据本公开内容的示例性实施方式的垂直同步信号和EM信号以说明占空驱动方法的波形图。图6是示出了当利用占空驱动方法驱动有机发光显示器时在1个帧时间段中关断区段被移位的示例的图。在图6中，部分(a)示出了1帧的完整图像，并且部分(b)示出了当利用占空驱动方法在像素中显示部分(a)的图像时关断区段被顺序地移位的示例。如图5和图6中所示，垂直同步信号Vsync为限定1个帧时间段的定时信号。在1个帧时间段中，1帧的图像数据被定址以被写入像素10。

仅在1帧的初始扫描时间段中输入图像数据被定址至像素。在占空驱动时间段期间，像素在EM信号EM的关断电平区段中被关断；然而，如图7中所示，它们保持先前提供的数据电压。因此，在扫描时间段之后的占空驱动时间段期间，像素10能够在像素10的关断区段之间的接通区段中以同样的亮度发光。

EM信号EM的导通电平区段限定了像素阵列中的发光区段。导通电平的EM信号EM形成了通过像素10中的OLED的电流路径以接通OLED。同时，EM信号EM的关断电平区段限定了像素阵列中的非发光区段。在关断电平区段中，关断电平的EM信号被施加至像素10。由于通过OLED的电流路径被阻断因此没有电流流过OLED，从而关断电平区段中的像素10显示黑色对比度(black contrast)。

EM信号EM在1个帧时间段中包括两个或更多个周期。EM信号EM的周期包括一个导通电平区段和一个关断电平区段。因此，在1个帧时间段中，EM信号EM的导通电平区段通过一个或更多个介于中间的关断电平区段而彼此分隔开。由于具有这种周期的EM信号EM，在1个帧时间段中，每个像素10均被关断至少一次。当EM信号EM的关断电平区段被移位时，像素阵列的非发光区段跟随EM信号EM的关断电平区段被移位，如图6中所示。

占空驱动方法可以在1个帧时间段内以适合的高数据电压Vdata接通像素10，并且调整EM信号EM的占空比以便调整像素10的亮度，使得像素10的响应时间可以减少以减轻残留图像。占空驱动方法可以增大在1个帧时间段内接通和关断像素的频率，以便防止用户可以识别的闪烁。另外，当要被施加至像素的数据电压已被增大以增大像素的亮度时，占空驱动方法可以减小像素的占空比以显示低灰度级。以该方式，占空驱动方法可以防止或减少在低灰度级数据电压下可能发生的任何不规则性。低灰度级可以是其最高有效位(MSB)可以为“0000₂”的数据的灰度级，并且高灰度级可以是其MSB可以是“1111₂”的数据的灰度级。

在本发明的示例性实施方式中，可以在扫描时间段之后的占空驱动时间段中，保持像素的数据电压而不向像素写入另外的数据。结合图7提供示例性实施方式的另外的描述。

如图7中所示，在扫描时间段期间数据被定址并且被写入像素之后，第一扫描脉冲SCAN1在1个帧时间段的剩余部分中下降至并且保持在关断电平。因此，在数据电压被充在存储电容器Cst中之后，使得第一TFTT1的栅极所连接的第一节点A浮置。如果第一TFT T1的源极电压Vs改变，则存储电容器Cst的电荷保持不变，并且栅极电压Vg根据Vs的变化而改变。因此，即使在像素通过在导通电平区段与关断电平区段之间交替的EM信号EM关断之后数据未被再次写入像素，作为该示例中的驱动器件的第一TFT T1的栅源电压Vgs也保持基本上不变。由于驱动器件T1的栅源电压Vgs保持不变，因此写入像素10的数据被保持。

图8和图9是示出了栅极驱动器104的移位寄存器和EM驱动器106的移位寄存器被实现为GIP电路的示例的图。图10是示出了GIP电路中的一级电路的示例性结构的示意图。图10中所示的电路示意性示出了移位寄存器中的一级的示例。

如图8和图9中所示，栅极驱动器104包括直接形成在显示面板100的基板上的第一GIP电路和第二GIP电路。第一GIP电路包括用于顺序地生成第一扫描脉冲SCAN1(1)至SCAN1(n)的第一移位寄存器SR1，其中n为正整数。第二GIP电路包括用于顺序地生成第二扫描脉冲SCAN2(1)至SCAN2(n)的第二移位寄存器SR2。

EM驱动器106包括第三GIP电路。第三GIP电路包括第三移位寄存器SR3，第三移位寄存器SR3接收移位时钟ECLK1至ECLK4，并且还从栅极驱动器104的第一位移寄存器SR1和第二移位寄存器SR2分别接收第一扫描脉冲SCAN1和第二扫描脉冲SCAN2。根据占空比，第三移位寄存器SR3在一个帧时间段内将EM信号EM1至EMn重复地从导通电平移位至关断电平以及从关断电平移位至导通电平。

移位寄存器SR1、SR2和SR3中的每个均可以包括相关连接的级S(N-1)至S(N+1)，如图9中所示。如图10中所示，级S(N-1)至S(N+1)中的每个可以包括：控制上拉晶体管Tu的Q节点Q；控制下拉晶体管Td的QB节点QB；以及控制Q节点Q和QB节点QB的充电和放电的开关电路。

定时控制器110可以生成栅极定时控制信号Vst(A)、Vst(B)、CLK(A)和CLK(B)，以控制第一GIP电路GIP1和第二GIP电路GIP2的操作定时。Vst(A)和Vst(B)为启动脉冲，并且CLK(A)和CLK(B)为移位时钟。第一GIP电路GIP1和第二GIP电路GIP2由定时控制器110来同步。

定时控制器110可以生成移位时钟ECLK1至ECLK4以控制第三移位寄存器SR3的移位定时以及占空接通定时和占空关断定时。另外，定时控制器110可以生成重置信号RST以初始化移位寄存器SR1、SR2和SR3的Q节点Q。定时控制器110还可以输出具有数字逻辑电压电平的输出定时控制信号以用于控制栅极驱动器104和EM驱动器106。GIP电路中的TFT可以与像素阵列中的TFT同时形成，并且可以具有与像素阵列中的TFT的结构类似的结构，使得GIP电路中的TFT以高于数字逻辑电压电平的电压来驱动。因此，从定时控制器110输出的定时控制信号Vst(A)、Vst(B)、CLK(A)、CLK(B)以及ECLK1至ECLK4可以由电平移位器(未示出)改变成在栅极高电压VGH与栅极低电压VGL之间摆动的电压。栅极高电压VGH为高于像素阵列中的TFT和GIP电路中的TFT的阈值电压的电压。栅极低电压VGL为低于像素阵列中的TFT和GIP电路中的TFT的阈值电压的电压。

图11是示出根据本发明的示例性实施方式的EM驱动器106的一级的示例性电路结构的电路图。图12是示出图11中所示的示例性电路中的输入和输出信号的示例性波形图。

如图11和图12中所示，EM驱动器106可以包括：控制上拉晶体管T18的Q节点；控制下拉晶体管T19和T20的QB节点；以及多个开关器件T11至T20。开关器件T11至T20可以被实现为n型MOSFET，但是本示例性实施方式不限于此。

第一扫描脉冲SCAN1(1)和第二扫描脉冲SCAN2(1)、先前EM信号EMO(0)、以及移位时钟ECLK1和ECLK3可以被输入至EM驱动器106。

第一扫描脉冲SCAN1(1)和第二扫描脉冲SCAN2(1)中的每个均与图4中所示的扫描脉冲SCAN1和SCAN2基本上相同。第一扫描脉冲SCAN1(1)和第二扫描脉冲SCAN2(1)同时上升。第一扫描脉冲SCAN1(1)的脉冲宽度大于第二扫描脉冲SCAN2(1)的脉冲宽度。例如，当第一扫描脉冲SCAN1(1)的脉冲宽度为1个水平时间段1H时，第二扫描脉冲SCAN2(1)的脉冲宽度可以为1/4个水平时间段。然而，本示例性实施方式不限于此。

如果图11中所示的级为输出第N个EM信号的第N级(N为正整数)，则先前EM信号EMO(0)为从第(N-1)级输出的第(N-1)个EM信号。在图11中示出的示例中，N为1。在对于该级的扫描时间段的起始处，EM信号EMO(1)可以下降，同时第一扫描脉冲SCAN1(1)和第二扫描脉冲SCAN2(1)上升。在扫描时间段结束时，EM信号EMO(1)可以上升，同时第一扫描脉冲SCAN1(1)下降。

为了实现占空驱动方法，EM信号EMO(0)和EMO(1)中的每个在1个帧时间段中在扫描时间段之后均可以包括至少一个关断电平区段。为了将EM信号EMO(0)或EMO(1)控制为关断电平以便实现占空驱动方法，使用了独立于数据写入的定时信号。如果通过使用用于将输入图像的数据写入像素的定时信号来控制扫描时间段之后的EM信号EMO(0)或EMO(1)的关断电平区段，则要写入像素的数据会从预期的数据发生改变。本发明的示例性实施方式允许通过使用不用于数据写入的第二扫描脉冲SCAN2(1)和移位时钟来控制EM信号EMO(1)的一个或多个关断电平区段的定时。因此，可以防止不期望的数据改变被写入像素并且根据所期望的长度来控制一个或多个关断电平区段。

移位时钟ECLK1至ECLK4可以被提供为其相位被顺序地延迟的四相时钟。移位时钟ECLK1至ECLK4可以作为成对的时钟脉冲30出现。成对的时钟脉冲30包括在2个水平时间段2H中相继提供的第一脉冲31和第二脉冲32。在移位时钟ECLK1至ECLK4中的每个中，成对的时钟脉冲30之间的间隔等于或大于1个水平时间段1H。第N个移位时钟ECLK1和第(N+2)个移位时钟ECLK3是非交叠的移位时钟(N为正整数)。第(N+1)个移位时钟ECLK2的第一脉冲31与第N个时钟ECLK1的第二脉冲32交叠，并且第(N+1)个移位时钟ECLK2的第二脉冲32与第(N+2)个时钟ECLK3的第一脉冲31交叠。

重置信号ERST的时钟脉冲以预定间隔连续提供。重置信号ERST的时钟脉冲可以以与移位时钟ECLK1至ECLK4相同的间隔来提供。

当EM驱动器106被实现为GIP电路时，可以提供具有VGH电势的EVDD，并且可以提供具有VGL电势的EVSS。另外，可以为扫描脉冲SCAN1(1)和SCAN2(1)、移位时钟ECLK1至ECLK4、以及重置信号ERST的时钟脉冲提供在VGH和VGL之间摆动的电压。

在下文中，将针对图11中所示的电路为输出第N个EM信号EMO(1)的第N级的示例来描述EM驱动器106的示例性电路结构和操作。换言之，N为正整数，并且下面的示例描述了N为1的示例性级。

当第(N-1)个EM信号EMO(0)在导通电平并且第一移位时钟ECLK1在导通电平时，第一TFT T11和第二TFT T12以高电势驱动电压EVDD对Q节点Q充电。第一TFT T11为响应于第一移位时钟ECLK1而接通的开关器件。第一TFT T11的栅极连接至输入有第一移位时钟ECLK1的ECLK1线。第一TFT T11的漏极连接至被提供有高电势驱动电压EVDD的EVDD线。第一TFT T11的源极连接至第二TFT T12的漏极。第二TFT T12响应于导通电平的第(N-1)个EM信号EMO(0)或响应于启动脉冲(未示出)而接通。第二TFT T12的栅极连接至启动端子，其中第(N-1)个EM信号EMO(0)或启动脉冲被输入至该启动端子。第二TFT T12的源极连接至Q节点Q。第二TFT T12的漏极连接至第一TFT T11的源极。

第三TFT T13响应于第一扫描脉冲SCAN1(1)而以重置信号ERST对QB节点QB充电。第一扫描脉冲SCAN1(1)被输入至第三TFT T13的栅极。重置信号ERST被输入至第三TFT T13的漏极。第三TFT T13的源极连接至QB节点QB。

当第N个EM信号EMO(1)以导通电平输出时，第四TFT T14以高电势驱动电压EVDD对第九TFT T19与第十TFT T20之间的节点充电。因此，第四TFT T14将第九TFT T19的栅源电压控制为低于其阈值电压以防止漏电流。当第N个EM信号EMO(1)以导通电平输出时，阻断了通过下拉晶体管T19和T20的放电路径。第四TFT T14的栅极连接至输出节点。第四TFT T14的漏极连接至EVDD线。TFT T14的源极连接至第九TFT T19的源极与第十TFT T20的漏极之间的节点。

第五TFT T15响应于第三移位时钟ECLK3而以第二扫描脉冲SCAN2(1)的电压对QB节点QB充电。第五TFT T15的栅极连接至输入有第三移位时钟ECLK3的ECLK3线。第二扫描脉冲SCAN2(1)被输入至第五TFT T15的漏极。第五TFT T15的源极连接至QB节点。

当QB节点的电压在导通电平时，第六TFT T16接通以使Q节点Q放电。第六TFT T16的栅极连接至QB节点QB。第六TFT T16的漏极连接至Q节点Q。第六TFT T16的源极连接至EVSS线。基础电压EVSS或栅极低电压VGL被提供至EVSS线。

响应于第一移位时钟ECLK1，第七TFT T17形成用于QB节点QB的电压的放电路径。第七TFT T17的栅极连接至ECLK1线。第七TFT T17的漏极连接至QB节点QB。第七TFT T17的源极连接至EVSS线。

第八TFT T18为以Q节点Q的电压对输出节点充电从而使得第N个EM信号上升的上拉晶体管。第八TFT T18的栅极连接至Q节点Q。第八TFT T18的漏极连接至EVDD线。第八TFT T18的源极连接至输出节点。电容器Cq可以连接在第八TFT T18的栅极与源极之间。电容器Cq存储第八TFT T18的栅源电压Vgs。

第九TFT T19和第十TFT T20构成了双栅极结构的、连接至QB节点QB的下拉晶体管。当QB节点QB的电压在导通电平时，第九TFT T19和第十TFT T20接通以形成输出节点的放电路径，从而使得第N个EM信号EMO(1)下降。双栅极结构的开关器件增大了电阻，因此有效地减小了漏电流。第九TFT T19的栅极连接至QB节点QB。第九TFT T19的漏极连接至输出节点。第九TFT T19的源极连接至第十TFT T20的漏极。第十TFT T20的栅极连接至QB节点QB。第十TFT T20的漏极连接至第九TFT T19的源极。第十TFT T20的源极连接至EVSS线。

在下文中，将详细描述用于控制第N个EM信号EMO(1)的示例性方法。在图12中，t1至t4对应于扫描时间段内的特定时间，其中在扫描时间段期间将输入图像数据写入像素。在t1至t4处在扫描时间段期间提供的第N个EM信号EMO(1)与图4中所示的EM信号基本上相同。

第二扫描脉冲SCAN2(1)和第三移位时钟ECLK3的第二脉冲32在t1处上升至导通电平并且保持在导通电平直至t2。此时，第五TFT T15接通以对QB节点QB充电，并且下拉晶体管T19和T20响应于QB节点QB的导通电平电压而接通以形成输出节点的放电路径。因此，第N个EM信号EMO(1)在t1处下降至关断电平并且保持在关断电平直至t2。

第一移位时钟ECLK1的第一脉冲31和第(N-1)个EM信号EMO(0)在t2处上升以保持为高直至t3。此时，第一TFT T11和第二TFT T12接通从而以高电势驱动电压EVDD对Q节点充电，并且上拉晶体管T18响应于Q节点的导通电平电压而接通以对输出节点充电。因此，第N个EM信号EMO(1)在t2处上升至导通电平并且保持在导通电平直至t3。

当重置信号ERST和第一扫描脉冲SCAN1(1)在导通电平时，例如，在t3与t4之间，第N个EM信号EMO(1)在关断电平。在t3处，第三TFT T13接通从而以重置信号ERST的电压对QB节点QB充电，并且下拉晶体管T19和T20接通以形成输出节点的放电路径。因此，第N个EM信号EMO(1)在t3处下降至关断电平并且保持在关断电平直至t4。

t4之后的时间段为用于控制第N个EM信号EMO(1)的占空比而不需要另外地将数据写入至像素的占空驱动时间段。在占空驱动时间段中，第N个EM信号EMO(1)的导通电平区段由第一移位时钟ECLK1和第(N-1)个EM信号EMO(0)来控制。

在本发明的示例性实施方式中，在扫描时间段之后的占空驱动时间段中，另外提供了扫描脉冲SCAN2，而与将数据写入像素无关。因此，可以在占空驱动时间段中控制像素的各自的占空比，而没有与使用与将数据写入像素有关的定时信号相关联的问题。

如果在占空驱动时间段期间，第二扫描脉冲SCAN2从高至低摆动或者从低至高摆动，则连接至像素10(图2)的第四TFT T4(图3和图7)从导通电平切换至关断电平或者从关断电平切换至导通电平。因此，如图3和图7中所示，可以改变第二节点B的电压，即，驱动器件T1的源极电压Vs。即使源极电压Vs改变，驱动器件T1的栅极也保持浮置，如图7中所示。因此，即使在栅极电压改变以跟随源极电压Vs并且像素重复接通和关断的情况下，驱动器件T1的栅源电压Vgs也可以保持基本上不变。

在占空驱动时间段中，第N个EM信号EMO(1)的关断电平区段由第二扫描脉冲SCAN2(1)和第三移位时钟ECLK3来控制。如图11中所示，当第二扫描脉冲SCAN2(1)和第三移位时钟ECLK3在导通电平时，以关断电平来提供第N个EM信号EMO(1)。在占空驱动时间段中，该另外提供的第二扫描脉冲SCAN2(1)可以与第三移位时钟ECLK3的第二脉冲32同步(例如，参见图12)。此时，例如，在图12中的t5处，第五TFT T15接通从而以第二扫描脉冲SCAN2(1)的电压对QB节点QB充电，并且下拉晶体管T19和T20接通以形成输出节点的放电路径，如图11中所示。因此，第N个EM信号EMO(1)在t5处下降至关断电平。

本发明的示例性实施方式基于第二扫描脉冲SCAN2(1)的输出定时，控制在占空驱动时间段中的第N个EM信号EMO(1)的关断电平区段的数目。另外，本发明的示例性实施方式可以周期性地生成第二扫描脉冲SCAN2(1)以防止输出节点在第N个EM信号EMO(1)的关断电平区段中长时间浮置。

如果在占空驱动时间段中仅基于第一移位时钟ECLK1来控制第N个EM信号EMO(1)的导通电平区段，则当在第N个EM信号EMO(1)的关断电平区段中输入第一移位时钟ECLK1时，第N个EM信号EMO(1)会被改变成导通电平。考虑到该潜在缺点，本发明的示例性实施方式可以仅当在第(N-1)个EM信号EMO(0)的导通电平区段期间提供第一移位时钟ECLK1时才以导通电平提供第N个EM信号EMO(1)。

由于如果基于与数据同步的扫描脉冲输出EM信号则写入像素10的数据会被改变，因此，不能或难以采用通过使用这样的扫描脉冲控制输出EM信号的占空驱动方法来实现显示装置。为了减轻该问题，本发明的示例性实施方式可以并入EM驱动器108，该EM驱动器108与栅极驱动器104分开设置，以生成能够采占空驱动方法进行控制的EM信号。

图13是示出了根据本发明的另一示例性实施方式的有机发光显示器的框图。如图13中所示，有机发光显示器包括显示面板100、数据驱动器102、栅极驱动器104、EM驱动器108和定时控制器110。在图13的示例性实施方式中示出的显示面板100、数据驱动器102以及栅极驱动器104与前述示例性实施方式中所示的这些元件基本上相同。因此，不重复这些元件的详细描述。

栅极驱动器104在定时控制器110的控制下将第N个数据写入扫描脉冲提供至第N条扫描线。第N个数据写入扫描脉冲包括成对的数据写入扫描脉冲SCAN1和SCAN2。第N条扫描线包括扫描线12a和12b。栅极驱动器104顺序地生成分别通过扫描线12a和12b的第一数据写入扫描脉冲SCAN1和第二数据写入扫描脉冲SCAN2。第一数据写入扫描脉冲SCAN1和第二数据写入扫描脉冲SCAN2被提供用于仅在扫描时间段内而不在扫描时间段之后的占空驱动时间段内将数据写入像素。

EM驱动器108在定时控制器110的控制下将第N个EM信号提供至第N条EM信号线12c。EM驱动器108在定时控制器110的控制下输出EM信号EM，并且将EM信号提供至EM信号线12c。EM驱动器108不接收栅极驱动器104的输出。如果EM驱动器108与栅极驱动器104分开设置，则可以防止当EM驱动器108响应于从栅极驱动器104输出的扫描脉冲生成EM信号EM时写入像素的数据改变。EM驱动器108可以被实现为图14中所示的示例性电路。

如图8中所示，EM驱动器108可以直接形成在显示面板100的基板上，并且可以在GIP过程中与栅极驱动器104和像素阵列一起形成。然而，与图8中所示的示例性电路不同，该示例性实施方式的EM驱动器108不接收来自栅极驱动器104的扫描脉冲。

定时控制器110生成如下信号：用于基于从主机系统(未示出)接收的定时信号控制数据驱动器102的操作定时的数据定时控制信号；用于控制栅极驱动器104的操作定时的栅极定时控制信号；以及用于控制EM驱动器108的操作的占空定时控制信号。占空定时控制信号可以包括图15中所示的信号中的一些。定时控制器110以PWM方案调制EM信号的占空比以便实现例如图5和图6中所示的占空驱动方法。

图14是示出图13中所示的EM驱动器的示例性电路结构的电路图。图14中所示的电路示出了在移位寄存器80、82和84的每个中的n个级(n为正整数)当中的一级电路的示例。图15是示出图14中所示的示例性电路中的输入和输出信号的示例性波形图。

如图14和图15中所示，EM驱动器108可以包括：输入信号生成电路；上拉晶体管T78；一个或更多个下拉晶体管T79和T80；第一开关元件T71和T72；第二开关器件T73；第三开关器件T75；以及第四开关器件T81。输入信号生成电路包括第一移位寄存器82和第二移位寄存器84。输入信号生成电路可以生成第(N-1)个扫描脉冲SCAN(0)和第N个扫描脉冲SCAN(1)(它们与第一数据写入扫描脉冲SCAN1和第二数据写入扫描脉冲SCAN2无关)，并且在扫描时间段之后的占空驱动时间段中至少两次生成占空信号DD OUT。上拉晶体管T78根据Q节点的电压对输出节点充电以输出导通电平的第N个EM信号EMO(1)。下拉晶体管T79和T80根据QB节点的电压使输出节点放电以输出关断电平的第N个EM信号EMO(1)。第一开关元件T71、T72响应于第一移位时钟ECLK1和第(N-1)个EM信号EMO(0)对Q节点充电。第二开关器件T73响应于重置信号ERST和第N个扫描脉冲SCAN(1)对QB节点充电。第三开关器件T75响应于第二移位时钟(图14中的ECLK3)和第(N-1)个扫描脉冲SCAN(0)对QB节点充电。响应于占空信号DD OUT，第四开关器件仅在占空驱动时间段中对QB节点充电。如图15中所示，第(N-1)个扫描脉冲SCAN(0)和第N个扫描脉冲SCAN(1)中的每个可以被提供为包括第一脉冲33和宽度比第一脉冲33的宽度宽的第二脉冲34的成对时钟脉冲。第一移位时钟ECLK1和第二移位时钟ECLK3中的每个可以被提供为包括第一脉冲31和第二脉冲32的成对时钟脉冲。第一移位时钟ECLK1的成对时钟脉冲不与第二移位时钟ECLK3的成对时钟脉冲交叠。

第一移位寄存器82顺序地输出第(N-1)个扫描脉冲SCAN(0)和第N个扫描脉冲SCAN(1)，第二移位寄存器84输出第N个占空信号DD OUT(1)，并且第三移位寄存器80接收第一移位寄存器82和第二移位寄存器84的输出以输出第N个EM信号EMO(1)。N为在1与n之间的正整数。为了方便引用，对于图14中所示的示例性一级，N为1。

第一移位寄存器82输出与将输入图像数据写入像素无关的第N个扫描脉冲SCAN(1)，并且在每个移位时钟定时GCLK1至GCLK5处对扫描脉冲SCAN(1)进行移位。扫描脉冲SCAN(1)控制扫描时间段中的第N个EM信号EMO(1)的关断电平区段。第二移位寄存器84输出占空信号DD OUT(1)，并且在每个移位时钟定时DCLK1至DCLK5处对占空信号DD OUT(1)进行移位。占空信号DD OUT(1)控制占空驱动时间段中的第N个EM信号EMO(1)的关断电平区段。第三移位寄存器80使用扫描信号SCAN(1)和占空信号DD OUT(1)输出第N个EM信号EMO(1)，并且在每个移位时钟定时ECLK1至ECLK5处对第N个EM信号EMO(1)进行移位。

移位寄存器80、82和84中的每个均包括：控制上拉晶体管(例如，T30、T50或T78)的Q节点；控制一个或更多个下拉晶体管(例如，T31、T51或T79和T80)的QB节点QB；以及多个开关器件(例如，T21至T29b、T41至T49b、或T71至T77)。开关器件可以被实现为n型MOSFET，但是示例性实施方式不限于此。

如果移位寄存器80、82和84被实现为GIP电路，则在图14中提供具有VGH电势的GVDD、DVDD和EVDD。另外，可以提供具有VGL电势的GVSS、DVSS和EVSS。图15中所示的信号(诸如，SCAN(0)、SCAN(1)、GVST、DVST、GCLK1至GCLK5、ERST、ECLK1至ECLK5、DCLK1至DCLK5、EVST、EMO(0)以及EMO(1))可以被提供为具有在VGH与VGL之间摆动的电压。GVST、DVST和EVST为启动脉冲。

启动脉冲GVST、移位时钟GCLK1至GCLK5以及扫描脉冲SCAN(0)和SCAN(1)被提供为成对时钟脉冲，该成对时钟脉冲包括具有窄脉冲宽度的第一脉冲33和具有较宽脉冲宽度的第二脉冲34。例如，第二脉冲34的脉冲宽度可以为1个水平时间段1H，但是本发明的示例性实施方式不限于此。移位时钟GCLK1至GCLK5可以被提供为其相位被顺序地延迟的五相时钟。

在第一移位寄存器82中，当输入启动脉冲GVST和第五移位时钟GCLK5时，第一至第三TFT T21、T22和T23对Q节点Q充电。在第一移位寄存器82中，启动脉冲GVST被输入至第一级，并且作为先前级的输出的第(N-1)个扫描脉冲SCAN(0)被输入至第一级之后的级。第五移位时钟GCLK5与启动脉冲GVST和第(N-1)个扫描脉冲SCAN(0)的第一脉冲33同步。第一TFT T21响应于启动脉冲GVST或第(N-1)个扫描脉冲SCAN(0)而接通。第一TFT T21的栅极连接至输入有启动脉冲GVST或第(N-1)个扫描脉冲SCAN(0)的启动端子。第一TFT T21的漏极连接至被提供了高电势驱动电压GVDD的GVDD线。第一TFT T21的源极连接至第二TFT T22的漏极。第二TFT T22响应于第五移位时钟GCLK5而接通。第二TFT T22的栅极连接至输入有第五移位时钟GCLK5的GCLK5线。第二TFT T22的漏极连接至第一TFT T21的源极，并且第二TFT T22的源极连接至第三TFT T23的漏极。当第一TFT T21和第二TFT T22接通时，第三TFT T23以高电势驱动电压GVDD对Q节点Q充电。第三TFT T23的栅极连接至GVDD线。第三TFT T23的漏极连接至第二TFT T22的源极，并且第三TFT T23的源极连接至Q节点Q。

第四TFT T24将Q节点Q连接至第五TFT T25a和T25b以形成Q节点Q的放电路径。第四TFT T24的栅极连接至GVDD线。第四TFT T24的漏极连接至Q节点Q，并且第四TFT T24的源极连接至第五TFT T25a和T25b。

第五TFT T25a和T25b为第五TFT T25a和T25b的栅极均连接至QB节点QB的双栅极结构。因此，当QB节点QB的电压在导通电平时，第五TFT T25a和T25b接通以形成Q节点Q的放电路径。双栅极结构的开关器件可以增大电阻，从而减小漏电流。第五TFT之一T25a的栅极连接至QB节点QB。第五TFT T25a的漏极连接至Q节点Q。第五TFT T25a的源极连接至另外的第五TFT T25b的漏极。另外的第五TFT T25b的栅极连接至QB节点QB。另外的第五TFT T25b的漏极连接至第五TFT T25a的源极。第五TFT T25b的源极连接至被提供了基础电压VGSS或栅极低电压VGL的GVSS线。

响应于第三移位时钟GCLK3，第六TFT T26将高电势驱动电压GVDD输出至QB节点QB。第三移位时钟GCLK3具有比第五移位时钟GCLK5早的相位，并且与第五移位时钟GCLK5不交叠。第六TFT T26的栅极连接至输入有第三移位时钟GCLK3的GCLK3线。第六TFT T26的漏极连接至GVDD线。第六TFT T26的源极连接至QB节点QB。

两个第七TFT T27a和T27b构成了第七TFT T27a和T27b的栅极均连接至启动端子的双栅极结构。因此，响应于启动脉冲GVST或第(N-1)个扫描脉冲SCAN(0)，第七TFT T27a和T27b接通以形成QB节点QB的放电路径。第七TFT之一T27a的栅极连接至启动端子。第七TFT T27a的漏极连接至QB节点QB。第七TFT T27a的源极连接至另外的第七TFT T27b的漏极。另外的第七TFT T27b的栅极连接至启动端子。第七TFT T27b的漏极连接至第七TFT T27a的源极。第七TFT T27b的源极连接至GVSS线。

当Q节点Q的电压在导通电平时，第八TFT T28将Q节点Q连接至两个第九TFT T29a和T29b的栅极以形成QB节点QB的放电路径。第八TFT T28的栅极连接至GVDD线。第八TFT T28的漏极连接至Q节点Q，并且TFT T28的源极连接至第九TFT T29a和T29b的栅极。

两个第九TFT T29a和T29b构成如下双栅极结构：其中，第九TFT T29a和T29b两者的栅极连接至第八TFT T28的源极，以便当Q节点Q的电压在导通电平时形成QB节点QB的放电路径。第九TFT之一T29a的栅极连接至第八TFT T28的源极。第九TFT T29a的漏极连接至QB节点QB。第九TFT T29a的源极连接至另外的第九TFT T29b的漏极。另外的第九TFT T29b的栅极连接至第九TFT T29a的源极。第九TFT T29b的漏极连接至第九TFT T29a的源极。第九TFT T29b的源极连接至GVSS线。

第十TFT T30为上拉晶体管。当以导通电平对Q节点Q的电压充电时，第十TFT T30基于第一移位时钟GCLK1对输出节点充电，从而使得第N个扫描脉冲SCAN(1)上升。第十TFT T30的栅极连接至Q节点Q。第十TFT T30的漏极连接至输入有第一移位时钟GCLK1的GCLK1线。第十TFT T30的源极连接至输出节点。电容器Cq可以连接在第十TFT T30的栅极与源极之间。电容器Cq存储第十TFT T30的栅源电压Vgs。

当QB节点QB的电压在导通电平时，第十一TFT T31接通以形成输出节点的放电路径，从而使得第N个扫描脉冲SCAN(1)下降。第十一TFT T31的栅极连接至QB节点QB。第十一TFT T31的漏极连接至输出节点。第十一TFT T31的源极连接至GVSS线。

第二移位寄存器84可以具有与第一移位寄存器82的电路结构基本上相同的电路结构。输入至第二移位寄存器84的启动脉冲DVST和移位时钟DCLK1至DCLK5分别与被输入至第一移位寄存器82的启动脉冲GVST的第一脉冲以及移位时钟GCLK1至GCLK5的第一脉冲同步，并且具有顺序地延迟的相。

在第二移位寄存器84中，当输入启动脉冲DVST和第四移位时钟DCLK4时，第一至第三TFT T41、T42和T43对Q节点Q充电。在第二移位寄存器84中，启动脉冲DVST输入至第一级，并且作为先前级的输出的第(N-1)个占空信号输入至第一级之后的级。第四移位时钟GCLK4与启动脉冲DVST同步。第一TFT T41响应于启动脉冲DVST或第(N-1)个占空信号而接通。第二TFT T42响应于第四移位时钟DCLK4而接通。当第一TFT T41和第二TFT T42接通时，第三TFT T43以高电势驱动电压DVDD对Q节点Q充电。第三TFT T43的栅极连接至DVDD线。

第四TFT T44将Q节点Q连接至两个第五TFT T45a和T45b以形成Q节点Q的放电路径。第五TFT T45a和T45b具有如下双栅极结构：第五TFT T45a和T45b两者的栅极连接至QB节点QB，以当QB节点QB的电压在导通电平时形成Q节点Q的放电路径。第六TFT T46响应于第三移位时钟DCLK3将高电势驱动电压DVDD输出至QB节点QB。

两个第七TFT T47a和T47b具有如下双栅极结构：第七TFT T47a和T47b两者的栅极连接至启动端子。因此，响应于启动脉冲DVST或第(N-1)个占空信号，第七TFT T47a和T47b接通以形成QB节点QB的放电路径。第八TFT T48将Q节点Q连接至两个第九TFT T49a和T49b的栅极，以当Q节点Q的电压在导通电平时形成QB节点QB的放电路径。第九TFT T49a和T49b具有如下双栅极结构：第九TFT T49a和T49b两者的栅极连接至第八TFT T48的源极，以当Q节点Q的电压在导通电平时形成QB节点QB的放电路径。

第十TFT T50为上拉晶体管。当以导通电平对Q节点Q的电压充电时，第十TFT T50响应于第五移位时钟DCLK5对输出节点充电，从而使得第N个占空信号DD OUT(1)上升。第十一TFT T51为下拉晶体管。当QB节点QB在导通电平时，第十一TFT T51接通以形成输出节点的放电路径，从而使得第N个占空信号DD OUT(1)下降。

第三移位寄存器80具有与图11中所示的EM驱动器的电路结构基本上相同的电路结构，差异在于进一步添加了第十一TFT T81。第三移位寄存器80与图11中所示的EM驱动器不同，还因为第三移位寄存器80接收与将图像数据写入像素无关并且不用于将图像数据写入像素的扫描信号SCAN(1)和占空信号DD OUT(1)。

当第(N-1)个EM信号EMO(0)或在第一级中的启动脉冲EVST在导通电平并且第一移位时钟ECLK1在导通电平时，第三移位寄存器的第一TFT T71和第二TFT T72以高电势驱动电压EVDD对Q节点Q充电。响应于第N个扫描脉冲SCAN(1)，第三TFT T73以重置信号ERST对QB节点QB充电。独立于用于将数据写入像素的扫描脉冲SCAN1和SCAN2提供第N个扫描脉冲SCAN(1)，使得第N个扫描脉冲SCAN(1)不影响要被写入像素的数据。

当经由输出节点以导通电平输出第N个EM信号EMO(1)时，第四TFT T74以高电势驱动电压EVDD对第九TFT T79与第十TFT T80之间的节点充电。响应于第三移位时钟ECLK3，第五TFT T75以第(N-1)个扫描脉冲SCAN(0)的电压或第一级中的启动脉冲GVST对QB节点QB充电，从而使得第N个EM信号EMO(1)在扫描时间段中下降。

当QB节点QB的电压在导通电平时，第六TFT T76接通以使Q节点Q放电。响应于第一移位时钟ECLK1，第七TFT T77形成QB节点QB的放电路径。

当占空信号DD OUT(1)在导通电平时，第十一TFT T81接通从而以高电势驱动电压EVDD对QB节点QB充电。因此，第三移位寄存器80的输出节点放电，并且第N个EM信号EMO(1)下降至关断电平。第十一TFT T81的栅极连接至第二移位寄存器84的输出节点以接收占空信号DD OUT(1)。第十一TFT T81的漏极连接至EVDD线，并且第十一TFT T81的源极连接至QB节点QB。

第八TFT T78为上拉晶体管。第八TFT T78基于Q节点Q的电压将输出节点充电至高电势驱动电压EVDD，从而使得第N个EM信号EMO(1)上升。第九TFT T79和第十TFT T80构成下拉晶体管。当QB节点的电压在导通电平时，第九TFT T79和第十TFT T80接通以形成输出节点的放电路径，从而使得第N个EM信号EMO(1)下降。

第N个EM信号EMO(1)在扫描时间段中与第(N-1)个扫描脉冲SCAN(0)同步以被设置在关断电平。第五TFT T75基于第(N-1)个扫描脉冲SCAN(0)的导通电平电压或第一级中的启动脉冲GVST而接通。然后，基于第一移位时钟ECLK1以及基于第(N-1)个EM信号EMO(0)或第一级中的启动脉冲EVST，以导通电平输出第N个EM信号EMO(1)。第一TFT T71响应于第一移位时钟ECLK1而接通，并且第二TFT T72响应于第(N-1)个EM信号EMO(0)或第一级中的启动脉冲EVST而接通。然后，由于第三TFT T73响应于第N个扫描脉冲SCAN(1)而接通从而以重置信号ERST的导通电平电压对QB节点QB充电，因此第N个EM信号EMO(1)基于第N个扫描脉冲SCAN(1)和重置信号ERST而下降至关断电平。然后，第N个EM信号EMO(1)基于分别接通第一TFT T71和第二TFT T72的移位时钟ECLK1和第(N-1)个EM信号EMO(0)或启动脉冲EVST而再次切换至导通电平。

在占空驱动时间段中，第N个EM信号EMO(1)与第N个占空信号DD OUT(1)上升至导通电平同步地被设定为关断电平。当第(N-1)个EM信号EMO(0)和第一移位时钟ECLK1两者均在导通电平时，第N个EM信号EMO(1)切换回导通电平。

本发明的示例性实施方式使用与将数据写入像素无关的扫描脉冲(或者另外的信号)和移位时钟来控制占空驱动时间段中的EM信号的一个或多个关断电平区段的定时。因此，可以防止要被写入像素的图像数据不期望地改变，并且根据期望长度控制一个或多个关断电平区段。因此，本发明的示例性实施方式允许采用占空控制方法驱动有机发光显示器。

对于本领域技术人员将明显的是，在没有脱离本发明的精神或范围的情况下，可以对如本文中所述的根据本发明的有机发光显示器和驱动该有机发光显示器的方法进行各种修改和变型。因此，本发明旨在覆盖如本文中所述的本发明的修改和变型，只要这些修改和变型在所附权利要求书及其等同内容的范围内即可。