1.一种像素电路结构，其特征在于，所述像素电路结构包括：
数据线；
扫描线，与所述数据线定义出一像素区；
主动开关，耦接于所述数据线及扫描线；
液晶电容，耦接于所述主动开关；
第一存储电容，耦接于所述主动开关；以及
第二存储电容，耦接于所述第一存储电容，且耦接于一直流电压。
2.如权利要求1所述的像素电路结构，其特征在于，所述第一存储电容的一端是耦接于所述主动开关，所述第一存储电容的另一端是耦接于一共通线。
3.如权利要求1所述的像素电路结构，其特征在于，所述第一存储电容的一端是耦接于所述主动开关，所述第一存储电容的另一端是耦接于所述扫描线的其中之一。
4.如权利要求1所述的像素电路结构，其特征在于，所述第一存储电容及第二存储电容是由第一导电层、第二导电层及第三导电层所形成，所述第一导电层和主动开关的漏极耦合；所述第二导电层和第一电压线耦合；所述第三导电层和第二电压线耦合；述第一导电层、第二导电层和第三导电层三者叠放且间隔设置，所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖。
5.如权利要求4所述的像素电路结构，其特征在于，所述第一电压线包括共通线。
6.如权利要求4所述的像素电路结构，其特征在于，所述第二电压线和共通线在第一导电层覆盖区域内重叠设置。
7.如权利要求4所述的像素电路结构，其特征在于，所述第一电压线包括上一扫描线。
8.如权利要求4所述的像素电路结构，其特征在于，所述第一导电层、第二导电层及第三导电层的其中至少一者是采用透明导电材料制成。
9.如权利要求1所述的像素电路结构，其特征在于，所述第二存储电容的数量为二个或二个以上。
10.一种像素电路结构，其特征在于，所述像素电路结构包括：
数据线；
扫描线，与所述数据线定义出一像素区；
主动开关，耦接于所述数据线及扫描线；
液晶电容，耦接于所述主动开关；
第一存储电容，耦接于所述主动开关，其中所述第一存储电容的一端是耦接于所述主动开关，所述第一存储电容的另一端是耦接于一共通线或所述扫描线的其中之一；以及
第二存储电容，耦接于所述第一存储电容，且耦接于一直流电压；
其中，所述第一存储电容及第二存储电容是由第一导电层、第二导电层及第三导电层所形成，所述第一导电层和主动开关的漏极耦合；所述第二导电层和第一电压线耦合；所述第三导电层和第二电压线耦合；述第一导电层、第二导电层和第三导电层三者叠放且间隔设置，所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖；
其中，所述第二存储电容的数量为二个或二个以上。