一种像素电路及其驱动方法、显示装置与流程

本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术：

有机发光显示装置是一种应用有机发光二极管作为发光器件的显示装置，具有对比度高、厚度薄、视角广、反应速度快、低功耗等特点，被越来越多地应用到各个显示以及照明领域。

现有的有机发光显示装置中，通常可以包含多个像素电路，每个像素电路中，通常可以包含电源，驱动薄膜晶体管以及发光二极管，在像素电路的发光阶段，该电源可以作用于驱动薄膜晶体管，使得驱动薄膜晶体管输出电流，该电流流经发光二极管，使得发光二极管发光。

通常，流经发光二极管的电流可以由电源提供的电源电压决定，电源电压越大，流经发光二极管的电流越大，显示装置的亮度越高。然而，在实际应用中，显示装置中包含的多个像素电路通常由同一个电源提供电源电压，该电源电压在传输过程中不可避免的会产生电源电压降(irdrop)，导致作用在每一个像素电路的实际电源电压不同，进而导致流经每一个发光二极管的电流不同，显示装置显示的亮度不均匀。

技术实现要素：

本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有的显示装置中，由于电源电压降导致的流经发光二极管的电流不同，显示装置显示的亮度不均匀的问题。

本申请实施例提供一种像素电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、发光二极管以及存储电容，其中：

所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的源极以及所述存储电容的一端连接，所述第二薄膜晶体管的源极与初始电压信号线连接，所述存储电容的另一端分别与所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的源极连接，所述第四薄膜晶体管的源极与参考电压信号线连接；

所述第一薄膜晶体管的源极分别与所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的漏极以及所述第七薄膜晶体管的源极连接，所述第六薄膜晶体管的源极与第一电源连接，所述第七薄膜晶体管的漏极与数据线连接；

所述第一薄膜晶体管的漏极分别与所述第三薄膜晶体管的漏极以及所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。

优选地，所述第一电源，用于为所述第一薄膜晶体管提供电源电压；

所述发光二极管发光时电流流入所述第二电源。

优选地，所述参考电压信号线用于提供参考电压；

所述初始电压信号线用于提供初始电压，所述初始电压用于对所述第一薄膜晶体管的栅极以及所述存储电容的一端进行初始化；

所述数据线用于提供数据电压。

优选地，所述第二薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第二薄膜晶体管处于导通状态时，所述初始电压对所述第一薄膜晶体管的栅极以及所述存储电容的一端进行初始化；

所述第四薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第四薄膜晶体管处于导通状态时，所述参考电压向所述存储电容的另一端施加电压；

所述第三薄膜晶体管的栅极以及所述第七薄膜晶体管的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号控制所述第三薄膜晶体管以及所述第七薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；

所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极与第四扫描线连接，所述第四扫描线提供的第四扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，电流流经所述发光二极管。

优选地，所述第四扫描线控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，所述第一电源分别向所述第一薄膜晶体管m1的源极以及所述存储电容的另一端施加电压，在所述存储电容的作用下，流经所述发光二极管的电流与所述第一电源无关。

优选地，所述第一薄膜晶体管为p型薄膜晶体管；

所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管为n型薄膜晶体管或p型薄膜晶体管。

本申请实施例还提供一种像素电路的驱动方法，用于驱动上述记载的所述像素电路，包括：

第一阶段，第一扫描信号控制所述第二薄膜晶体管由截止状态变为导通状态，初始电压对所述第一薄膜晶体管的栅极、所述存储电容的一端进行初始化，第二扫描信号控制所述第四薄膜晶体管由截止状态变为导通状态，参考电压向所述存储电容的另一端施加电压，第三扫描信号控制所述第三薄膜晶体管以及所述第七薄膜晶体管处于截止状态，第四扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由导通状态变为截止状态；

第二阶段，第一扫描信号控制所述第二薄膜晶体管由导通状态变为截止状态，第二扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，第三扫描信号控制所述第三薄膜晶体管以及所述第七薄膜晶体管由截止状态变为导通状态，对所述第一薄膜晶体管的阈值电压进行补偿，第四扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态；

第三阶段，第一扫描信号控制所述第二薄膜晶体管处于截止状态，第二扫描信号控制所述第四薄膜晶体管处于截止状态，第三扫描信号控制所述第三薄膜晶体管以及所述第七薄膜晶体管由导通状态变为截止状态，第四扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由截止状态变为导通状态，电流流经所述发光二极管，所述发光二极管发光。

优选地，在所述第一阶段，所述第一薄膜晶体管的栅极电压以及所述存储电容的一端的电压为vint，所述存储电容的另一端的电压为vref，其中，vint为所述初始电压，vref为所述参考电压；

在所述第二阶段，所述第一薄膜晶体管的栅极与漏极连接，数据电压向所述第一薄膜晶体管的源极施加电压，使得所述第一薄膜晶体管的栅极电压为vdata+vth，对所述第一薄膜晶体管的阈值电压进行补偿，其中，vth为所述第一薄膜晶体管的阈值电压。

优选地，在所述第三阶段，所述第一电源向所述第一薄膜晶体管的源极以及所述存储电容的另一端施加电压，所述存储电容的另一端的电压由vref变为vdd，在所述存储电容的作用下，所述第一薄膜晶体管的栅极电压为vdd-vref+vdata+vth，使得流经所述发光二极管的电流与所述第一电源无关，其中，vdd为所述第一电源。

本申请实施例还提供一种显示装置，该显示装置包括上述记载的所述像素电路。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请实施例提供的像素电路，包括七个薄膜晶体管、一个存储电容以及一个发光二极管，在发光二极管的发光阶段，该像素电路可以实现对电源电压的补偿，使得流经发光二极管的电流与输入该像素电路中的数据电压以及参考电压有关，与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。

此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均匀的问题。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种像素电路的结构示意图；

图2为本申请实施例提供的一种像素电路的驱动方法的时序图。

具体实施方式

下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，在本申请实施例提供的像素电路中，所述第一薄膜晶体管为驱动薄膜晶体管，具体可以为p型薄膜晶体管；所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管可以均为p型薄膜晶体管，也可以均为n型薄膜晶体管，还可以是其中至少一个为p型薄膜晶体管，其余的为n型薄膜晶体管，本申请实施例不做具体限定。

所述发光二极管可以是led，也可以是oled，这里也不做具体限定。

以下结合附图，详细说明本申请各实施例提供的技术方案。

图1为本申请实施例提供的一种像素电路的结构示意图。所述像素电路如下所述。

如图1所示，所述像素电路包括第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5、第六薄膜晶体管m6、第七薄膜晶体管m7、存储电容c以及发光二极管d1。

其中，图1所示的像素电路中，第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5、第六薄膜晶体管m6以及第七薄膜晶体管m7均为p型薄膜晶体管，发光二极管d1为oled。

图1所示的像素电路的电路连接结构如下所述：

第一薄膜晶体管m1的栅极分别与第二薄膜晶体管m2的漏极、第三薄膜晶体管m3的源极以及存储电容c的一端(图1所示的n2点)连接，第一薄膜晶体管m1的源极分别与第五薄膜晶体管m5的漏极、第六薄膜晶体管m6的漏极以及第七薄膜晶体管m7的源极连接，第一薄膜晶体管m1的漏极分别与第三薄膜晶体管m3的漏极以及发光二极管d1的阳极连接；

第二薄膜晶体管m2的源极与初始电压信号线连接；

第四薄膜晶体管m4的源极与参考电压信号线连接，第四薄膜晶体管m4的漏极分别与第五薄膜晶体管m5的源极以及存储电容c的另一端(图1所示的n1点)连接；

第六薄膜晶体管m6的源极第一电源vdd连接；

第七薄膜晶体管m7的漏极与数据线连接；

发光二极管d1的阴极与第二电源vss连接。

本申请实施例中，所述第一电源vdd可以是正电压，并用于为第一薄膜晶体管m1提供电源电压。第一薄膜晶体管m1在第一电源vdd的作用下，可以输出电流，该电流流入发光二极管d1，使得发光二极管d1发光。在发光二极管d1发光时，该电流流入第二电源vss，第二电源vss可以是负电压。

所述数据电压信号线可以用于提供数据电压vdata，所述参考电压信号线可以用于提供参考电压vref，初始电压信号线可以用于提供初始电压vint。初始电压vint可以对第一薄膜晶体管m1的栅极以及存储电容c的一端(图1所示的n2点，即存储电容c的右极板)进行初始化。本申请实施例中，参考电压vref以及初始电压vint可以均为负电压。

图1所示的像素电路中，s1为第一扫描线提供的第一扫描信号，s2为第二扫描线提供的第二扫描信号，s3为第三扫描线提供的第三扫描信号，s4为第四扫描线提供的第四扫描信号，其中：

第二薄膜晶体管m2的栅极与所述第一扫描线连接，所述第一扫描线提供的第一扫描信号s1可以控制第二薄膜晶体管m2处于导通状态或截止状态；

第四薄膜晶体管m4的栅极与所述第二扫描线连接，所述第二扫描线提供的第二扫描信号s2可以控制第四薄膜晶体管m4处于导通状态或截止状态；

第三薄膜晶体管m3的栅极以及第七薄膜晶体管m7的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号s3可以控制第三薄膜晶体管m3以及第七薄膜晶体管m7处于导通状态或截止状态；

第五薄膜晶体管m5的栅极以及第六薄膜晶体管m6的栅极与所述第四扫描线连接，所述第四扫描线提供的第四扫描信号s4可以控制第五薄膜晶体管m5以及第六薄膜晶体管m6处于导通状态或截止状态。

本申请实施例中，在第一扫描信号s1控制第二薄膜晶体管m2处于导通状态时，初始电压vint可以通过第二薄膜晶体管m2向第一薄膜晶体管m1的栅极以及存储电容c的一端(图1所示的n2点，即存储电容c的右极板)施加电压，对第一薄膜晶体管m1的栅极以及存储电容c的右极板进行初始化；

在第二扫描信号s2控制第四薄膜晶体管m4处于导通状态时，参考电压vref可以通过第四薄膜晶体管m4向存储电容c的另一端(图1所示的n1点，即存储电容c的左极板)施加电压，参考电压vref输入所述像素电路，存储电容c的左极板(图1所示的n1点)电压为vref。

在第三扫描信号s3控制第三薄膜晶体管m3以及第七薄膜晶体管m7处于导通状态时，第一薄膜晶体管m1的栅极与漏极连接，数据电压vdata通过第七薄膜晶体管m7向第一薄膜晶体管m1的源极施加电压，并通过第一薄膜晶体管m1的漏极向第一薄膜晶体管m1的栅极充电，电路状态稳定后，第一薄膜晶体管m1的栅极电压以及漏极电压均为vdata+vth，其中，vth为第一薄膜晶体管m1的阈值电压；

在第四扫描信号s4控制第五薄膜晶体管m5以及第六薄膜晶体管m6处于导通状态时，第一电源vdd通过第六薄膜晶体管m6向第一薄膜晶体管m1的源极施加电压，在第一电源vdd的作用下，该有电流流经发光二极管d1，发光二极管d1发光。在发光二极管d1发光时，可以实现对第一薄膜晶体管m1阈值电压的补偿。

本申请实施例中，在第四扫描信号s4控制第五薄膜晶体管m5以及第六薄膜晶体管m6处于导通状态时，第一电源vdd还可以通过第五薄膜晶体管m5向存储电容c的另一端(图1所示的n1点，即存储电容c的左极板)施加电压，使得存储电容c的左极板电压由vref变为vdd，相应地，存储电容c的右极板(图1所示的n2点)电压由vdata+vth变为vdd-vref+vdata+vth，即第一薄膜晶体管m1的栅极电压变为vdd-vref+vdata+vth。这样，在第一电源vdd向第一薄膜晶体管m1的源极施加电压，电流流经发光二极管d1时，在所述电流的公式中，作用在第一薄膜晶体管m1源极的第一电源vdd与第一薄膜晶体管m1栅极电压中的vdd相互抵消，使得流经发光二极管d1的电流与第一电源vdd无关，实现对第一电源vdd的补偿。由于流经发光二极管d1的电流与第一电源vdd无关，因此，可以有效避免第一电源vdd产生的电源电压降对显示装置显示均匀性的影响。

本申请实施例提供的像素电路，包括七个薄膜晶体管、一个存储电容以及一个发光二极管，在发光二极管的发光阶段，该像素电路可以实现对电源电压的补偿，使得流经发光二极管的电流与输入该像素电路中的数据电压以及参考电压有关，与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。

此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均匀的问题。

图2为本申请实施例提供的一种像素电路的驱动方法的时序图，所述时序图对应的像素电路的驱动方法可以用于驱动图1所示的像素电路。

图2所示的时序图对应的像素电路的驱动方法可以包括三个阶段：第一阶段t1、第二阶段t2以及第三阶段t3，其中，s1可以是图1所示实施例中记载的所述第一扫描线提供的第一扫描信号，s2可以是图1所示实施例中记载的所述第二扫描线提供的第二扫描信号，s3可以是图1所示实施例中记载的所述第三扫描线提供的第三扫描信号，s4可以是图1所示实施例中记载的所述第四扫描线提供的第四扫描信号。

图2所示的时序图对应的像素电路的驱动方法，具体包括：

第一阶段t1，第一扫描信号s1控制第二薄膜晶体管m2由截止状态变为导通状态，初始电压vint对第一薄膜晶体管m1的栅极、存储电容c的一端进行初始化，第二扫描信号s2控制第四薄膜晶体管m4由截止状态变为导通状态，参考电压vref向存储电容c的另一端施加电压，第三扫描信号s3控制第三薄膜晶体管m3以及第七薄膜晶体管m7处于截止状态，第四扫描信号s4控制第五薄膜晶体管m5以及第六薄膜晶体管m7由导通状态变为截止状态；

第二阶段t2，第一扫描信号s1控制第二薄膜晶体管m2由导通状态变为截止状态，第二扫描信号s2控制第四薄膜晶体管m4由导通状态变为截止状态，第三扫描信号s3控制第三薄膜晶体管m3以及第七薄膜晶体管m7由截止状态变为导通状态，对第一薄膜晶体管m1的阈值电压进行补偿，第四扫描信号s4控制第五薄膜晶体管m5以及第六薄膜晶体管m6处于截止状态；

第三阶段t3，第一扫描信号s1控制第二薄膜晶体管m2处于截止状态，第二扫描信号s2控制第四薄膜晶体管m4处于截止状态，第三扫描信号s3控制第三薄膜晶体管m3以及第七薄膜晶体管m7由导通状态变为截止状态，第四扫描信号s4控制第五薄膜晶体管m5以及第六薄膜晶体管m6由截止状态变为导通状态，电流流经发光二极管d1，发光二极管d1发光。

下面分别针对上述三个阶段进行具体分析：

针对第一阶段t1：

由于第一扫描信号s1由高电平变为低电平，第二扫描信号s2由高电平变为低电平，第三扫描信号s3保持高电平，第四扫描信号s4由低电平变为高电平，因此，第二薄膜晶体管m2由截止状态变为导通状态，第四薄膜晶体管m4由截止状态变为导通状态，第三薄膜晶体管m3以及第七薄膜晶体管m7处于截止状态，第五薄膜晶体管m5以及第六薄膜晶体管m6由导通状态变为截止状态。

此时，初始电压vint通过第二薄膜晶体管m2向第一薄膜晶体管m1的栅极以及存储电容c的右极板(图1所示的n2点)施加电压，使得第一薄膜晶体管m1的栅极电压以及存储电容c的右极板电压均变为vint，实现对第一薄膜晶体管m1的栅极以及存储电容c的右极板的初始化。

参考电压vref通过第四薄膜晶体管m4向存储电容c的左极板(图1所示的n1点)施加电压，使得存储电容c的左极板电压变为vref，参考电压vref写入所述像素电路。

针对第二阶段t2：

由于第一扫描信号s1由低电平变为高电平，第二扫描信号s2由低电平变为高电平，第三扫描信号s3由高电平变为低电平，第四扫描信号s4保持高电平，因此，第二薄膜晶体管m2由导通状态变为截止状态，第四薄膜晶体管m4由导通状态变为截止状态，第三薄膜晶体管m3以及第七薄膜晶体管m7由截止状态变为导通状态，第五薄膜晶体管m5以及第六薄膜晶体管m6仍处于截止状态。

此时，第一薄膜晶体管m1的栅极通过第三薄膜晶体管m3与漏极连接，数据电压vdata通过第七薄膜晶体管m7向第一薄膜晶体管m1的源极施加电压，使得第一薄膜晶体管m1的源极电压为vdata，该数据电压vdata可以经过第一薄膜晶体管m1的漏极作用在第一薄膜晶体管m1的栅极，并对第一薄膜晶体管m1的栅极进行充电，电路稳定后，由第一薄膜晶体管m1的特性可知，第一薄膜晶体管m1的栅极电压以及漏极电压均为vdata+vth。这样，在发光二极管d1的发光阶段，可以实现对第一薄膜晶体管m1阈值电压的补偿，其中，vth为第一薄膜晶体管m1的阈值电压。

针对第三阶段t3：

由于第一扫描信号s1保持高电平，第二扫描信号s2保持高电平，第三扫描信号s3由低电平变为高电平，第四扫描信号s4由高电平变为低电平，因此，第二薄膜晶体管m2处于截止状态，第四薄膜晶体管m4处于截止状态，第三薄膜晶体管m3以及第七薄膜晶体管m7由导通状态变为截止状态，第五薄膜晶体管m5以及第六薄膜晶体管m6由截止状态变为导通状态。

此时，第一电源vdd通过第六薄膜晶体管m6向第一薄膜晶体管m1的源极施加电压，使得第一薄膜晶体管m1的源极电压变为vdd，同时，第一电源vdd通过第五薄膜晶体管m5向存储电容c的左极板(图1所示的n1点)施加电压，使得存储电容c的左极板电压由vref变为vdd，相应地，存储电容c的右极板(图1所示的n2点)电压由vdata+vth变为vdd-vref+vdata+vth，由于第一薄膜晶体管m1的栅极电压与存储电容c的右极板电压相等，因此，第一薄膜晶体管m1的栅极电压为vdd-vref+vdata+vth。

在第一电源vdd的作用下，第一薄膜晶体管m1产生驱动电流，该驱动电流流经发光二极管d1，使得发光二极管d1发光。

在第三阶段t3，流经发光二极管d1的电流可以表示为：

其中，μ为第一薄膜晶体管m1的电子迁移率，cox为第一薄膜晶体管m1单位面积的栅氧化层电容，w/l为第一薄膜晶体管m1的宽长比，vs为第一薄膜晶体管m1的源极电压vdd，vg为第一薄膜晶体管m1的栅极电压vdd-vref+vdata+vth。

由上述公式可知，流经发光二极管d1的电流与数据电压以及参考电压vref有关，与第一电源vdd无关，也与第一薄膜晶体管m1的阈值电压无关，实现了对第一电源vdd的补偿，避免了第一电源vdd的电源电压降对显示效果的影响，保证了显示装置显示的均匀性，同时，实现了对第一薄膜晶体管m1的阈值电压的补偿，避免了由于第一薄膜晶体管m1的阈值电压的不同导致的显示装置显示不均匀的问题。

本申请实施例提供的像素电路的驱动方法，在发光二极管的发光阶段，可以实现对电源电压的补偿，使得流经发光二极管的电流与输入该像素电路中的数据电压以及参考电压有关，与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。

此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均匀的问题。

本申请实施例还提供一种显示装置，所述显示装置可以包括上述记载的所述像素电路。

本领域的技术人员应明白，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。