选通驱动器和包括该选通驱动器的显示装置的制作方法

本公开涉及选通驱动器以及包括该选通驱动器的显示装置，更具体地讲，涉及一种输出由具有不同相位的时钟信号配置的选通电压的选通驱动器以及包括该选通驱动器的显示装置。

背景技术：

随着信息社会发展，对显示图像的显示装置的需求以各种形式增加。因此，近来，能够减小重量和体积的各种平板显示装置(fpd)和柔性显示装置已被开发并销售。例如，使用诸如液晶显示装置(lcd)、有机发光二极管(oled)显示装置和量子点显示装置的各种显示装置。

显示装置的显示面板包括由选通线和数据线限定的多个像素。显示装置使用向选通线供应选通电压的选通驱动器以及向数据线供应数据电压的数据驱动器来显示图像。显示装置使用定时控制器来控制选通驱动器和数据驱动器的操作定时。数据驱动器将从定时控制器供应的数字图像数据转换为模拟数据电压以在定时控制器的控制下输出所转换的模拟数据电压。

选通驱动器包括移位寄存器以依次输出选通电压。移位寄存器由彼此相关地连接的多个级配置。所述多个级依次输出选通电压以依次扫描设置在显示面板上的选通线。这种选通驱动器可按照面板内栅极(gip)型设置以被嵌入在显示面板的薄膜晶体管阵列基板中以用于集成显示面板。

近来，为了降低功耗，正在研究低速驱动技术，其中当显示装置输出固定的图像时，仅在写入时段期间输出导通电平的选通电压和数据电压，并且在维持时段期间维持所写入的数据。

技术实现要素：

根据低速驱动，由于薄膜晶体管元件的特性，在维持时段期间亮度降低，从而在维持时段期间也周期性地输出导通电平的选通电压以解决亮度降低现象。然而，可能存在这样的问题：由于在维持时段期间重复地输出的选通电压，显示面板的亮度降低。

因此，本公开要实现的目的在于提供一种在写入时段期间以不同的定时输出用于写数据的选通电压和用于抑制亮度的降低的选通电压的选通驱动器以及包括该选通驱动器的显示装置。

本公开的技术目的不限于上述技术目的，本领域技术人员可从以下描述清楚地理解上面没有提及的其它技术目的。

为了解决或处理上述问题，根据本公开的一方面，提供了一种选通驱动器。该选通驱动器包括彼此相关地连接的多个级，多个像素中的每一个包括通过rq节点的电压、pq节点的电压和qb节点的电压输出选通电压的输出单元、控制rq节点的第一控制器、控制pq节点的第二控制器、控制qb节点的第三控制器。选通电压由具有第一相位的第一时钟信号和具有不同于第一相位的第二相位的第二时钟信号配置。

为了解决或处理上述问题，根据本公开的另一方面，提供了一种显示装置。该显示装置包括：显示面板；选通驱动器，其被安装在显示面板中以输出选通电压；以及数据驱动器，其在写入时段期间输出数据电压并且在维持时段期间输出基准电压，其中，选通电压由具有第一相位的第一时钟信号和具有不同于第一相位的第二相位的第二时钟信号配置。

实施方式的其它详细内容被包括在具体实施方式和附图中。

根据本公开，输出具有不同相位的第一时钟信号和第二时钟信号，以使得在写入时段期间以不同的定时输出用于写数据的选通电压和用于抑制亮度的降低的选通电压。因此，要对连接到特定选通线的像素施加的数据电压未施加到连接到剩余选通线的像素，从而可解决上述图像输出故障。

根据本公开的效果不限于上面例举的内容，更多种效果被包括在本说明书中。

附图说明

本公开的以上和其它方面、特征和其它优点将从以下结合附图进行的详细描述更清楚地理解，附图中：

图1a和图1b是示出通常施加到显示装置的选通线的选通电压的时序图；

图2是用于说明根据本公开的实施方式的显示装置的示意性框图；

图3是示出根据本公开的实施方式的显示装置的选通驱动器的框图；

图4是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；

图5和图6是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图；

图7是示出根据本公开的另一实施方式的显示装置的选通驱动器的框图；

图8是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；

图9是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图；

图10是示出根据本公开的另一实施方式的显示装置的选通驱动器的框图；

图11是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；以及

图12是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图。

具体实施方式

本公开的优点和特性以及实现这些优点和特性的方法将通过参照下面与附图一起详细描述的实施方式而清楚。然而，本公开不限于本文所公开的实施方式，而是将按照各种形式来实现。实施方式仅作为示例提供以使得本领域普通技术人员可充分地理解本公开的公开和本公开的范围。因此，本公开将仅由所附权利要求书的范围限定。

并且，在以下描述中，已知的相关技术的详细描述可被省略，以免使本公开的主题不必要地模糊。本文中所使用的诸如“包括”、“具有”和“包含”的术语通常旨在允许添加其它组件，除非所述术语随术语“仅”一起使用。除非明确地另外指出，否则任何单数引用可包括复数。

即使没有明确地指出，组件也被解释为包括普通误差范围。

尽管术语“第一”、“第二”等用于描述各种组件，这些组件不受这些术语限制。这些术语仅用于将一个组件与其它组件相区分。因此，在本公开的技术构思内，下面所提及的第一组件可以是第二组件。

贯穿说明书，相同的标号通常表示相同的元件。

本公开的各种实施方式的特征可部分地或完整地彼此结合或组合，并且可在技术上以本领域技术人员所理解的各种方式互锁和操作，实施方式可独立地实现或者彼此关联地实现。

以下，将参照附图详细描述本公开的各种实施方式。

图1a和图1b是示出通常施加到显示装置的选通线的选通电压的时序图。

如图1a所示，仅在作为写入时段的第一帧1^stframe期间输出数据电压，在作为维持时段的第二帧2^ndframe至第四帧4^thframe期间不输出数据电压而输出基准电压。因此，作为写入时段的第一帧1^stframe的选通电压是用于将数据写在像素中的电压(虚线)。作为维持时段的第二至第四帧(2^ndframe至4^thframe)的选通电压是用于抑制亮度的降低的电压(实线)。

然而，如图1b所示，当低速驱动的频率增加时，甚至可在第一帧(1^stframe)中划分写入时段和维持时段。即，关于施加到第n/4选通线(n/4^thgl)的选通电压，当输出第一脉冲时的第一水平时段(1^stht)是写入时段，当输出第二至第四脉冲时的第二至第四水平时段(2^ndht至4^thht)可以是维持时段。

即，当低速驱动的频率增加时，在第一水平时段(1^stht)期间施加到第n/4选通线(n/4^thgl)的电压是用于写数据的电压(虚线)，而施加到剩余第2n/4、第3n/4和第n选通线(2n/4^thgl、3n/4^thgl和n^thgl)的电压是用于抑制亮度的降低的电压(实线)。

然而，由于施加到所有选通线n/4^thgl、2n/4^thgl、3n/4^thgl、n^thgl的电压具有相同的相位，所以施加到所有选通线n/4^thgl、2n/4^thgl、3n/4^thgl、n^thgl的电压同时向高电平转变。因此，将施加到连接到第n/4选通线n/4^thgl的像素的数据电压被施加到连接到剩余第2n/4选通线2n/4^thgl、第3n/4选通线3n/4^thgl和第n选通线n^thgl的像素，从而可能存在显示面板无法输出原始图像的问题。

图2是用于说明根据本公开的实施方式的显示装置的示意性框图。根据本公开的所有实施方式的显示装置的所有组件在操作上被联接并配置。

参照图2，根据本公开的实施方式的显示装置100包括显示面板110、数据驱动器120、选通驱动器130和定时控制器140。

显示面板110包括在使用玻璃或塑料的基板上按照矩阵彼此交叉的多条选通线gl1至glz(z是自然数)和多条数据线dl1至dly(y是自然数)。多个像素px由多条选通线gl1至glz和多条数据线dl1至dly限定。

显示面板110的各个像素px可包括发射红光的红色子像素、发射绿光的绿色子像素、发射蓝光的蓝色子像素和发射白光的白色子像素或者它们的任意变型。

显示面板110的多个像素px连接到选通线gl1至glz和数据线dl1至dly。多个像素px基于从选通线gl1至glz发送来的选通电压以及从数据线dl1至dly发送来的数据电压来操作。

更详细地，开关晶体管通过供应给各个像素px的选通线gl1至glz的选通电压而导通。从数据线dl1至dly通过导通的开关晶体管将数据电压供应给驱动晶体管以使得驱动晶体管导通。由施加到导通的驱动晶体管的数据电压来控制驱动电流。并且，有机发光二极管发射与所控制的驱动电流对应的光以显示图像。

如上所述，根据本公开的实施方式的显示装置100不限于有机发光显示装置，而可以是诸如液晶显示装置的各种类型的显示装置。

定时控制器140将数据控制信号dcs供应给数据驱动器120以控制数据驱动器120，并且将选通控制信号gcs供应给选通驱动器130以控制选通驱动器130。

即，定时控制器140基于从外部主机系统接收的定时信号ts根据各个帧所实现的定时开始进行扫描。定时控制器140根据数据驱动器120中可处理的数据信号格式来转换从外部系统接收的视频信号vs并输出所转换的视频信号。通过这样做，定时控制器140根据扫描以适当的定时控制数据驱动。

更详细地，定时控制器140从外部主机系统与视频信号vs一起接收包括垂直同步信号vsync、水平同步信号hsync、数据使能信号de、数据时钟信号dclk的各种定时信号ts。

为了控制数据驱动器120和选通驱动器130，定时控制器140接收诸如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和数据时钟信号dclk的定时信号ts以生成各种控制信号dcs和gcs并将各种控制信号dcs和gcs输出给数据驱动器120和选通驱动器130。

例如，为了控制选通驱动器130，定时控制器140输出包括选通起始脉冲gsp、选通移位时钟gsc和选通输出使能信号goe的各种选通控制信号gcs。

这里，选通起始脉冲gsp控制配置选通驱动器130的一个或更多个选通电路的操作起始定时。选通移位时钟gsc是共同输入到一个或更多个选通电路并控制选通电压vg的移位定时的时钟信号。并且，选通输出使能信号goe指定一个或更多个选通电路的定时信息。

如下面将描述的，为了控制根据本公开的实施方式的选通驱动器130的各个级s1至sz的rq节点rq-node和pq节点pq-node，选通起始脉冲gsp可包括第一选通起始脉冲rgsp和第二选通起始脉冲pgsp。并且，选通移位时钟gsc可包括具有第一相位的第一时钟信号rclk以及具有不同于第一相位的第二相位的第二时钟信号pclk。

这里，第一时钟信号rclk的脉冲宽度和第二时钟信号pclk的脉冲宽度可彼此不同。

并且，为了控制数据驱动器120，定时控制器140输出包括源极起始脉冲ssp、源极采样时钟ssc和源极输出使能信号soe的各种数据控制信号dcs。

这里，源极起始脉冲ssp控制配置数据驱动器120的一个或更多个数据电路的数据采样起始定时。源极采样时钟ssc是控制各个数据电路中的数据的采样定时的时钟信号。源极输出使能信号soe控制数据驱动器120的输出定时。

定时控制器140可被设置在控制印刷电路板上，该控制印刷电路板通过诸如柔性扁平线缆(ffc)或柔性印刷电路(fpc)的连接介质连接到结合有数据驱动器120的源极印刷电路板。

数据驱动器120将从定时控制器140接收的图像数据rgb转换为模拟数据电压vdata以将模拟数据电压输出到数据线dl1至dly。

更详细地，当以低速驱动显示装置100以便降低功耗时，数据驱动器120在用于将数据电压写在各个像素px中的写入时段期间输出用于实现图像的数据电压vdata，在用于维持写在各个像素px中的数据的维持时段期间输出基准电压vref。

数据驱动器120通过载带自动结合方法或玻璃上芯片方法连接到显示面板110的结合焊盘，或者可直接设置在显示面板110上。根据需要，数据驱动器120可被设置为集成在显示面板110中。

并且，数据驱动器120可通过膜上芯片(cof)方法来实现。在这种情况下，数据驱动器120的一端可结合到至少一个源极印刷电路板，另一端可结合到显示面板110。

数据驱动器120可包括逻辑单元，该逻辑单元包括诸如电平移位器或锁存单元、数模转换器dac和输出缓冲器的各种电路。

选通驱动器130根据定时控制器140的控制将选通电压依次供应给选通线gl1至glz。

根据驱动方法，选通驱动器130可仅位于显示面板110的一侧，或者根据需要位于两侧。

选通驱动器130可通过载带自动结合(tab)方法或玻璃上芯片(cog)方法连接到显示面板110的结合焊盘，或者如图2所示，可被实现为面板内栅极(gip)型以集成在显示面板110中。

选通驱动器130可包括移位寄存器和电平移位器。

以下，将参照图3至图5详细描述根据本公开的实施方式的显示装置的选通驱动器。

图3是示出根据本公开的实施方式的显示装置的选通驱动器的框图。

如图3所示，选通驱动器130包括第一级s1至第z级sz，第一级s1至第z级sz响应于从定时控制器140供应的选通移位时钟gsc和选通起始脉冲gsp依次输出选通电压vg1至vgz。

第一级s1至第z级sz中的每一个根据前一级的rq’节点rq’-node和pq’节点pq’-node电压依次输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

更详细地，向第一级s1施加第一选通起始脉冲rgsp和第二选通起始脉冲pgsp以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第一选通电压vg1。向第二级s2施加第一级的rq’节点电压vrq’1和pq’节点电压vpq’1以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第二选通电压vg2。向第n级sn施加第n-1级的rq’节点电压vrq’(n-1)和pq’节点电压vpq’(n-1)以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第n选通电压vgn。

图4是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图。

以下，将以第n级sn为例描述输出选通电压vg1至vgz的各个级s1至sz的操作。nmos将被描述为下面将描述的晶体管，但是不限于此，晶体管可由诸如pmos或cmos的各种类型的晶体管配置。

如图4所示，第n级包括：输出单元，其通过rq节点rq-node(n)的电压、pq节点pq-node(n)的电压和qb节点qb-node(n)的电压输出选通电压vg(n)；第一控制器，其控制rq节点rq-node(n)；第二控制器，其控制pq节点pq-node(n)；以及第三控制器，其控制qb节点qb-node(n)。

输出单元包括将第n选通电压vgn上拉的第一晶体管t1和第二晶体管t2以及将选通电压vgn下拉的第三晶体管t3。

这里，第一晶体管t1是上拉晶体管，其中rq节点rq-node(n)连接到栅极，作为输入的第一相位的第一时钟信号rclk1被施加到漏极，并且作为输出端子的选通线gln连接到源极。第一晶体管t1根据rq节点rq-node(n)的逻辑状态而导通或截止，并且当第一晶体管t1导通时，第一相位的第一时钟信号rclk1被输出到第n选通电压vgn。

第二晶体管t2是上拉晶体管，其中pq节点pq-node(n)连接到栅极，作为输入的第一相位的第二时钟信号pclk1被施加到漏极，并且作为输出端子的选通线gln连接到源极。第二晶体管t2根据pq节点pq-node(n)的逻辑状态而导通或截止，并且当第二晶体管t2导通时，第一相位的第二时钟信号pclk1被输出到第n选通电压vgn。

第三晶体管t3是下拉晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且作为输出端子的选通线gln连接到源极。第三晶体管t3根据qb节点qb-node(n)的逻辑状态而导通或截止，并且当第三晶体管t3导通时，低电位电压vgl被输出到第n选通电压vgn。

第一控制器被施加有第一时钟信号rclk以控制施加到rq节点rq-node(n)的电压，并且包括第四晶体管t4、第五晶体管t5、第十晶体管t10和第十三晶体管t13。

这里，rq节点rq-node(n)和rq’节点rq’-node(n)经由第一辅助晶体管ta1彼此连接，该第一辅助晶体管ta1由于高电位电压vgh连接到其栅极而总是导通。因此，rq节点rq-node(n)和rq’节点rq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第四晶体管t4是这样的晶体管，其中第四相位的第一时钟信号rclk4被施加到栅极，作为输入的前一级的rq’节点rq’-node(n-1)的电压被施加到漏极，并且第五晶体管t5的栅极连接到源极。第四晶体管t4根据第四相位的第一时钟信号rclk4的逻辑状态而导通或截止，并且当第四晶体管t4导通时，前一级的rq’节点rq’-node(n-1)的电压被输出到第五晶体管t5的栅极。

第五晶体管t5是这样的晶体管，其中前一级的rq’节点rq’-node(n-1)的电压被施加到栅极，作为输入的高电位电压vgh被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第五晶体管t5根据前一级的rq’节点rq’-node(n-1)的电压的逻辑状态而导通或截止，并且当第五晶体管t5导通时，高电位电压vgh被输出到rq’节点rq’-node(n)。

第十晶体管t10是这样的晶体管，其中pq’节点pq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第十晶体管t10根据pq’节点pq’-node(n)的电压的逻辑状态而导通或截止，并且当第十晶体管t10导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第十三晶体管t13是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第十三晶体管t13根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十三晶体管t13导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第二控制器被施加有第二时钟信号pclk以控制施加到pq节点pq-node(n)的电压，并且包括第八晶体管t8、第九晶体管t9、第六晶体管t6和第十四晶体管t14。

这里，pq节点pq-node(n)和pq’节点pq’-node(n)经由第二辅助晶体管ta2彼此连接，该第二辅助晶体管ta2由于高电位电压vgh连接到其栅极而总是导通。因此，pq节点pq-node(n)和pq’节点pq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第八晶体管t8是这样的晶体管，其中第四相位的第二时钟信号pclk4被施加到栅极，作为输入的前一级的pq’节点pq’-node(n-1)的电压被施加到漏极，并且第九晶体管t9的栅极连接到源极。第八晶体管t8根据第四相位的第二时钟信号pclk4的逻辑状态而导通或截止，并且当第八晶体管t8导通时，前一级的pq’节点pq’-node(n-1)的电压被输出到第九晶体管t9的栅极。

第九晶体管t9是这样的晶体管，其中前一级的pq’节点pq’-node(n-1)的电压被施加到栅极，作为输入的高电位电压vgh被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第九晶体管t9根据前一级的pq’节点pq’-node(n-1)的电压的逻辑状态而导通或截止，并且当第九晶体管t9导通时，高电位电压vgh被输出到pq’节点pq’-node(n)。

第六晶体管t6是这样的晶体管，其中rq’节点rq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第六晶体管t6根据rq’节点rq’-node(n)的电压的逻辑状态而导通或截止，并且当第六晶体管t6导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第十四晶体管t14是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第十四晶体管t14根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十四晶体管t14导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第三控制器控制施加到qb节点qb-node(n)的电压，并且包括第七晶体管t7、第十一晶体管t11和第十二晶体管t12。

第七晶体管t7是这样的晶体管，其中rq’节点rq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且qb节点qb-node(n)连接到源极。第七晶体管t7根据rq’节点rq’-node(n)的电压的逻辑状态而导通或截止，并且当第七晶体管t7导通时，低电位电压vgl被输出到qb节点qb-node(n)。

第十一晶体管t11是这样的晶体管，其中pq’节点pq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且qb节点qb-node(n)连接到源极。第十一晶体管t11根据pq’节点pq’-node(n)的电压的逻辑状态而导通或截止，并且当第十一晶体管t11导通时，低电位电压vgl被输出到qb节点qb-node(n)。

第十二晶体管t12是这样的晶体管，其中第三相位的第一时钟信号rclk3被施加到栅极，作为输入的高电位电压vgh被施加到漏极，并且qb节点qb-node(n)连接到源极。第十二晶体管t12根据第三相位的第一时钟信号rclk3的逻辑状态而导通或截止，并且当第十二晶体管t12导通时，高电位电压vgh被输出到qb节点qb-node(n)。

并且，根据本公开的实施方式的显示装置的第n级sn还包括第十五晶体管和第十六晶体管以用于控制rq节点rq-node和pq节点pq-node。

第十五晶体管t15是这样的晶体管，其中第三相位的第一时钟信号rclk3被施加到栅极，作为输入的低电位电压vgl被施加到漏极，并且第五晶体管t5的栅极连接到源极。第十五晶体管t15根据第三相位的第一时钟信号rclk3的逻辑状态而导通或截止，并且当第十五晶体管t15导通时，低电位电压vgl被输出到第五晶体管t5的栅极。

第十六晶体管t16是这样的晶体管，其中第三相位的第一时钟信号rclk3被施加到栅极，作为输入的低电位电压vgl被施加到漏极，并且第九晶体管t9的栅极连接到源极。第十六晶体管t16根据第三相位的第一时钟信号rclk3的逻辑状态而导通或截止，并且当第十六晶体管t16导通时，低电位电压vgl被输出到第九晶体管t9的栅极。

图5和图6是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图。

如图5所示，根据本公开的实施方式的显示装置的选通驱动器130的各个级可通过划分选通电压vgn输出第一时钟信号rclk时的时段与选通电压vgn输出第二时钟信号pclk时的时段来驱动。

首先，在第一时钟信号rclk输出时段中各个级的操作将描述如下。

在定时t1，当前一级的rq’节点rq’-node(n-1)的电压为高电平时，第四相位的第一时钟信号rclk4转变为高电平。因此，第四晶体管t4和第五晶体管t5导通，以使得高电位电压vgh通过第五晶体管t5被施加到rq’节点rq’-node(n)和rq节点rq-node(n)。

并且，由于高电位电压vgh被施加到rq’节点rq’-node(n)和rq节点rq-node(n)，所以栅极连接到rq’节点rq’-node(n)和rq节点rq-node(n)的第一晶体管t1、第六晶体管t6和第七晶体管t7导通。因此，第一相位的第一时钟信号rclk1经由第一晶体管t1输出到作为输出端子的第n选通线gln，低电位电压vgl经由第六晶体管t6施加到pq节点pq-node(n)和pq’节点pq’-node(n)，并且低电位电压vgl经由第七晶体管t7施加到qb节点qb-node(n)。

通过这样做，rq节点rq-node(n)在定时t1被预充电至高电位电压vgh。

接下来，在定时t2，第一相位的第一时钟信号rclk1转变为高电平。由导通的第一晶体管t1的栅源电容器crq配置自举电路，并且由于第一相位的第一时钟信号rclk1的电压转变，rq节点rq-node(n)的电压自举以升高。通过这样做，连接到第一晶体管t1的栅极的rq节点rq-node(n)的电压升高，并且第一晶体管t1的沟道充分形成，以使得第一相位的高电平第一时钟信号rclk1被输出到第n选通电压vgn。

接下来，在定时t3，第三相位的第一时钟信号rclk3转变为高电平。因此，栅极被施加有第三相位的第一时钟信号rclk3的第十二晶体管t12和第十五晶体管t15导通。因此，高电位电压vgh经由第十二晶体管t12被施加到qb节点qb-node(n)，并且低电位电压vgl经由第十五晶体管t15被施加到第五晶体管t5的栅极以使得第五晶体管t5截止。

由于高电位电压vgh被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十三晶体管t13导通。

因此，低电位电压vgl经由第十三晶体管t13被施加到rq节点rq-node(n)和rq’节点rq’-node(n)并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

接下来，在第二时钟信号pclk输出时段中各个级的操作将描述如下。

在定时t4，当前一级的pq’节点pq’-node(n-1)的电压为高电平时，第四相位的第二时钟信号pclk4转变为高电平。因此，第八晶体管t8和第九晶体管t9导通，以使得高电位电压vgh经由第九晶体管t9被施加到pq’节点pq’-node(n)和pq节点pq-node(n)。

并且，由于高电位电压vgh被施加到pq’节点pq’-node(n)和pq节点pq-node(n)，所以栅极连接到pq’节点pq’-node(n)和pq节点pq-node(n)的第二晶体管t2、第十晶体管t10和第十一晶体管t11导通。因此，第一相位的第二时钟信号pclk1经由第二晶体管t2输出到作为输出端子的第n选通线gln，低电位电压vgl经由第十晶体管t10被施加到rq节点rq-node(n)和rq’节点rq’-node(n)，并且低电位电压vgl经由第十一晶体管t11被施加到qb节点qb-node(n)。

通过这样做，pq节点pq-node(n)在定时t4被预充电至高电位电压。

接下来，在定时t5，第一相位的第二时钟信号pclk1转变为高电平。由导通的第二晶体管t2的栅源电容器cpq配置自举电路，并且由于第一相位的第二时钟信号pclk1的电压转变，pq节点pq-node(n)的电压自举以升高。通过这样做，连接到第二晶体管t2的栅极的pq节点pq-node(n)的电压升高，并且第二晶体管t2的沟道充分地形成，以使得第一相位的高电平第二时钟信号pclk1被输出到第n选通电压vgn。

接下来，在定时t6，第三相位的第一时钟信号rclk3转变为高电平。因此，栅极被施加有第三相位的第一时钟信号rclk3的第十二晶体管t12和第十六晶体管t16导通。因此，高电位电压vgh经由第十二晶体管t12被施加到qb节点qb-node(n)并且低电位电压vgl经由第十六晶体管t16被施加到第九晶体管t9的栅极以使得第九晶体管t9截止。

由于高电位电压vgh被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十四晶体管t14导通。

因此，低电位电压vgl经由第十四晶体管t14被施加到pq节点pq-node(n)和pq’节点pq’-node(n)并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

通过上述处理，根据本公开的实施方式的显示装置的选通驱动器130依次输出选择性地包括具有不同相位的第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

如上所述，选通驱动器130输出具有不同相位的第一时钟信号rclk和第二时钟信号pclk，以使得用于写数据的选通电压与用于抑制亮度的降低的选通电压可在写入时段期间以不同的定时输出。

因此，将施加到连接到特定选通线的像素的数据电压未施加到连接到剩余选通线的像素，从而可解决上述图像输出故障。

与此不同，如图6所示，根据本公开的实施方式的第一时钟信号rclk可被变换，使得第二时钟信号pckl与第一时钟信号rclk交叠。

即，第一时钟信号rclk可被变换为包括具有不同相位的两个脉冲。如上所述，第一时钟信号rclk被变换为使得可在一个水平时间内输出包括具有不同相位的两个脉冲的选通电压。

即，根据本公开的实施方式的选通驱动器可在写入时段期间输出包括第一时钟信号和第二时钟信号二者的选通电压或者仅包括第一时钟信号的选通电压，在维持时段期间输出仅包括第二时钟信号的选通电压。

以下，将参照图7和图8描述根据本公开的另一实施方式的显示装置的选通驱动器。本公开的另一实施方式与本公开的实施方式重复的描述将被省略或者将是简要的。

图7是示出根据本公开的另一实施方式的显示装置的选通驱动器的框图。在图2中的显示装置中，可使用选通驱动器230来代替选通驱动器130。

如图7所示，选通驱动器230包括第一级s1至第z级sz，第一级s1至第z级sz响应于从定时控制器140供应的选通移位时钟gsc和选通起始脉冲gsp依次输出选通电压vg1至vgz。

第一级s1至第z级sz中的每一个根据从前一级输出的选通电压vg依次输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

更详细地，第一级s1被施加有第一选通起始脉冲rgsp和第二选通起始脉冲pgsp以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第一选通电压vg1。第二级s2被施加有从第一级输出的第一选通电压vg1以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第二选通电压vg2。第n级sn被施加有从第n-1级输出的第n-1选通电压vg(n-1)以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第n选通电压vgn。

图8是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图。

以下，将以第n级sn为例描述输出选通电压vg1至vgz的各个级s1至sz的操作。nmos将被描述为下面将描述的晶体管，但不限于此，晶体管可由诸如pmos或cmos的各种类型的晶体管配置。

如图8所示，第n级包括：输出单元，其通过rq节点rq-node(n)的电压、pq节点pq-node(n)的电压和qb节点qb-node(n)的电压输出选通电压vg(n)；第一控制器，其控制rq节点rq-node(n)；第二控制器，其控制pq节点pq-node(n)；以及第三控制器，其控制qb节点qb-node(n)。

输出单元包括上拉第n选通电压vgn的第一晶体管t1和第二晶体管t2以及下拉选通电压vgn的第三晶体管t3。

第一控制器被施加有第一时钟信号rclk以控制施加到rq节点rq-node(n)的电压，并且包括第四晶体管t4、第八晶体管t8和第十晶体管t10。

这里，rq节点rq-node(n)和rq’节点rq’-node(n)经由第一辅助晶体管ta1彼此连接，该第一辅助晶体管ta1由于高电位电压vgh连接到其栅极而总是导通。因此，rq节点rq-node(n)和rq’节点rq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第四晶体管t4是这样的晶体管，其中第四相位的第一时钟信号rclk4被施加到栅极，作为输入的前一级的选通电压vg(n-1)被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第四晶体管t4根据第四相位的第一时钟信号rclk4的逻辑状态而导通或截止，并且当第四晶体管t4导通时，前一级的选通电压vg(n-1)被输出到rq’节点rq’-node(n)。

第八晶体管t8是这样的晶体管，其中pq’节点pq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第八晶体管t8根据pq’节点pq’-node(n)的电压的逻辑状态而导通或截止，并且当第八晶体管t8导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第十晶体管t10是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第十晶体管t10根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十晶体管t10导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第二控制器被施加有第二时钟信号pclk以控制施加到pq节点pq-node(n)的电压，并且包括第五晶体管t5、第七晶体管t7和第十一晶体管t11。

这里，pq节点pq-node(n)和pq’节点pq’-node(n)经由第二辅助晶体管ta2彼此连接，该第二辅助晶体管ta2由于高电位电压vgh连接到栅极而总是导通。因此，pq节点pq-node(n)和pq’节点pq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第五晶体管t5是这样的晶体管，其中第四相位的第二时钟信号pclk4被施加到栅极，作为输入的前一级的选通电压vg(n-1)被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第五晶体管t5根据第四相位的第二时钟信号pclk4的逻辑状态而导通或截止，并且当第五晶体管t5导通时，前一级的选通电压vg(n-1)被输出到pq’节点pq’-node(n)。

第七晶体管t7是这样的晶体管，其中rq’节点rq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第七晶体管t7根据rq’节点rq’-node(n)的电压的逻辑状态而导通或截止，并且当第七晶体管t7导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第十一晶体管t11是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第十一晶体管t11根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十一晶体管t11导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第三控制器控制施加到qb节点qb-node(n)的电压并且包括第六晶体管t6和第九晶体管t9。

第六晶体管t6是这样的晶体管，其中前一级的选通电压vg(n-1)被施加到栅极，作为输入的低电位电压vgl被施加到漏极，并且qb节点qb-node(n)连接到源极。第六晶体管t6根据前一级的选通电压vg(n-1)的逻辑状态而导通或截止，并且当第六晶体管t6导通时，低电位电压vgl被输出到qb节点qb-node(n)。

第九晶体管t9是这样的晶体管，其中第三相位的第一时钟信号rclk3被施加到栅极，作为输入的高电位电压vgh被施加到漏极，并且qb节点qb-node(n)连接到源极。第九晶体管t9根据第三相位的第一时钟信号rclk3的逻辑状态而导通或截止，并且当第九晶体管t9导通时，高电位电压vgh被输出到qb节点qb-node(n)。

图9是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图。

如图9所示，根据本公开的实施方式的显示装置的选通驱动器230的各个级可通过划分选通电压vgn输出第一时钟信号rclk时的时段与选通电压vgn输出第二时钟信号pclk时的时段来驱动。

首先，在第一时钟信号rclk输出时段中各个级的操作将描述如下。

在定时t1，前一级的选通电压vg(n-1)和第四相位的第一时钟信号rclk4转变为高电平。因此，第四晶体管t4导通以使得高电平选通电压vg(n-1)经由第四晶体管t4施加到rq’节点rq’-node(n)和rq节点rq-node(n)。

并且，由于高电平选通电压vg(n-1)被施加到rq’节点rq’-node(n)和rq节点rq-node(n)，所以栅极连接到rq’节点rq’-node(n)和rq节点rq-node(n)的第一晶体管t1和第七晶体管t7导通。因此，第一相位的第一时钟信号rclk1经由第一晶体管t1输出到作为输出端子的第n选通线gln，低电位电压vgl经由第七晶体管t7被施加到pq节点pq-node(n)和pq’节点pq’-node(n)。

并且，前一级的选通电压vg(n-1)转变为高电平以使得第六晶体管t6导通。因此，低电位电压vgl被施加到qb节点qb-node(n)。

通过这样做，rq节点rq-node(n)在定时t1预充电至高电位电压vgh。

接下来，在定时t2，第一相位的第一时钟信号rclk1转变为高电平。由导通的第一晶体管t1的栅源电容器crq配置自举电路，并且由于第一相位的第一时钟信号rclk1的电压转变，rq节点rq-node(n)的电压自举以升高。通过这样做，连接到第一晶体管t1的栅极的rq节点rq-node(n)的电压升高，并且第一晶体管t1的沟道充分地形成以使得第一相位的高电平第一时钟信号rclk1被输出到第n选通电压vgn。

接下来，在定时t3，第三相位的第一时钟信号rclk3转变为高电平。因此，栅极被供应有第三相位的第一时钟信号rclk3的第九晶体管t9导通。因此，高电位电压vgh经由第九晶体管t9被施加到qb节点qb-node(n)。

由于高电位电压vgh被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十晶体管t10导通。

因此，低电位电压vgl经由第十晶体管t10被施加到rq节点rq-node(n)和rq’节点rq’-node(n)，并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

接下来，在第二时钟信号pclk输出时段中各个级的操作将描述如下。

在定时t4，前一级的选通电压vg(n-1)和第四相位的第二时钟信号pclk4转变为高电平。因此，第五晶体管t5导通以使得高电平选通电压vg(n-1)经由第五晶体管t5被施加到pq’节点pq’-node(n)和pq节点pq-node(n)。

并且，由于高电平选通电压vg(n-1)被施加到pq’节点pq’-node(n)和pq节点pq-node(n)，所以栅极连接到pq’节点pq’-node(n)和pq节点pq-node(n)的第二晶体管t2和第八晶体管t8导通。因此，第一相位的第二时钟信号pclk1经由第二晶体管t2输出到作为输出端子的第n选通线gln，并且低电位电压vgl经由第八晶体管t8被施加到rq节点rq-node(n)和rq’节点rq’-node(n)。

并且，前一级的选通电压vg(n-1)转变为高电平以使得第六晶体管t6导通。因此，低电位电压vgl被施加到qb节点qb-node(n)。

通过这样做，pq节点pq-node(n)在定时t4预充电至高电位电压。

接下来，在定时t5，第一相位的第二时钟信号pclk1转变为高电平。自举电路由导通的第二晶体管t2的栅源电容器cpq配置，并且由于第一相位的第二时钟信号pclk1的电压转变，pq节点pq-node(n)的电压自举以升高。通过这样做，连接到第二晶体管t2的栅极的pq节点pq-node(n)的电压升高，并且第二晶体管t2的沟道充分地形成以使得第一相位的高电平第二时钟信号pclk1输出到第n选通电压vgn。

接下来，在定时t6，第三相位的第一时钟信号rclk3转变为高电平。因此，栅极被施加有第三相位的第一时钟信号rclk3的第九晶体管t9导通。因此，高电位电压vgh经由第九晶体管t9被施加到qb节点qb-node(n)。

由于高电位电压vgh被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十一晶体管t11导通。

因此，低电位电压vgl经由第十一晶体管t11被施加到pq节点pq-node(n)和pq’节点pq’-node(n)，并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

通过上述处理，根据本公开的另一实施方式的显示装置的选通驱动器230依次输出选择性地包括具有不同相位的第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

如上所述，根据本公开的另一实施方式的显示装置的选通驱动器230输出具有不同相位的第一时钟信号rclk和第二时钟信号pclk，以使得用于写数据的选通电压与用于抑制亮度的降低的选通电压在写入时段期间以不同的定时输出。

因此，将施加到连接到特定选通线的像素的数据电压未施加到连接到剩余选通线的像素，从而可解决上述图像输出故障。

以下，将参照图7和图8描述根据本公开的另一实施方式的显示装置的选通驱动器。本公开的另一实施方式与本公开的该实施方式重复的描述将被省略或者将是简要的。

图10是示出根据本公开的另一实施方式的显示装置的选通驱动器330的框图。在图1中的显示装置中，可使用选通驱动器330来代替选通驱动器130。

如图10所示，选通驱动器330包括第一级s1至第z级sz，该第一级s1至第z级sz响应于从定时控制器140供应的选通移位时钟gsc和选通起始脉冲gsp依次输出选通电压vg1至vgz。

第一级s1至第z级sz中的每一个根据从前一级输出的选通电压vg以及前一级的rq’节点和pq’节点电压依次输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

更详细地，第一级s1被施加有第一选通起始脉冲rgsp和第二选通起始脉冲pgsp以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第一选通电压vg1。第二级s2被施加有从第一级输出的第一选通电压vg1以及rq’节点电压vrq’1和pq’节点电压vpq’1以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第二选通电压vg2。第n级sn被施加有从第n-1级输出的第n-1选通电压vg(n-1)以及rq’节点电压vrq’(n-1)和pq’节点电压vpq’(n-1)以输出选择性地包括第一时钟信号rclk和第二时钟信号pclk的第n选通电压vgn。

图11是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图。

以下，将以第n级sn为例描述输出选通电压vg1至vgz的各个级s1至sz的操作。nmos将被描述为下面将描述的晶体管，但是晶体管可由诸如pmos或cmos的各种类型的晶体管配置。

如图11所示，第n级包括：输出单元，其通过rq节点rq-node(n)的电压、pq节点pq-node(n)的电压和qb节点qb-node(n)的电压输出选通电压vg(n)；第一控制器，其控制rq节点rq-node(n)；第二控制器，其控制pq节点pq-node(n)；以及第三控制器，其控制qb节点qb-node(n)。

输出单元包括上拉第n选通电压的第一晶体管t1和第二晶体管t2以及下拉选通电压vgn的第三晶体管t3。

第一控制器被施加有第一时钟信号rclk以控制施加到rq节点rq-node(n)的电压并且包括第四晶体管t4、第九晶体管t9和第十晶体管t10。

这里，rq节点rq-node(n)和rq’节点rq’-node(n)经由第一辅助晶体管ta1彼此连接，该第一辅助晶体管ta1由于高电位电压vgh连接到栅极而总是导通。因此，rq节点rq-node(n)和rq’节点rq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第四晶体管t4是这样的晶体管，其中第二相位的第一时钟信号rclk2被施加到栅极，作为输入的前一级的选通电压vg(n-1)被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第四晶体管t4根据第二相位的第一时钟信号rclk2的逻辑状态而导通或截止，并且当第四晶体管t4导通时，前一级的选通电压vg(n-1)输出到rq’节点rq’-node(n)。

第九晶体管t9是这样的晶体管，其中pq’节点pq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第九晶体管t9根据pq’节点pq’-node(n)的电压的逻辑状态而导通或截止，并且当第九晶体管t9导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第十晶体管t10是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且rq’节点rq’-node(n)连接到源极。第十晶体管t10根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十晶体管t10导通时，低电位电压vgl被输出到rq’节点rq’-node(n)。

第二控制器被施加有第二时钟信号pclk以控制施加到pq节点pq-node(n)的电压，并且包括第五晶体管t5、第八晶体管t8和第十一晶体管t11。

这里，pq节点pq-node(n)和pq’节点pq’-node(n)经由第二辅助晶体管ta2彼此连接，该第二辅助晶体管ta2由于高电位电压vgh连接到栅极而总是导通。因此，pq节点pq-node(n)和pq’节点pq’-node(n)自举，以使得除了输出选通电压vgn的定时之外，向其施加相同的电压。

第五晶体管t5是这样的晶体管，其中第二相位的第二时钟信号pclk2被施加到栅极，作为输入的前一级的选通电压vg(n-1)被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第五晶体管t5根据第二相位的第二时钟信号pclk2的逻辑状态而导通或截止，并且当第五晶体管t5导通时，前一级的选通电压vg(n-1)被输出到pq’节点pq’-node(n)。

第八晶体管t8是这样的晶体管，其中rq’节点rq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第八晶体管t8根据rq’节点rq’-node(n)的电压的逻辑状态而导通或截止，并且当第八晶体管t8导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第十一晶体管t11是这样的晶体管，其中qb节点qb-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且pq’节点pq’-node(n)连接到源极。第十一晶体管t11根据qb节点qb-node(n)的电压的逻辑状态而导通或截止，并且当第十一晶体管t11导通时，低电位电压vgl被输出到pq’节点pq’-node(n)。

第三控制器控制施加到qb节点qb-node(n)的电压，并且包括第六晶体管t6和第七晶体管t7。

第六晶体管t6是这样的晶体管，其中施加有第二相位的第一时钟信号rclk2的电容器con的另一电极连接到栅极的一个电极，作为输入的第二相位的第一时钟信号rclk2被施加到漏极，并且qb节点qb-node(n)连接到源极。第六晶体管t6根据电容器con的所述另一电极的第二相位的第一时钟信号rclk2的耦合电压的逻辑状态而导通或截止，并且当第六晶体管t6导通时，第二相位的第一时钟信号rclk2被输出到qb节点qb-node(n)。

第七晶体管t7是这样的晶体管，其中rq’节点rq’-node(n)连接到栅极，作为输入的低电位电压vgl被施加到漏极，并且qb节点qb-node(n)连接到源极。第七晶体管t7根据rq’节点rq’-node(n)的电压的逻辑状态而导通或截止，并且当第七晶体管t7导通时，低电位电压vgl被输出到qb节点qb-node(n)。

根据本公开的另一实施方式的显示装置的第n级sn还可包括第十二晶体管t12和第十三晶体管t13以控制第六晶体管t6的栅极。

第十二晶体管t12是这样的晶体管，其中前一级的rq’节点rq’-node(n-1)的电压被施加到栅极，作为输入的高电位电压vgh被施加到漏极，并且第六晶体管t6的栅极连接到源极。第十二晶体管t12根据前一级的rq’节点rq’-node(n-1)的电压的逻辑状态而导通或截止，并且当第十二晶体管t12导通时，低电位电压vgl被输出到第六晶体管t6的栅极。

第十三晶体管t13是这样的晶体管，其中前一级的pq’节点pq’-node(n-1)的电压被施加到栅极，作为输入的低电位电压vgl被施加到漏极，并且第六晶体管t6的栅极连接到源极。第十三晶体管t13根据前一级的pq’节点pq’-node(n-1)的电压的逻辑状态而导通或截止，并且当第十三晶体管t13导通时，低电位电压vgl被输出到第六晶体管t6的栅极。

图12是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图。

如图12所示，根据本公开的另一实施方式的显示装置的选通驱动器330的各个级可通过划分选通电压vgn输出第一时钟信号rclk的时段与选通电压vgn输出第二时钟信号pclk的时段来驱动。

首先，在第一时钟信号rclk输出时段中各个级的操作将描述如下。

在定时t1，前一级的选通电压vg(n-1)和第二相位的第一时钟信号rclk2转变为高电平。因此，第四晶体管t4导通以使得高电平选通电压vg(n-1)经由第四晶体管t4被施加到rq’节点rq’-node(n)和rq节点rq-node(n)。

并且，由于高电平选通电压vg(n-1)被施加到rq’节点rq’-node(n)和rq节点rq-node(n)，所以栅极连接到rq’节点rq’-node(n)和rq节点rq-node(n)的第一晶体管t1、第七晶体管t7和第八晶体管t8导通。因此，第一相位的第一时钟信号rclk1经由第一晶体管t1输出到第n选通线gln，低电位电压vgl经由第八晶体管t8被施加到pq节点pq-node(n)和pq’节点pq’-node(n)，并且低电位电压vgl经由第七晶体管t7被施加到qb节点qb-node(n)。

并且，由于前一级的rq’节点rq’-node(n-1)的电压为高电平，所以第十二晶体管t12导通以使得低电位电压vgl被施加到第六晶体管t6的栅极。因此，第六晶体管t6截止。

通过这样做，rq节点rq-node(n)在定时t1被预充电至高电位电压vgh。

接下来，在定时t2，第一相位的第一时钟信号rclk1转变为高电平。由导通的第一晶体管t1的栅源电容器crq配置自举电路，并且由于第一相位的第一时钟信号rclk1的电压转变，rq节点rq-node(n)的电压自举以升高。通过这样做，连接到第一晶体管t1的栅极的rq节点rq-node(n)的电压升高，并且第一晶体管t1的沟道充分地形成以使得第一相位的高电平第一时钟信号rclk1被输出到第n选通电压vgn。

接下来，在定时t3，第二相位的第一时钟信号rclk2转变为高电平。

在这种情况下，由于前一级的rq’节点rq’-node(n-1)和pq’节点pq’-node(n-1)的电压为低电平，所以第十二晶体管t12和第十三晶体管t13截止，从而第六晶体管t6的栅极处于浮置状态。

因此，电容器con的另一电极的第二相位的第一时钟信号rclk2的耦合电压被施加到栅极的第六晶体管t6导通。因此，第二相位的高电平第一时钟信号rclk2经由第六晶体管t6被施加到qb节点qb-node(n)。

并且，由于第二相位的高电平第一时钟信号rclk2被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十晶体管t10导通。

因此，低电位电压vgl经由第十晶体管t10被施加到rq节点rq-node(n)和rq’节点rq’-node(n)，并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

接下来，在第二时钟信号pclk输出时段中各个级的操作将描述如下。

在定时t4，前一级的选通电压vg(n-1)和第二相位的第二时钟信号pclk2转变为高电平。因此，第五晶体管t5导通以使得高电平选通电压vg(n-1)经由第五晶体管t5被施加到pq’节点pq’-node(n)和pq节点pq-node(n)。

并且，由于高电平选通电压vg(n-1)被施加到pq’节点pq’-node(n)和pq节点pq-node(n)，所以栅极连接到pq’节点pq’-node(n)和pq节点pq-node(n)的第二晶体管t2和第九晶体管t9导通。因此，第一相位的第二时钟信号pclk1经由第二晶体管t2输出到作为输出端子的第n选通线gln，并且低电位电压vgl经由第九晶体管t9被施加到rq节点rq-node(n)和rq’节点rq’-node(n)。

并且，由于前一级的pq’节点pq’-node(n-1)的电压为高电平，所以第十三晶体管t13导通以使得低电位电压vgl被施加到第六晶体管t6的栅极。因此，第六晶体管t6截止。

通过这样做，pq节点pq-node(n)在定时t4预充电至高电位电压。

接下来，在定时t5，第一相位的第二时钟信号pclk1转变为高电平。由导通的第二晶体管t2的栅源电容器crq配置自举电路，并且由于第一相位的第二时钟信号pclk1的电压转变，pq节点pq-node(n)的电压自举以升高。通过这样做，连接到第二晶体管t2的栅极的pq节点pq-node(n)的电压升高，并且第二晶体管t2的沟道充分地形成以使得第一相位的高电平的第二时钟信号pclk1输出到第n选通电压vgn。

第二相位的第一时钟信号rclk2转变为高电平。

在这种情况下，由于前一级的rq’节点rq’-node(n-1)和pq’节点pq’-node(n-1)的电压为低电平，所以第十二晶体管t12和第十三晶体管t13截止，从而第六晶体管t6的栅极处于浮置状态。

因此，电容器con的另一电极的第二相位的第一时钟信号rclk2的耦合电压被施加到栅极的第六晶体管t6导通。因此，第二相位的高电平第一时钟信号rclk2经由第六晶体管t6被施加到qb节点qb-node(n)。

由于高电位电压vgh被施加到qb节点qb-node(n)，所以栅极连接到qb节点qb-node(n)的第三晶体管t3和第十一晶体管t11导通。

因此，低电位电压vgl经由第十一晶体管t11被施加到pq节点pq-node(n)和pq’节点pq’-node(n)，并且低电位电压vgl经由第三晶体管t3输出到第n选通电压vgn。

通过上述处理，根据本公开的另一实施方式的显示装置的选通驱动器330依次输出选择性地包括具有不同相位的第一时钟信号rclk和第二时钟信号pclk的选通电压vg1至vgz。

如上所述，根据本公开的另一实施方式的显示装置的选通驱动器330输出具有不同相位的第一时钟信号rclk和第二时钟信号pclk以使得用于写数据的选通电压与用于抑制亮度的降低的选通电压在写入时段期间以不同的定时输出。

因此，将施加到连接到特定选通线的像素的数据电压未被施加到连接到剩余选通线的像素，从而可解决上述图像输出故障。

本公开的实施方式也可描述如下。

根据本公开的一方面，提供了一种选通驱动器。该选通驱动器包括彼此相关地连接的多个级，所述多个级中的每一个包括：输出单元，其通过rq节点的电压、pq节点的电压和qb节点的电压输出选通电压；第一控制器，其控制rq节点；第二控制器，其控制pq节点；以及第三控制器，其控制qb节点，并且选通电压由具有第一相位的第一时钟信号以及具有与第一相位不同的第二相位的第二时钟信号配置。

根据本公开的另一方面，第一时钟信号可被施加到第一控制器，并且第二时钟信号可被施加到第二控制器。

根据本公开的另一方面，第一时钟信号的脉冲宽度可不同于第二时钟信号的脉冲宽度。

根据本公开的另一方面，输出单元可包括：第一晶体管，其根据rq节点的电压输出第一时钟信号作为选通电压；第二晶体管，其根据pq节点的电压输出第二时钟信号作为选通电压；以及第三晶体管，其根据qb节点的电压输出低电位电压作为选通电压。

根据本公开的另一方面，第一控制器可包括：第五晶体管，其根据前一级的rq节点的电压将高电位电压输出到rq节点；第十晶体管，其根据pq节点的电压将低电位电压输出到rq节点；以及第十三晶体管，其根据qb节点的电压将低电位电压输出到rq节点，第二控制器可包括：第六晶体管，其根据rq节点的电压将低电位电压输出到pq节点；第九晶体管，其根据前一级的pq节点的电压将高电位电压输出到pq节点；以及第十四晶体管，其根据qb节点的电压将低电位电压输出到pq节点，并且第三控制器可包括：第七晶体管，其根据rq节点的电压将低电位电压输出到qb节点；第十一晶体管，其根据pq节点的电压将低电位电压输出到qb节点；以及第十二晶体管，其根据第二时钟信号将高电位电压输出到qb节点。

根据本公开的另一方面，第一控制器可包括：第四晶体管，其根据第一时钟信号将前一级的选通电压输出到rq节点；第八晶体管，其根据pq节点的电压将低电位电压输出到rq节点；以及第十晶体管，其根据qb节点的电压将低电位电压输出到rq节点，第二控制器可包括：第五晶体管，其根据第二时钟信号将前一级的选通电压输出到pq节点；第七晶体管，其根据rq节点的电压将低电位电压输出到pq节点；以及第十一晶体管，其根据qb节点的电压将低电位电压输出到pq节点，并且第三控制器可包括：第六晶体管，其根据前一级的选通电压将低电位电压输出到qb节点；以及第九晶体管，其根据第二时钟信号将高电位电压输出到qb节点。

根据本公开的另一方面，第一控制器可包括：第四晶体管，其根据第一时钟信号将前一级的选通电压输出到rq节点；第九晶体管，其根据pq节点的电压将低电位电压输出到rq节点；以及第十晶体管，其根据qb节点的电压将低电位电压输出到rq节点，第二控制器可包括：第五晶体管，其根据第二时钟信号将前一级的选通电压输出到pq节点；第八晶体管，其根据rq节点的电压将低电位电压输出到pq节点；以及第十一晶体管，其根据qb节点的电压将低电位电压输出到pq节点，并且第三控制器可包括：第六晶体管，其根据第一时钟信号将第一时钟信号输出到qb节点；以及第七晶体管，其根据rq节点的电压将低电位电压输出到qb节点。

根据本公开的另一方面，提供了一种显示装置。该显示装置包括：显示面板；选通驱动器，其在显示面板中以输出选通电压；以及数据驱动器，其在写入时段期间输出数据电压并且在维持时段期间输出基准电压，并且选通电压由具有第一相位的第一时钟信号以及具有与第一相位不同的第二相位的第二时钟信号配置。

根据本公开的另一方面，选通驱动器可在写入时段期间输出包括第一时钟信号和第二时钟信号二者的选通电压，在维持时段期间输出仅包括第二时钟信号的选通电压。

根据本公开的另一方面，选通驱动器可在写入时段期间输出仅包括第一时钟信号的选通电压，在维持时段期间输出仅包括第二时钟信号的选通电压。

尽管参照附图详细描述了本公开的实施方式，本公开不限于此，而是可在不脱离本公开的技术构思的情况下以许多不同的形式具体实现。因此，本公开的实施方式仅为了例示性目的而提供，而非旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应该理解，上述实施方式在所有方面均为例示性，而非限制本公开。本公开的保护范围应该基于以下权利要求书来解释，其等同范围内的所有技术构思应该被解释为落入本公开的范围内。

相关申请的交叉引用

本申请要求2017年10月27日在韩国知识产权局提交的韩国专利申请no.10-2017-0141400的优先权，其公开通过引用并入本文。