显示装置和驱动该显示装置的方法与流程

技术领域

本公开的各种实施例涉及一种显示装置。

背景技术：

显示装置的代表性示例包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)装置、场效应显示器(FED)和电泳显示装置。

与LCD的不同，OLED装置具有自发光特性并且不需要单独的光源，使得与LCD的厚度和重量相比，OLED装置的厚度和重量可以减小。此外，OLED装置因为低功耗、高亮度和高响应速度的高级特性而作为下一代显示装置备受关注。

近来，已经开发了这样的显示装置以具有柔性的、可折叠的或可延伸的结构。

技术实现要素：

本公开的各种实施例涉及一种即使在伸长时也能够以均匀的亮度显示图像的显示装置。

本公开的实施例可以提供一种显示装置，该显示装置包括：基底，包括像素区和围绕像素区的外围区，像素区包括第一区和围绕第一区的第二区；基体层，设置在像素区上，并包括其上设置有相应的像素的多个岛图案和将相邻的岛图案彼此结合的多个桥接图案，所述多个岛图案和所述多个桥接图案设置在第一区上；以及多个第一突起和多个第二突起，设置在基体层上并突出到第二区中。

在实施例中，结合到像素的信号线可以设置在所述多个桥接图案上。

在实施例中，所述多个岛图案中的每个可以具有矩形形状，所述多个岛图案的各个边可以与多个相应的桥接图案结合。

在实施例中，显示装置还可以包括设置在基体层上并被构造为测量基底的伸长程度的感测线。

在实施例中，所述多个第一突起和所述多个第二突起可以包括在感测线中。

在实施例中，当基底不伸长时，所述多个第一突起和所述多个第二突起可以彼此接触。当基底伸长时，所述多个第一突起和所述多个第二突起可以彼此分隔开。

在实施例中，所述多个第一突起可以从所述多个岛图案中的每个岛图案的一侧突出，所述多个第二突起可以从所述多个相应的桥接图案的一侧突出，使得所述多个第二突起在第二区中与所述多个第一突起连接。

在实施例中，显示装置还可以包括：扫描驱动器，被构造为通过扫描线向像素供应扫描信号；数据驱动器，被构造为通过数据线向像素供应数据信号；感测单元，被构造为参考感测线的电阻的变化来测量基底的伸长程度；以及数据补偿单元，被构造为参考基底的伸长程度来补偿数据信号。

在实施例中，感测线可以与数据线接触。

在实施例中，数据驱动器可以在第一时间段期间向数据线供应用于显示图像的数据信号。数据驱动器可以在第二时间段期间向数据线供应参考数据信号，参考数据信号被提供为用于测量基底的伸长程度。

在实施例中，感测单元可以在第二时间段期间感测流过数据线的电流。

在实施例中，所述多个第一突起和所述多个第二突起中的每个可以包括设置在所述多个岛图案中的每个与结合到所述多个岛图案的所述多个相应的桥接图案之间的多个第一子突起和多个第二子突起。随着基底的伸长程度的增加，彼此接触的所述多个第一子突起和所述多个第二子突起的数量可以减少。

在实施例中，显示装置还可以包括被构造为向像素供应第一电源的驱动电压线和子驱动电压线。

在实施例中，所述多个第一突起和所述多个第二突起可以包括在子驱动电压线中。

在实施例中，当基底不伸长时，所述多个第一突起和所述多个第二突起可以彼此分隔开。当基底伸长时，所述多个第一突起和所述多个第二突起可以彼此接触。

在实施例中，当基底伸长时，可以通过驱动电压线和子驱动电压线向像素供应第一电源。

在实施例中，所述多个第一突起中的每个可以从所述多个岛图案中的每个岛图案的一侧突出，所述多个第二突起中的每个可以从与突出有所述多个第一突起中的每个第一突起的岛图案相邻的另一岛图案的一侧突出。

在实施例中，第一突起可以从岛图案中的每个岛图案的一侧突出，第二突起可以从相应的桥接图案的一侧突出。

在实施例中，显示装置还可以包括：第一绝缘层，设置在基体层上；以及第二绝缘层，设置在第一绝缘层上。

在实施例中，驱动电压线可以设置在第二绝缘层上。

在实施例中，像素中的每个可以包括晶体管，晶体管可以包括：栅电极，设置在第一绝缘层上；以及源电极和漏电极，设置在第二绝缘层上。

在实施例中，所述多个第一突起和所述多个第二突起可以设置在第二绝缘层上。

在实施例中，驱动电压线和子驱动电压线可以设置在同一层上。

本公开的实施例可以提供一种驱动显示装置的方法，所述显示装置包括基底和设置在基底上的像素，该方法包括：向数据线供应参考数据信号；参考流过数据线的电流来计算基底的伸长程度；参考基底的伸长程度补偿用于显示图像的数据信号；以及通过数据线向像素供应补偿的数据信号。

在实施例中，包括第一突起和第二突起的感测线可以结合到数据线。当基底不伸长时，第一突起和第二突起可以彼此接触。当基底伸长时，第一突起和第二突起可以彼此分隔开。

在实施例中，随着基底的伸长程度可以增加，感测线的电阻增大。

在实施例中，可以补偿数据信号，使得当基底伸长时的亮度可以比当基底不伸长时的亮度高。

附图说明

现在将在下文中参照附图更充分地描述示例实施例；然而，它们可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达示例实施例的范围。

在附图中，为了清楚说明，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记始终表示同样的元件。

图1是示意性地示出根据本公开的实施例的有机发光二极管(OLED)装置的构造的框图；

图2是示出根据本公开的实施例的包括在OLED装置中的基底的图；

图3是示出根据本公开的实施例的基体层的岛图案和桥接图案的图；

图4和图5是示出图1中示出的像素的实施例的电路图；

图6是示出图4中示出的像素的构造的示例的平面图；

图7是沿图6的线I-I'截取的剖视图；

图8是示出根据本公开的实施例的感测线的平面图；

图9是沿图8的线II-II'截取的剖视图；

图10和图11是示出根据本公开的实施例的当OLED装置伸长时被分离成多个部分的感测线的图；

图12是示出根据本公开的实施例的子驱动电压线的平面图；

图13是示出根据本公开的实施例的当OLED装置伸长时彼此接触的突起的图；

图14是示出根据本公开的实施例的子驱动电压线的平面图；

图15是示出根据本公开的实施例的OLED装置的基体层的平面图；以及

图16A和图16B是图15的部分A的放大图。

具体实施方式

各种实施例的细节包括在详细描述和图中。

参照稍后与附图一起详细描述的实施例，本公开的优点和特征及其实现方法将是清楚的。本公开不限于下面的实施例，并且各种修改是可行的。将理解的是，当元件被称为“结合”到另一元件时，该元件可以直接结合到所述另一元件或者间接结合到所述另一元件并且其它元件置于该元件与所述另一元件之间。此外，在附图中，省略了与本公开无关的部分以使本发明构思的描述清楚，贯穿不同的附图使用相同的附图标记来表示相同或相似的组件。

在下文中，将参照与本公开的实施例有关的附图来描述根据本公开的实施例的有机发光二极管(OLED)装置。

图1是示意性地示出根据本公开的实施例的OLED装置1的构造的框图。图2是示出根据本公开的实施例的包括在OLED装置1中的基底100的图。

参照图1，根据本公开的实施例的OLED装置1可以包括显示面板300和显示驱动单元400。

显示面板300可以包括像素PXL以及结合到像素PXL的数据线D1至Dq和扫描线S1至Sp。

各个像素PXL可以通过相应的数据线D1至Dq和相应的扫描线S1至Sp接收数据信号和扫描信号。

像素PXL可以与第一电源ELVDD和第二电源ELVSS结合。

每个像素PXL可以包括发光元件(例如，OLED)。像素PXL可以通过从第一电源ELVDD经由发光元件流向第二电源ELVSS的电流来产生与数据信号对应的光。

显示驱动单元400可以包括扫描驱动器410、数据驱动器420、感测单元430、数据补偿单元440和时序控制器450。

扫描驱动器410可以响应于扫描驱动器控制信号SCS而向扫描线S1至Sp供应扫描信号。例如，扫描驱动器410可以向扫描线S1至Sp顺序地供应扫描信号。

为了与扫描线S1至Sp的连接，扫描驱动器410可以直接安装在设置有像素PXL的基底100上，或者通过诸如柔性电路板的单独组件与基底100结合。

数据驱动器420可以从时序控制器450接收数据驱动器控制信号DCS和图像数据DATA，并产生数据信号。

在实施例中，每一帧可以包括第一时间段和第二时间段。第一时间段可以是向像素PXL供应用于显示图像的数据信号并显示与数据信号对应的图像的时间段。第二时间段可以是每一帧时间段中除了第一时间段之外的时间段，换言之，可以是不显示图像的非显示时间段。

数据驱动器420可以在第一时间段期间向数据线D1至Dq供应产生的数据信号。

数据驱动器420可以在第二时间段期间供应用于感测数据线D1至Dq的电阻的参考数据信号。

为了与数据线D1至Dq的连接，数据驱动器420可以直接安装在设置有像素PXL的基底100上，或者通过诸如柔性电路板的单独组件与基底100结合。

如果向特定扫描线供应扫描信号，那么与该特定扫描线结合的一些像素PXL可以接收从相应的数据线D1至Dq发送的数据信号。因此，一些像素PXL可以以与接收的数据信号对应的亮度发射光。

感测单元430可以在第二时间段期间通过感测流过各条数据线D1至Dq的电流来感测OLED装置1的伸长程度，并且由电流计算设置在OLED装置1中的感测线的电阻的变化。

感测单元430可以参考感测线的电阻的变化来感测OLED装置1的伸长程度。

感测单元430可以向数据补偿单元440发送表示OLED装置1的伸长程度的信号STS。

参考从感测单元430获得的信号STS，数据补偿单元440可以补偿将提供给显示面板300的数据信号。

在下文中将描述使用感测单元430和数据补偿单元440补偿将在显示面板300上显示的图像的亮度的方法。

时序控制器450可以产生用于控制扫描驱动器410和数据驱动器420的控制信号。

例如，控制信号可以包括用于控制扫描驱动器410的扫描驱动器控制信号SCS和用于控制数据驱动器420的数据驱动器控制信号DCS。

时序控制器450可以使用来自图形控制器(未示出)的外部输入信号来产生扫描驱动器控制信号SCS和数据驱动器控制信号DCS。

例如，外部输入信号可以包括点时钟DCLK、数据使能信号DE、垂直同步信号Vsync和水平同步信号Hsync。

时序控制器450可以向扫描驱动器410供应扫描驱动器控制信号SCS，并向数据驱动器420供应数据驱动器控制信号DCS。

时序控制器450可以将从外部装置输入的图像数据RGB转换成与数据驱动器420的规格兼容的图像数据DATA，然后向数据驱动器420供应图像数据DATA。

数据使能信号DE可以是限定输入有效数据的时间段的信号。一个循环可以被设置为与水平同步信号Hsync的一个水平周期相等的一个水平周期。

参照图1，示出了单独地设置扫描驱动器410、数据驱动器420和时序控制器450的示例，但是根据需要，前述的组件中的至少一些可以彼此集成。

此外，在图1中，数据补偿单元440示出为与时序控制器450集成，但是数据补偿单元440可以与感测单元430集成或者与感测单元430和时序控制器450单独地设置。

扫描驱动器410、数据驱动器420和时序控制器450可以以例如玻璃覆晶形式、塑料覆晶形式、载带封装件形式和薄膜覆晶形式的各种形式来安装。

参照图2，显示面板300的基底100可以是用于支撑形成在其上表面上的像素PXL的结构，并且可以是可伸长的，使得它可以在至少一个方向上拉伸或收缩。

基底100可以包括像素区AA和外围区NA。

多个像素PXL设置在像素区AA中，使得可以在像素区AA上显示图像。因此，像素区AA可以表示显示区。

用于驱动像素PXL的组件(例如，显示驱动单元400和信号线)可以设置在外围区NA中。因为像素PXL不存在于外围区NA中，所以外围区NA可以表示非显示区。

例如，外围区NA可以形成在像素区AA外部，并具有这样的形状：它包围像素区AA中的至少一部分像素区AA。

基底100可以由诸如树脂的绝缘材料制成。此外，基底100可以由具有柔性的材料制成以成为可弯曲的或可折叠的，并且基底100可具有单层结构或多层结构。

例如，基底100可以包括以下材料中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素、乙酸丙酸纤维素和聚氨酯。

参照图2，像素区AA可以包括第一区AA1和第二区AA2。

在下文中将描述的基体层的岛图案和桥接图案可以设置在第一区AA1中。因此，第一区AA1的形状可以与岛图案的形状和桥接图案的形状对应。

第二区AA2可以是第一区AA1的外围区，可形成在第一区AA1外部，并可具有围绕第一区AA1的外周的形状。基体层可以不设置在除了与这里稍后将描述的感测线和子驱动电压线叠置的区域之外的第二区AA2上。

图3是示出根据本公开的实施例的基体层的岛图案和桥接图案的图。

参照图3，基体层110可以具有岛形状，并可包括多个岛图案IS和多个桥接图案BR。

详细地，多个岛图案IS可以规则地布置在第一轴(X轴)和第二轴(Y轴)方向上。相邻的岛图案IS可以通过至少一个桥接图案BR彼此结合。

像素结构(例如，薄膜晶体管、电容器和OLED)可以形成在每个岛图案IS上。单个像素PXL可以形成在每个岛图案IS上，或者多个像素PXL可以形成在每个岛图案IS上。

每个桥接图案BR可以设置有用于向相应的像素结构供应电源电压、数据信号和扫描信号等的线。

当OLED装置1伸长或缩短时，岛图案IS之间的距离可以增大或减小。在这种情况下，各个岛图案IS的形状不会变形。即，每个岛图案IS的宽度和高度不会增大或减小。因此，形成在岛图案IS上的像素PXL的结构也不会变形。

然而，当基底100伸长时，将岛图案IS彼此结合的桥接图案BR会变形。

参照图3，示出了每个岛图案IS具有矩形形状的示例，但是本公开不限于此。例如，岛图案IS的形状可以以各种方式进行改变。将岛图案IS彼此结合的桥接图案BR中的每个的形状也可以不受限制地以各种方式进行改变。

图4和图5是示出图1中示出的像素的实施例的电路图。出于解释的目的，图4和图5分别仅示出了与第p扫描线Sp和第q数据线Dq结合的像素PXL和PXL'。

参照图4，像素PXL可以包括OLED、以及结合到第q数据线Dq和第p扫描线Sp以控制OLED的像素电路PC。

OLED的阳极电极可以结合到像素电路PC，其阴极电极可以结合到第二电源ELVSS。

OLED可以发射具有与从像素电路PC供应的电流对应的预定亮度的光。

当从第p扫描线Sp供应扫描信号时，像素电路PC可以存储从第q数据线Dq供应的数据信号。像素电路PC可以响应于存储的数据信号来控制将向OLED供应的电流。

在实施例中，像素电路PC可以包括第一晶体管TR1、第二晶体管TR2和存储电容器Cst。

第一晶体管TR1可以结合在第q数据线Dq与第二晶体管TR2之间。

例如，第一晶体管TR1的栅电极可以结合到第p扫描线Sp，其第一电极可以结合到第q数据线Dq，其第二电极可以结合到第二晶体管TR2的栅电极。

当从第p扫描线Sp供应扫描信号时，第一晶体管TR1导通，使得从第q数据线Dq向存储电容器Cst供应数据信号。

这里，存储电容器Cst可以充入与数据信号对应的电压。

第二晶体管TR2可以结合在第一电源ELVDD与OLED之间。

在实施例中，第二晶体管TR2的栅电极可以结合到存储电容器Cst的第一电极并结合到第一晶体管TR1的第二电极。第二晶体管TR2的第一电极可以结合到存储电容器Cst的第二电极并结合到第一电源ELVDD。第二晶体管TR2的第二电极可以结合到OLED的阳极电极。

第二晶体管TR2可以用作驱动晶体管并且根据存储在存储电容器Cst中的电压控制从第一电源ELVDD经由OLED流向第二电源ELVSS的电流。

OLED可以产生与从第二晶体管TR2供应的电流对应的光。

这里，每个晶体管TR1、TR2的第一电极可以是源电极或漏电极。每个晶体管TR1、TR2的第二电极可以是与第一电极不同的电极。例如，如果第一电极是源电极，那么第二电极可以是漏电极。

在图4中，示出了晶体管TR1和TR2是PMOS晶体管的示例，但是在各种实施例中，晶体管TR1和TR2可以通过NMOS晶体管来实施。

第一电源ELVDD可以是高电位电压，第二电源ELVSS可以是低电位电压。

例如，第一电源ELVDD可以被设定为正电压，第二电源ELVSS可以被设定为负电压或接地电压。

参照图5，根据本公开的实施例的像素PXL'可以包括OLED、第一晶体管TR1至第七晶体管TR7以及存储电容器Cst。

OLED的阳极电极可以经由第六晶体管TR6结合到第一晶体管TR1，其阴极电极可以结合到第二电源ELVSS。OLED可以发射具有与从第一晶体管TR1供应的电流对应的预定亮度的光。

第一电源ELVDD可以被设定为比第二电源ELVSS的电压高的电压，使得电流可以流到OLED。

第七晶体管TR7可以结合在初始化电源Vint与OLED的阳极电极之间。第七晶体管TR7的栅电极可以结合到第p+1扫描线Sp+1。当从第p+1扫描线Sp+1供应扫描信号时，第七晶体管TR7导通，使得可以向OLED的阳极电极供应初始化电源Vint的电压。初始化电源Vint可以被设定为比数据信号的电压低的电压。

在图5中，示出了响应于供应给第p+1扫描线Sp+1的扫描信号来使第七晶体管TR7初始化的示例。然而，本公开不限于此。例如，可以响应于供应给第p-1扫描线Sp-1的扫描信号来使第七晶体管TR7初始化。

第六晶体管TR6可以结合在第一晶体管TR1与OLED之间。第六晶体管TR6的栅电极可以结合到第p发光控制线Ep。第六晶体管TR6可以在向第p发光控制线Ep供应发光控制信号时截止，而在其它情况下导通。

第五晶体管TR5可以结合在第一电源ELVDD与第一晶体管TR1之间。第五晶体管TR5的栅电极可以结合到第p发光控制线Ep。第五晶体管TR5可以在向第p发光控制线Ep供应发光控制信号时截止，而在其它情况下导通。

第一晶体管(TR1；驱动晶体管)的第一电极可以经由第五晶体管TR5结合到第一电源ELVDD，其第二电极可以经由第六晶体管TR6结合到OLED的阳极电极。第一晶体管TR1的栅电极可以结合到第一节点N1。第一晶体管TR1可以根据第一节点N1的电压来控制从第一电源ELVDD经由OLED流向第二电源ELVSS的电流。

第三晶体管TR3可以结合在第一晶体管TR1的第二电极与第一节点N1之间。第三晶体管TR3的栅电极可以结合到第p扫描线Sp。当向第p扫描线Sp供应扫描信号时，第三晶体管TR3可以导通，使得第一晶体管TR1的第二电极可以与第一节点N1电结合。因此，当第三晶体管TR3导通时，第一晶体管TR1可以以二极管的形式连接。

第四晶体管TR4可以结合在第一节点N1与初始化电源Vint之间。第四晶体管TR4的栅电极可以结合到第p-1扫描线Sp-1。当向第p-1扫描线Sp-1供应扫描信号时，第四晶体管TR4导通，使得可以向第一节点N1供应初始化电源Vint的电压。

第二晶体管TR2可以结合在第q数据线Dq与第一晶体管TR1的第一电极之间。第二晶体管TR2的栅电极可以结合到第p扫描线Sp。当向第p扫描线Sp供应扫描信号时，第二晶体管TR2可以导通，使得第一晶体管TR1的第一电极可以与第q数据线Dq电结合。

存储电容器Cst可以结合在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储数据信号以及与第一晶体管TR1的阈值电压对应的电压。

这里，各个晶体管TR1、TR2、TR3、TR4、TR5、TR6、TR7的第一电极可以是源电极或漏电极。各个晶体管TR1、TR2、TR3、TR4、TR5、TR6、TR7的第二电极可以是与第一电极不同的电极。例如，如果第一电极可以是源电极，那么第二电极可以是漏电极。

在图5中，示出了晶体管TR1、TR2、TR3、TR4、TR5、TR6和TR7是PMOS晶体管的示例，但是在各种实施例中，晶体管TR1、TR2、TR3、TR4、TR5、TR6和TR7可以通过NMOS晶体管来实施。

第一电源ELVDD可以是高电位电源，第二电源ELVSS可以是低电位电源。

例如，第一电源ELVDD可以被设定为正电压，第二电源ELVSS可以被设定为负电压或接地电压。

在下文中，将参照图6和图7来描述形成在岛图案IS上的像素PXL的构造。

图6是示出图4中示出的像素的构造的示例的平面图。图7是沿图6的线I-I'截取的剖视图。

参照图6和图7，栅极线GL可以在第一方向(X轴方向)或第二方向(Y轴方向)上延伸。

数据线DL可以在与栅极线GL交叉的方向上延伸。

驱动电压线DVL可以在与数据线DL的方向基本相同的方向上延伸。

栅极线GL可以向第一晶体管TR1发送扫描信号。数据线DL可以向第一晶体管TR1发送数据信号。驱动电压线DVL可以向第二晶体管TR2供应第一电源ELVDD。

即，栅极线GL可以与图1中示出的扫描线S1至Sp对应。数据线DL可以与图1中示出的数据线D1至Dq对应。

第一晶体管TR1可以包括第一栅电极GE1、第一源电极SE1和第一漏电极DE1。第一栅电极GE1可以结合到栅极线GL。第一源电极SE1可以结合到数据线DL。第一漏电极DE1可以结合到第二晶体管TR2的栅电极(即，第二栅电极GE2)。

第一晶体管TR1可以响应于施加到栅极线GL的扫描信号而向第二晶体管TR2发送施加到数据线DL的数据信号。

第二晶体管TR2可以包括第二栅电极GE2、第二源电极SE2和第二漏电极DE2。第二栅电极GE2可以结合到第一晶体管TR1。第二源电极SE2可以结合到驱动电压线DVL，第二漏电极DE2可以结合到发光元件。

发光元件可以包括发光层EML以及彼此面对的第一电极EL1和第二电极EL2，并且发光层EML置于第一电极EL1与第二电极EL2之间。

第一电极EL1可以与第二晶体管TR2的第二漏电极DE2结合。可以向第二电极EL2施加共电压。发光层EML可以响应于第二晶体管TR2的输出信号而发光。这里，从发光层EML发射的光可以根据发光层的材料而改变，并且可以是彩色光或白光。

电容器Cst可以结合在第二晶体管TR2的第二栅电极GE2与第二源电极SE2之间，并用于充入和保持输入到第二晶体管TR2的第二栅电极GE2的数据信号。

在下文中，将以像素PXL的上述元件的堆叠顺序来描述像素PXL的上述元件。

根据实施例的每个像素PXL可以设置在基体层110的相应的岛图案IS上。

基体层110可以设置在基底100上，并可由聚酰亚胺、聚酰胺或聚丙烯酸酯制成。

包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的缓冲层120可以设置在基体层110上。

缓冲层120可以用于提高基体层110的上表面的平整度，或者防止杂质从基体层110等进入晶体管TR1或TR2或使杂质从基体层110等进入晶体管TR1或TR2最小化。

缓冲层120可以由氧化硅、氮化硅和/或氮氧化硅形成，并可以根据基体层110的材料或工艺条件而被省略。

缓冲层120可以具有单层结构或多层结构。

第一有源图案ACT1和第二有源图案ACT2可以设置在缓冲层120上。第一有源图案ACT1和第二有源图案ACT2中的每个可以由半导体材料形成。第一有源图案ACT1和第二有源图案ACT2中的每个可以包括源区SCA、漏区DRA和设置在源区SCA与漏区DRA之间的沟道区CNA。第一有源图案ACT1和第二有源图案ACT2中的每个可以是由多晶硅、非晶硅或氧化物半导体等制成的半导体图案。具体地，沟道区CNA可以是不掺杂有杂质的半导体图案，因此可以是本征半导体。源区SCA和漏区DRA中的每个可以是掺杂有杂质的半导体图案。杂质可以是诸如n型杂质、p型杂质或其它金属的杂质。

氧化物半导体可以包括钛(Ti)、铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、锗(Ge)、锌(Zn)、镓(Ga)、锡(Sn)或铟(In)的氧化物及其复合氧化物中的任一种，所述氧化物包括氧化锌(ZnO)，所述复合氧化物包括氧化铟镓锌(InGaZnO4)、氧化铟锌(Zn-In-O)、氧化锌锡(Zn-Sn-O)、氧化铟镓(In-Ga-O)、氧化铟锡(In-Sn-O)、氧化铟锆(In-Zr-O)、氧化铟锆锌(In-Zr-Zn-O)、氧化铟锆锡(In-Zr-Sn-O)、氧化铟锆镓(In-Zr-Ga-O)、氧化铟铝(In-Al-O)、氧化铟锌铝(In-Zn-Al-O)、氧化铟锡铝(In-Sn-Al-O)、氧化铟铝镓(In-Al-Ga-O)、氧化铟钽(In-Ta-O)、氧化铟钽锌(In-Ta-Zn-O)、氧化铟钽锡(In-Ta-Sn-O)、氧化铟钽镓(In-Ta-Ga-O)、氧化铟锗(In-Ge-O)、氧化铟锗锌(In-Ge-Zn-O)、氧化铟锗锡(In-Ge-Sn-O)、氧化铟锗镓(In-Ge-Ga-O)、氧化钛铟锌(Ti-In-Zn-O)和氧化铪铟锌(Hf-In-Zn-O)。

第一绝缘层140可以设置在第一有源图案ACT1和第二有源图案ACT2上。第一绝缘层140可以由包括氧化硅、氮化硅和/或氮氧化硅的单层或多层结构形成。

第二栅电极GE2和与栅极线GL结合的第一栅电极GE1可以设置在第一绝缘层140上。栅极线GL、第一栅电极GE1和第二栅电极GE2可以由金属制成。

该金属可以包括钼(Mo)，或者包括诸如金(Au)、银(Ag)、铝(Al)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金。

栅极线GL、第一栅电极GE1和第二栅电极GE2中的每个可以具有单层结构，但是本公开不限于此，例如，它可以具有通过堆叠金属和合金中的两种或更多种材料形成的多层结构。

第一栅电极GE1和第二栅电极GE2可以分别覆盖与第一有源图案ACT1和第二有源图案ACT2的沟道区CNA对应的区域。

第二绝缘层160可以设置在第一栅电极GE1和第二栅电极GE2上，并可形成为覆盖第一栅电极GE1和第二栅电极GE2。第二绝缘层160可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。

第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可以设置在第二绝缘层160上。

第一源电极SE1和第一漏电极DE1可以分别通过形成在第一绝缘层140和第二绝缘层160中的接触孔与第一有源图案ACT1的源区SCA和漏区DRA接触。

第二源电极SE2和第二漏电极DE2可以分别通过形成在第一绝缘层140和第二绝缘层160中的接触孔与第二有源图案ACT2的源区SCA和漏区DRA接触。

设置在第二绝缘层160上的源电极SE1和SE2、漏电极DE1和DE2以及驱动电压线DVL可以由金属制成。例如，源电极SE1和SE2、漏电极DE1和DE2以及驱动电压线DVL中的每个可以由诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)的金属中的至少一种或金属的合金制成。

第二栅电极GE2的一部分和驱动电压线DVL的一部分可以分别为第一电容器电极CE1和第二电容器电极CE2，并与置于第二栅电极GE2的一部分与驱动电压线DVL的一部分之间的第二绝缘层160形成电容器Cst。

第三绝缘层180可以设置在第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2上。第三绝缘层180可以用作用于保护晶体管TR1和TR2的保护层或者用作用于使晶体管TR1和TR2的上表面平坦化的平坦化层。

第一电极EL1可以作为发光元件的阳极设置在第三绝缘层180上。第一电极EL1可以通过形成在第三绝缘层180中的接触孔结合到第二晶体管TR2的第二漏电极DE2。第一电极EL1可以用作阴极，但是在以下实施例中，将描述第一电极EL1用作阳极的示例。

第一电极EL1可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)的透明导电材料，或者诸如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、银(Ag)、镁(Mg)或金(Au)的反射金属。

用于限定与每个像素PXL对应的像素区的像素限定层PDL设置在第一电极EL1上。像素限定层PDL可以包括通过其暴露第一电极EL1的上表面的开口。即，像素限定层PDL可以限定与每个像素对应的像素区。然而，根据另一实施例，第一电极EL1可以设置在像素限定层PDL上。

发光层EML可以设置在像素限定层PDL的开口中。

第二电极EL2可以设置在像素限定层PDL和发光层EML上。第二电极EL2可以由金属层和/或透明导电层形成，所述金属层由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等制成，所述透明导电层由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等制成。在本公开的实施例中，第二电极EL2可以由多层结构形成，所述多层结构具有包括薄金属层的两层或更多层。例如，第二电极EL2可以由ITO/Ag/ITO的三层结构形成。

封装层SL可以设置在第二电极EL2上以覆盖第二电极EL2。封装层SL可以由单层或多层形成。

在实施例中，封装层SL可以包括第一封装层SL1和第二封装层SL2。第一封装层SL1和第二封装层SL2可以包括不同的材料。例如，第一封装层SL1可以由有机材料制成，第二封装层SL2可以由无机材料制成。

封装层SL的层结构或材料不限于该实施例，并且可以以各种方式进行改变。例如，封装层SL可以包括交替地堆叠的多个有机材料层和多个无机材料层。

出于说明的目的，仅提供了图4至图7中示出的像素PXL或PXL'的结构，本公开的像素PXL或PXL'的结构不限于前述的示例。例如，包括在像素PXL或PXL'中的晶体管和电容器的数量可以以各种方式进行改变。包括在像素PXL或PXL'中的晶体管和电容器的结构也可以以各种方式进行改变。

图8是示出根据本公开的实施例的感测线RSL的平面图。图9是沿图8的线II-II'截取的剖视图。出于解释的目的，省略了结合到像素PXL的各种线，并且在图8和图9中仅示出了感测线RSL。

参照图8，感测线RSL、像素PXL和结合到像素PXL的信号线(例如，数据线、扫描线和电源线)可以形成在基体层110上。

感测线RSL可以包括第一感测线RSL1、第二感测线RSL2和第三感测线RSL3。

第三感测线RSL3可以设置为最靠近像素PXL，第一感测线RSL1可以设置为离像素PXL最远。第二感测线RSL2可以设置在第一感测线RSL1与第三感测线RSL3之间。

感测线RSL可以设置在桥接图案BR和岛图案IS上，并在一个方向上延伸。

感测线RSL可以包括相应的突起(或称为“突出部”)RSL11、RSL21、RSL31、RSL12、RSL22和RSL32。突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32可以是感测线RSL的部分。详细地，感测线RSL的突出到第二区AA2中的部分可以形成相应的突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32。

第一突起RSL11、RSL21和RSL31可以从岛图案IS突出到第二区AA2中。

第二突起RSL12、RSL22和RSL32可以从桥接图案BR突出到第二区AA2中。具体地，第二突起RSL12、RSL22和RSL32可以从第二区AA2朝向第一突起RSL11、RSL21和RSL31突出，使得第二突起RSL12、RSL22和RSL32可以与相应的第一突起RSL11、RSL21和RSL31接触。

在第二区AA2中，第三感测线RSL3的突起RSL31和RSL32可以设置在第一感测线RSL1和第二感测线RSL2的突起RSL11、RSL12、RSL21和RSL22与相应的岛图案IS和相关的桥接图案BR之间的接合部之间。感测线RSL可以设置在第一绝缘层140上。

感测线RSL可以由与形成在第一绝缘层140上的电极/信号线(例如，栅极线GL、第一栅电极GE1和第二栅电极GE2)的材料相同的材料来形成。

感测线RSL可以与电极和信号线同时形成在第一绝缘层140上。

参照图9，在第二区AA2中，基体层110、缓冲层120和第一绝缘层140可以设置在与突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32叠置的区域中。除了包括岛图案IS和桥接图案BR之外，基体层110还可以包括与突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32的形状对应的图案。

感测线RSL可以通过形成在第二绝缘层160中的接触孔与数据线DL接触。接触孔可以形成在感测线RSL和数据线DL彼此叠置的区域中。

在图9中，示出了感测线RSL设置在第一绝缘层140上的示例，但是本公开不限于此。例如，虽然图9中未示出，但是附加绝缘层可以设置在第一绝缘层140与第二绝缘层160之间，感测线RSL可以设置在附加绝缘层上。可选择地，附加绝缘层可以设置在第二绝缘层160上，感测线RSL可以设置在附加绝缘层上。

在这种情况下，附加绝缘层可以具有感测线RSL通过其与数据线DL电连接的接触孔。

在下文中，将详细地描述使用感测线RSL计算OLED装置1的应变以确定OLED装置1的伸长程度的方法。

图10和图11是示出根据本公开的实施例的当OLED装置1伸长时彼此断开的感测线的图。

根据本公开的实施例的感测线RSL在第二区AA2中可以断开。换言之，可以不一体地形成感测线RSL中的每条。

因此，当OLED装置1不伸长时，突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32彼此接触，使得它们彼此电连接。

与此不同，如果OLED装置1伸长，那么桥接图案BR也伸长。因此，岛图案IS的位置发生改变。因此，如图10和图11中所示，突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32可以彼此分隔开。

在这种情况下，如图11中所示，设置在突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32下方的基体层110、缓冲层120和第一绝缘层140可以与突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32一起分离成多个部分。

然而，本公开不限于图11的实施例。例如，基体层110、缓冲层120和第一绝缘层140可以仅被伸长而不被分离成多个部分，而仅突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32可以被分离成多个部分。

如果OLED装置1开始伸长，那么第一感测线RSL1的设置为离岛图案IS和桥接图案BR之间的接合部最远的突起RSL11和RSL12首先彼此分离。随着OLED装置1的伸长程度的增加，第二感测线RSL2和第三感测线RSL3的突起RSL21、RSL31、RSL22和RSL32可以相继彼此分离。

根据OLED装置1的应变，分离的感测线RSL的数量可以改变。

根据实施例的感测单元430可以在第二时间段期间感测流过每条数据线DL的电流。

如上所述，感测线RSL通过接触孔连接到相应的数据线DL。

在突起RSL11、RSL21和RSL31中的每个连接到相应的突起RSL12、RSL22和RSL32的连接状态下的突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32的线的宽度可以不同于在突起RSL11、RSL21和RSL31中的每个与相应的突起RSL12、RSL22和RSL32断开的分离状态下的线的宽度。因此，根据OLED装置1的伸长程度，感测线RSL的电阻可以改变。

因此，当所有突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32处于连接状态时测量的电流，当第一感测线RSL1的突起RSL11和RSL12彼此分离并且分隔开时测量的电流，当第一感测线RSL1和第二感测线RSL2的突起RSL11、RSL21、RSL12和RSL22彼此分离并且分隔开时测量的电流以及当所有突起RSL11、RSL21、RSL31、RSL12、RSL22和RSL32彼此分离并且分隔开时测量的电流之间存在差异。

参考测量的电流，感测单元430可以确定OLED装置1的伸长程度，即OLED装置1的应变。

根据实施例的数据补偿单元440可以参考由感测单元430感测的OLED装置1的应变来补偿将供应给像素PXL中的每个像素PXL的数据信号。

具体地，数据补偿单元440可以补偿数据信号，使得可以提高图像的亮度。此外，随着OLED装置1的伸长程度增加，可以增加补偿。

根据本公开的实施例的OLED装置1具有可伸长的结构。当OLED装置1的一部分伸长时，设置在伸长区中的像素PXL之间的距离增大。因此，与非伸长区中的像素密度相比，伸长区中的像素密度减小。

在这种情况下，与非伸长区的图像相比，会存在看到伸长区中的图像暗淡的问题。

然而，在本公开的实施例中，如果OLED装置1伸长，那么可以通过补偿将施加到像素PXL的数据电压来提高相应像素PXL的亮度。由此，可以解决上述的问题。

在前述的实施例中，已经示出了三条感测线RSL结合到每条数据线的示例，但是本公开不限于此。感测线RSL的数量可以以各种方式进行改变。感测线RSL的数量越多，确定OLED装置1的伸长程度的精度越高。

图12是示出根据本公开的实施例的子驱动电压线的平面图。在图12中，出于解释的目的，仅示出了在OLED装置1中包括的各种线之中的结合到每个像素PXL的驱动电压线DVL和子驱动电压线SDVL。

参照图12，驱动电压线DVL可以设置在基体层110的桥接图案BR和岛图案IS上，并在一个方向上延伸。

驱动电压线DVL可以向每个像素(PXL；具体地，图4的第二晶体管TR2和图5的第五晶体管TR5)提供第一电源ELVDD。

这里，即使当OLED装置1伸长时，驱动电压线DVL也不分成多个部分。

子驱动电压线SDVL也可以设置在基体层110的桥接图案BR和岛图案IS上。

子驱动电压线SDVL可以包括突起(或称为“突出部”)SDVL1和SDVL2。突起SDVL1和SDVL2是子驱动电压线SDVL的一部分。子驱动电压线SDVL的突出到第二区AA2中的部分可以形成相应的突起SDVL1和SDVL2。

第一突起SDVL1可以从相应的岛图案IS朝向第二区AA2突出。突起SDVL1和SDVL2中的每个突起的端部可以具有弯曲形状(例如，L形状)。

此外，第二突起SDVL2可以从相应的桥接图案BR朝向第二区AA2(具体地，第一突起SDVL1)突出。

因此，第一突起SDVL1和第二突起SDVL2可以设置为在第二区AA2中彼此面对。

子驱动电压线SDVL可以与驱动电压线DVL设置在同一层上。换言之，子驱动电压线SDVL可以设置在第二绝缘层160上。

子驱动电压线SDVL可以由与形成在第二绝缘层160上的电极/信号线(例如，晶体管的源电极和漏电极、驱动电压线和电容器电极)的材料相同的材料来形成。

子驱动电压线SDVL可以与设置在第二绝缘层160上的电极/信号线同时形成。当OLED装置1不伸长时，第一突起SDVL1和第二突起SDVL2可以彼此分隔开。

当OLED装置1伸长时，第一突起SDVL1和第二突起SDVL2可以彼此接触。

图13是示出根据本公开的实施例的当OLED装置1伸长时彼此接触的突起的图。

当OLED装置1伸长时，可以拉伸桥接图案BR，并且可以改变岛图案IS的位置。因此，如图13中所示，已经彼此分隔开的第一突起SDVL1和第二突起SDVL2可以彼此接触。

当第一突起SDVL1和第二突起SDVL2彼此分隔开时，不能通过子驱动电压线SDVL向相应的像素PXL施加第一电源ELVDD。

相反，当第一突起SDVL1和第二突起SDVL2彼此接触时，可以通过子驱动电压线SDVL向相应的像素PXL施加第一电源ELVDD。

因此，当OLED装置1伸长时，每个像素PXL可以通过驱动电压线DVL和子驱动电压线SDVL两者接收第一电源ELVDD。

根据本公开的实施例的OLED装置1可以具有可伸长的结构。如果OLED装置1伸长，那么驱动电压线DVL可以拉伸，因此导致驱动电压线DVL的电阻的增大。

如果驱动电压线DVL的电阻增大，那么不会向远离第一电源ELVDD的电源设置的像素PXL施加足够量的第一电源ELVDD。因此，会存在亮度均匀性降低的问题。

然而，根据本公开的实施例，当OLED装置1伸长时，可以通过驱动电压线DVL和子驱动电压线SDVL两者向像素PXL供应第一电源ELVDD。因此，可以解决前述的问题。

图14是示出根据本公开的实施例的子驱动电压线的平面图。

参照图14，子驱动电压线SDVL可以包括突起SDVL1和SDVL2。第一突起SDVL1可以从岛图案IS朝向第二区AA2突出。

突起SDVL1和SDVL2中的每个突起的端部可以具有弯曲形状(例如，L形状)。

第二突起SDVL2可以从与设置有第一突起SDVL1的岛图案IS不同的另一岛图案IS朝向第二区AA2突出。具体地，第二突起SDVL2可以朝向第一突起SDVL1突出。

因此，第一突起SDVL1和第二突起SDVL2可以设置为在第二区AA2中彼此面对。

图15是示出根据本公开的实施例的OLED装置的基体层的平面图。图15仅示出了四个岛图案IS，但是设置在基底100上的岛图案IS的数量可以以各种方式进行改变。出于解释的目的，省略了结合到像素PXL的各种线，并且在图15中仅示出了感测线RSL'。

除了基体层110'之外的其它元件的说明与参照图1至图14描述的相同；因此，将省略其详细说明。

参照图15，根据本公开的实施例的基体层110'可以设置在基底100上，并可具有岛形状。

详细地，多个岛图案IS可以规则地布置在第一轴(X轴)和第二轴(Y轴)方向上。

上述的像素PXL可以设置在每个岛图案IS上。每个岛图案IS可以设置有单个像素PXL或多个像素PXL。

岛图案IS可以由第一边IS1至第四边IS4围绕。桥接图案BR'和外围区PR可以设置在岛图案IS的每个边IS1至IS4上。

桥接图案BR'将相邻的岛图案IS彼此结合。用于向相应的像素PXL供应电源、数据信号、扫描信号等的线可以形成在每个桥接图案BR'上。

基底100可以包括第一区AA1'和第二区AA2'。

岛图案IS、桥接图案BR'和外围区PR可以设置在第一区AA1'上。因此，第一区AA1'的形状可以与岛图案IS、桥接图案BR'和外围区PR的形状对应。

第二区AA2'可以是第一区AA1'的外围区，可形成在第一区AA1'外部，并可具有围绕第一区AA1'的外周的形状。基体层110'可以不设置在除了与这里随后将更加详细地描述的感测线RSL'叠置的区域之外的第二区AA2'上。

当基底100伸长或缩短时，岛图案IS之间的距离可以增大或减小。在这种情况下，各个岛图案IS的形状不会变形。即，每个岛图案IS的宽度和高度都不会增大或减小。

因此，形成在岛图案IS上的像素PXL的结构也不会变形。

然而，当基底100伸长时，将岛图案IS彼此结合的桥接图案BR'会变形。

狭缝S可以形成在设置在岛图案IS的边IS1至IS4中的每个边上的桥接图案BR'与外围区PR之间。狭缝S可以在其端部上具有弯曲部Sr。

可以通过调节桥接图案BR'的厚度、狭缝S的长度和宽度等来控制基体层110'的伸长。

感测线RSL'可以设置在桥接图案BR'、岛图案IS和外围区PR上，并可在特定方向上延伸。

感测线RSL'可以包括第一突起RSL11'和第二突起RSL12'。第一突起RSL11'和第二突起RSL12'可以是感测线RSL'的部分。感测线RSL'的突出到第二区AA2'中的部分可以形成第一突起RSL11'和第二突起RSL12'。因此，第一突起RSL11'和第二突起RSL12'可以设置在第二区AA2'中。

虽然图15仅示出了单条感测线RSL'，但是本公开不限于此。感测线RSL'的数量可以以各种方式进行改变。

图16A和图16B是图15的部分A的放大图。图16A是示出基底未伸长的情况的图。图16B是示出基底伸长的情况的图。

参照图16A，当基底100不伸长时，第一突起RSL11'和第二突起RSL12'可以彼此接触。

参照图16B，当基底100伸长时，每个桥接图案BR'与相应的相邻外围区PR之间的距离可以增大，由此第一突起RSL11'和第二突起RSL12'可以移动并且彼此分隔开。

虽然图15中未示出，但是代替感测线RSL'的子驱动电压线SDVL可以设置在基体层110'上。

本公开的各种实施例提供了一种即使在伸长时也能够以均匀的亮度显示图像的显示装置。

这里已经公开了示例实施例，虽然采用了具体术语，但是仅以一般的和描述性的含义而非限制性的目的来使用和解释这些术语。在一些情况下，如对于截止到提交本申请时的本领域普通技术人员而言将明显的是，除非另有明确说明，否则结合具体实施例描述的特征、特性和/或元件可单独使用，或者可与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可以做出形式上和细节上的各种变化。