技术领域
本实用新型涉及一种用于在像素阵列中设置栅极驱动电路的显示面板以及使用显示面板的有机发光二极管显示装置。
背景技术：
平面显示装置包括液晶显示(LCD)装置、场发射显示(FED)装置、等离子体显示面板(PDP)、电致发光显示装置等。电致发光显示装置例如包括有源矩阵型有机发光二极管显示装置(下文中称为“OLED显示装置”)。
平板显示装置的驱动电路包括用于向数据线提供数据电压的数据驱动电路以及用于向栅极线(或扫描线)依次提供栅极脉冲(或扫描脉冲)的栅极驱动电路。栅极驱动电路可与构成像素阵列的有源区的薄膜晶体管(TFT)一起直接形成在相同基板上。下文中，直接形成在显示面板的基板上的栅极驱动电路将称为“面板内栅极(GIP)电路”。GIP电路包括彼此级联连接并向栅极线依次输出栅极脉冲(或扫描脉冲)的多个级。
每个级接收起始脉冲或者接收从在前级(previous stage)接收的进位信号作为起始脉冲，并当输入时钟时输出栅极脉冲(或扫描脉冲)。
如图1和2所示，每个级包括：上拉晶体管Tu，其响应于Q节点的电压对输出端子充电以提升输出电压Vout(n)；下拉晶体管Td，其响应于Q Bar(QB)节点的电压对输出端子放电，以降低输出电压Vout(n)；开关电路10，其对Q节点和QB节点进行充电和放电。每个级的输出端子连接至显示面板的栅极线。
当在Q节点被栅极导通电压(gate on voltage)VGH预充电的状态下向上拉晶体管Tu的漏极输入时钟CLK时，上拉晶体管Tu将输出端子充电至达到时钟CLK的栅极导通电压VGH。如果向上拉晶体管Tu的漏极输入时钟CLK，则通过上拉晶体管Tu的漏极和栅极之间的电容而浮置的Q节点的电压通过自举提升至对应于2VGH的电压。在这种情形下，上拉晶体管Tu通过Q节点的2VGH的电压而导通，输出端子的电压提升至栅极导通电压VGH。当QB节点的电压被充电至栅极导通电压VGH时，下拉晶体管Td将栅极截止电压(gate off voltage)VGL提供至输出端子，由此将输出电压Vout(n)放电至栅极截止电压VGL。
开关电路10响应于通过VST端子输入的起始脉冲或者从在前级接收的进位信号而对Q节点充电，并且响应于RST端子或VNEXT端子的信号而对QB节点放电。用于对所有级S(N-1)、S(N)和S(N+1)的Q节点同时充电的复位信号施加至RST端子。从在后级(next stage)产生的进位信号施加至VNEXT端子。开关电路10可以利用反相器以与Q节点相反的方式对QB节点进行充电和放电。
GIP电路设置在有源区外部的边框区中，这使得难以设计窄边框。在自由形式的显示器中，由于显示面板的边框可以是圆形的或者非连续的，自由形式的显示器在将GIP电路嵌入到边框区中时存在困难。
技术实现要素：
因此，本实用新型旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的显示面板以及使用显示面板的OLED显示装置，其中显示面板能够使边框最小化并且能够不考虑边框的形状将GIP电路设置在显示面板的显示区中。
在下面的描述中将部分列出本实用新型的附加优点、目的和特征，这些优点、目的和特征的一部分根据下面的解释对于所属领域普通技术人员将变得显而易见或者可通过本实用新型的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本实用新型的这些目的和其他优点。
为了实现这些目的和其他优点并根据本实用新型的意图，如在此具体化和概括描述的，一种显示面板包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及以矩阵形式布置的多个像素；以及栅极驱动电路，所述栅极驱动电路分散性地布置在所述显示区中并且被构造成向所述栅极线提供栅极脉冲，其中每个所述像素包括具有不同颜色的多个子像素，至少一个所述子像素被划分为用于驱动发光元件的第一电路单元和包括所述栅极驱动电路的一部分的第二电路单元，所述第一电路单元和所述第二电路单元被形成在所述第一电路单元和所述第二电路单元上的发光元件的阳极覆盖。
构成所述第一电路单元的晶体管和数据线与构成所述第二电路单元的晶体管和时钟布线可在空间上分离。
所述发光元件可包括：形成在所述第一电路单元的晶体管上和所述第二电路单元的晶体管上的阳极；沉积在所述阳极上的有机化合物层；以及形成在所述有机化合物层上的阴极，其中从所述有机化合物层发射的光从所述阳极反射，并且经由所述阴极向外发射。
所述阳极的图案的尺寸可大于所述第一电路单元的尺寸。
形成在所述第一电路单元和所述第二电路单元上的阳极的图案可连续地连接。
所述阳极的图案和所述有机化合物层的图案的每一个的尺寸可大于所述第一电路单元的尺寸。
形成在所述第一电路单元和所述第二电路单元上的发光元件的阳极的图案和有机化合物层的图案的每一个可连续地连接。
所述第二电路单元可包括：用于提升所述栅极脉冲的电压的上拉晶体管；连接至所述上拉晶体管的栅极的Q节点；输出端子，通过所述输出端子输出所述栅极脉冲；以及连接在所述Q节点和所述输出端子之间的电容器，其中所述电容器可布置在相应栅极线上。
所述Q节点可布置在所述相应栅极线上。
所述第二电路单元可包括：用于提升所述栅极脉冲的电压的上拉晶体管；连接至所述上拉晶体管的栅极的Q节点；用于降低所述栅极脉冲的电压的下拉晶体管；连接至所述下拉晶体管的栅极的Qb节点；形成在所述上拉晶体管和所述下拉晶体管之间的输出端子，通过所述输出端子输出所述栅极脉冲；以及连接在所述Q节点和所述输出端子之间的电容器，其中所述Q节点和所述Qb节点可布置在相应栅极线上。
所述电容器可布置在所述相应栅极线上。
在本实用新型的另一方面，一种显示面板包括：有源显示区，所述有源显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及以矩阵形式布置的多个像素；栅极驱动电路，所述栅极驱动电路分散性地布置在所述有源显示区中并且被构造成向所述栅极线提供栅极脉冲；以及连接至所述数据线和所述栅极线的静电放电保护元件，其中每个所述像素包括具有不同颜色的多个子像素，所述多个子像素包括：第一子像素，所述第一子像素被划分为用于驱动第一发光元件的第一电路单元和包括所述栅极驱动电路的一部分的第二电路单元；第二子像素，所述第二子像素被划分为用于驱动第二发光元件的第三电路单元和包括所述静电放电保护元件的第四电路单元，所述第一电路单元和所述第二电路单元被形成在所述第一电路单元和所述第二电路单元上的第一发光元件的阳极覆盖，所述第三电路单元和所述第四电路单元被形成在所述第三电路单元和所述第四电路单元上的第二发光元件的阳极覆盖。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示装置包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及以矩阵形式布置的多个像素；数据驱动电路，所述数据驱动电路被构造成向所述数据线提供数据电压；以及栅极驱动电路，所述栅极驱动电路被构造成向所述栅极线依次提供栅极脉冲，其中所述栅极驱动电路分散性地布置在所述显示区中，每个所述像素包括具有不同颜色的多个子像素，至少一个所述子像素被划分为用于驱动发光元件的第一电路单元和包括所述栅极驱动电路的一部分的第二电路单元，所述第一电路单元和所述第二电路单元被形成在所述第一电路单元和所述第二电路单元上的发光元件的阳极覆盖。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示装置包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及以矩阵形式布置的多个像素；数据驱动电路，所述数据驱动电路被构造成向所述数据线提供数据电压；栅极驱动电路，所述栅极驱动电路被构造成向所述栅极线依次提供栅极脉冲；以及连接至所述数据线和所述栅极线的静电放电保护元件，其中所述栅极驱动电路分散性地布置在所述显示区中，每个所述像素包括具有不同颜色的多个子像素，所述子像素包括：第一子像素，所述第一子像素被划分为用于驱动第一发光元件的第一电路单元和包括所述栅极驱动电路的一部分的第二电路单元；第二子像素，所述第二子像素被划分为用于驱动第二发光元件的第三电路单元和包括所述静电放电保护元件的第四电路单元，所述第一电路单元和所述第二电路单元被形成在所述第一电路单元和所述第二电路单元上的第一发光元件的阳极覆盖，所述第三电路单元和所述第四电路单元被形成在所述第三电路单元和所述第四电路单元上的第二发光元件的阳极覆盖。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示面板包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及在所述数据线和所述栅极线的交叉部分以矩阵形式布置的多个单位像素区；以及栅极驱动电路，所述栅极驱动电路分散性地布置在所述显示区中并被构造成向每条所述栅极线提供栅极脉冲，其中所述栅极驱动电路包括多个级，至少一个所述级分散性地布置在通过每条栅极线驱动的多个单位像素区中以向相应栅极线提供扫描脉冲。
两个或更多个级可分散性地布置在通过每条栅极线驱动的多个单位像素区中。
每个单位像素区可包括：包括至少三个子像素的像素电路单元；GIP电路单元，在所述GIP电路单元中布置有构成一个级的一个元件；以及GIP内部连接布线单元，在所述GIP内部连接布线单元中设置用于连接一个级的多个元件的连接布线。
所述GIP电路单元可设置在所述GIP内部连接布线单元的上侧和所述像素电路单元的右侧。
所述GIP电路单元可设置在所述GIP内部连接布线单元的上侧和所述像素电路单元的左侧。
所述GIP电路单元可设置在所述GIP内部连接布线单元和所述像素电路单元之间。
所述GIP电路单元可设置在所述GIP内部连接布线单元的、与所述像素电路单元处于相反侧的下侧。
构成一个级的多个元件可分散性地设置在通过每条栅极线驱动的多个单位像素区中，并且构成一个级的多个元件根据功能被划分。
可按照扫描脉冲输出单元、反相器单元、进位脉冲输出单元和开关电路单元的顺序来布置构成一个级的多个元件。
在构成一个级的多个元件之中具有相对较大尺寸的元件可被分离，以沿着相应栅极线散布在所述单位像素区中。
在所述显示区中还可设置有多个触摸传感器。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示装置包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及在所述数据线和所述栅极线的交叉部分以矩阵形式布置的多个单位像素区；多个源极驱动集成电路(IC)，所述源极驱动集成电路被构造成向所述数据线提供数据电压；以及多个栅极驱动电路，所述栅极驱动电路分散性地布置在所述显示区中并被构造成向每条所述栅极线提供栅极脉冲，其中所述显示区被划分为多个块，所述块是通过相应的源极驱动集成电路驱动的区域，通过每个所述源极驱动集成电路来驱动每个所述块，至少一个所述栅极驱动电路在每个块中独立地布置。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示装置包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及在所述数据线和所述栅极线的交叉部分以矩阵形式布置的多个单位像素区；多个源极驱动集成电路(IC)，所述源极驱动集成电路被构造成向所述数据线提供数据电压；以及多个栅极驱动电路，所述栅极驱动电路分散性地布置在所述显示区中并被构造成向每条栅极线提供栅极脉冲，其中所述显示区被划分为多个块，所述块是通过相应的源极驱动集成电路驱动的区域，通过每个所述源极驱动集成电路来驱动每个所述块，一个所述栅极驱动电路布置在通过两个相邻的源极驱动集成电路驱动的两个相邻块中。
在本实用新型的又一方面，一种有机发光二极管(OLED)显示装置包括：显示区，所述显示区包括多条数据线、与所述数据线交叉的多条栅极线、以及在所述数据线和所述栅极线的交叉部分以矩阵形式布置的多个单位像素区；多个源极驱动集成电路(IC)，所述源极驱动集成电路被构造成向所述数据线提供数据电压；以及多个栅极驱动电路，所述栅极驱动电路分散性地布置在所述显示区中并被构造成向每条所述栅极线提供栅极脉冲，其中所述显示区被划分为多个块，所述块是通过相应的源极驱动集成电路驱动的区域，通过每个所述源极驱动集成电路来驱动每个所述块，一个所述栅极驱动电路布置在通过三个相邻的源极驱动集成电路驱动的三个相邻块中。
附图说明
给本实用新型提供进一步理解并且并入本申请构成本申请一部分的附图图解了本实用新型的实施方式，并与说明书一起用于解释本实用新型的原理。在附图中：
图1是示意性示出栅极驱动电路的一个级的图；
图2是示出图1所示的级的操作的波形图；
图3是示意性示出根据本实用新型的OLED显示装置的构造的框图；
图4是示出在图3的OLED显示装置中的一个子像素的电路构造的图；
图5是示意性示出在栅极驱动电路中彼此级联连接的多个级的图；
图6是示出级的例子的电路图；
图7是示出形成在Q节点和输出端子之间的电容器的波纹(ripple)减少效果的图；
图8至19是示出图6的级的操作的图；
图20是示出根据本实用新型第一实施方式的一个子像素的平面图；
图21是示出沿图20的“A-A’”线截取的子像素的像素电路单元和GIP电路单元的视图；
图22是示出在显示区中的每个子像素中形成的GIP电路单元和像素电路单元的图；
图23至25是详细示出子像素的平面结构的图；
图26是沿图25的“B-B’”线截取的位于栅极线GL上的GIP电路单元的Q节点和Qb节点的剖视图；
图27是示出根据本实用新型第二实施方式的像素结构的图；
图28是示出图27所示的静电放电保护元件的例子的电路图；
图29是示出根据本实用新型第三实施方式的显示面板的显示区的结构的图；
图30是详细示出图29的显示面板的显示区中布置的两个相邻单位像素的图；
图31A至31D是示出根据本实用新型第三实施方式的GIP电路单元的布置位置的图；
图32是示出根据本实用新型第三实施方式的GIP元件的布置状态的图；
图33是示出在根据本实用新型第三实施方式的GIP元件之中的具有大尺寸的TFT的布置状态的图；以及
图34是示出根据本实用新型第四实施方式的显示面板的显示区的结构的图。
具体实施方式
通过下文参照附图描述的实施方式，本实用新型实施方式的优点和特征及实现这些优点和特征的方法将变得清楚。然而，本实用新型可以以不同的形式实现，不应解释为限于下文阐述的实施方式。而是，提供这些实施方式是为了使本实用新型的公开内容全面和完整，并将本实用新型的范围充分传递给本实用新型所属领域的普通技术人员。此外，本实用新型可由权利要求书的范围来限定。
为了描述本实用新型的实施方式而在附图中公开的形状、尺寸、比例、角度、数量仅仅是示例，因而本实用新型的技术范围不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当对相关已知功能或构造的详细描述被确定为会不必要地模糊本实用新型的技术概念时，将省略此详细描述。
在本说明书中使用“包括”、“具有”、和“包含”的情形下，可添加其他部分，除非使用了“仅”。
在解释要素时，即使没有明确说明，要素仍被解释为包含误差范围。
在描述位置关系时，例如当使用“在……上”、“在……上方”、“在……下方”和“在……侧”描述两个部分时，可在这两个部分之间设置一个或多个其它部分，除非使用了“紧接”或“直接”。
尽管可使用术语“第一”、“第二”等来彼此区分元件，但元件的功能或结构不受在元件前面的序号或元件名称的限制。
本实用新型的各实施方式的特征可部分地或整体地彼此结合或组合，可以以各种方式彼此互操作和驱动。本实用新型的实施方式可以彼此独立实施，或者以依赖的关系一起实施。
本实用新型的GIP电路和像素电路可实现为n型或p型金属氧化物半导体TFT(MOSFET)结构的TFT。在下文的实施方式中，例示了n型TFT，但应当注意，本实用新型不限于此。TFT是包括栅极、源极和漏极的三电极器件。源极是用于向TFT提供载流子的电极。在TFT中，载流子从源极开始流动。漏极是TFT中的电极，载流子从外部流到漏极。也就是说，MOSFET中的载流子从源极流到漏极。在n型MOSFET(NMOS)中，由于载流子是电子，源极电压低于漏极电压，从而电子从源极流到漏极。在n型MOSFET中，由于电子从源极流到漏极，因此电流从漏极流到源极。在p型MOSFET(PMOS)中，由于载流子是空穴，源极电压高于漏极电压，从而空穴从源极流到漏极。在p型TFT中，由于空穴从源极流到漏极，因此电流从源极流到漏极。应当注意，MOSFET的源极和漏极不是固定的。例如，MOSFET的源极和漏极可根据提供的电压而变化。在下文的实施方式中，构成GIP电路和像素电路的晶体管被示例性实施为n型TFT，但本实用新型不限于此。因此，本实用新型不应受到下文中的TFT的源极和漏极的限制。
从GIP电路输出的栅极脉冲在栅极导通电压(或栅极高电压(VGH))和栅极截止电压(或栅极低电压(VGL))之间摆动。栅极导通电压VGH被设定为高于TFT的阈值电压的电压，栅极截止电压VGL被设定为低于TFT的阈值电压的电压。在n型TFT中，栅极导通电压可以是栅极高电压VGH，栅极截止电压可以是栅极低电压VGL。在p型TFT中，栅极导通电压可以是栅极低电压VGL，栅极截止电压可以是栅极高电压VGH。
图3是示意性示出根据本实用新型的OLED显示装置的构造的框图。
参照图3，本实用新型的OLED显示装置包括显示面板PNL以及用于在显示面板PNL中写入输入图像的数据的显示面板驱动电路。
显示面板PNL的显示区(或有源显示区(active display region))A/A包括：彼此交叉的多条数据线DL1至DLm和多条栅极线GL1至GLn；以及通过数据线DL1至DLm和栅极线GL1至GLn以矩阵形式布置的多个子像素。触摸传感器可进一步设置在显示面板PNL的显示区A/A中。
子像素包括用以实现颜色的红色(R)、绿色(G)和蓝色(B)子像素，并且除了R、G和B子像素以外还可包括白色(W)子像素。至少一部分子像素包括GIP电路的一部分。
GIP电路分散性地设置在显示区A/A中。至少一个子像素被划分为用于驱动第一发光元件的第一电路单元和包括一部分GIP电路的第二电路单元。第一电路单元和第二电路单元被形成在第一电路单元和第二电路单元上的发光元件的电极图案，例如阳极覆盖。包括第一电路单元和第二电路单元的子像素的发光区可大于第一电路单元。下文中，第一电路单元将称为“像素电路单元”，第二电路单元将称为“GIP电路单元”。在子像素之中，在将GIP电路设置在子像素中之后的每个其余子像素可被划分为用于驱动第二发光元件的第三电路单元和包括静电放电(ESD)保护元件的第四电路单元。包括第三电路单元和第四电路单元的发光区可大于第三电路单元。第三电路单元和第四电路单元可被形成在第三电路单元和第四电路单元上的第二发光元件的阳极覆盖。
显示面板驱动电路包括：用于向显示面板PNL的数据线DL提供输入图像的数据电压的数据驱动电路；用于向显示面板PNL的栅极线GL提供与数据电压同步的扫描脉冲的栅极驱动电路；以及用于控制数据驱动电路和栅极驱动电路的操作时序的时序控制器20。
数据驱动电路可包括一个或多个源极驱动集成电路(IC)SIC。源极驱动IC SIC在时序控制器20的控制下通过将输入图像的数字视频数据转换为模拟伽马补偿电压来产生数据电压，并将数据电压输出至数据线DL。源极驱动IC SIC可内嵌在可弯曲柔性印刷电路板(PCB)例如膜上芯片COF中，或者可通过玻璃上芯片(COG)工艺直接接合至显示面板PNL的基板。COF通过各向异性导电膜(ACF)接合至显示面板PNL和源极PCB SPCB。COF的输入引脚电连接至源极PCB SPCB的输出端子。COF的输出引脚通过ACF电连接至形成在显示面板PNL上的数据焊盘。
栅极驱动电路包括多个级，这些级彼此级联连接以响应于栅极时序控制信号输出扫描脉冲。栅极驱动电路在时序控制器20的控制下向栅极线GL依次提供与数据电压同步的栅极脉冲，由此选择输入图像的像素数据要写入到的一行像素。
时序控制器20内嵌在控制PCB CPCB中，控制PCB CPCB和源极PCB SPCB通过柔性扁平电缆FFC连接。
级接收诸如起始脉冲和时钟之类的栅极时序控制信号，并在输入时钟时向栅极线GL输出栅极脉冲。
根据本实用新型的OLED显示装置中的一个像素的电路构造如图4所示。
图4示出在根据本实用新型的图3的OLED显示装置中的一个子像素的电路构造。
如图4所示，根据本实用新型的OLED显示装置的每个子像素包括有机发光二极管OLED和用于驱动OLED的像素电路。
像素电路包括第一开关TFT T1、第二开关TFT T2、存储电容器Cst和驱动TFT DT。
第一开关TFT T1响应于扫描脉冲Scan将数据电压Data充入到存储电容器Cst中。驱动TFT DT通过根据充入到存储电容器CST中的数据电压控制提供给OLED的电流来调节OLED的发光量。第二开关TFT T2响应于感测信号Sense感测驱动TFT DT的阈值电压和迁移率。
OLED可包括：第一电极(例如阳极或阴极)；有机发光层；以及第二电极(例如阴极或阳极)。
存储电容器Cst可电连接在驱动TFT DT的栅极和源极之间，以将对应于图像信号的数据电压保持一帧时间。
在图4中，尽管图示了3个TFT T1、T2和DT以及1个存储电容器Cst(3T1C)的子像素构造，但本实用新型不限于此，根据本实用新型的OLED显示装置的每个子像素可具有诸如4个TFT和1个电容器(4T1C)、4个TFT和2个电容器(4T2C)、5个TFT和1个电容器(5T1C)、5个TFT和2个电容器(5T2C)等之类的子像素构造。
图5是示意性示出在栅极驱动电路中彼此级联连接的多个级的图。
参照图5，栅极驱动电路包括彼此级联连接的多个级ST(n)至ST(n+3)。图6是级的例子的电路图。图6的级表示第n级。
级ST(n)至ST(n+3)向栅极线GL依次提供相应的栅极脉冲Scout(n)至Scout(n+3)，并向其它级传输相应的进位信号Cout(n)至Cout(n+3)。栅极脉冲Scout(n)至Scout(n+3)和进位信号Cout(n)至Cout(n+3)可通过级ST(n)至ST(n+3)经由一个输出端子同时输出，或者可通过级ST(n)至ST(n+3)经由两个输出端子分开输出，如图5和6所示。进位信号Cout(n)至Cout(n+3)传输到的级不限于特定的级。例如，如图6所示，第n(n是正整数)级可接收(但不限于)分别从第(n-3)级和第(n+3)级输出的进位信号Cout(n-3)和Cout(n+3)。
参照图6，级包括：第一输出电路单元24(见图32)，用于根据Q节点的电压和Qb节点的电压通过第一输出端子输出栅极(扫描)脉冲Scout(n)；第二输出电路单元23(见图32)，用于根据Q节点的电压和Qb节点的电压通过第二输出端子输出进位信号Cout(n)；开关电路单元21(见图32)，用于对Q节点和Qb节点进行充电和放电；以及反相器单元22(见图32)，用于使Q节点的电压反相并将反相后的电压提供给Qb节点。
第一输出电路单元24包括：第一上拉晶体管T6，当在Q节点被预充电的状态下输入时钟SCCLK时，第一上拉晶体管T6导通以向第一输出端子充入电压；第一下拉晶体管T7，当向Qb节点充入电压时，第一下拉晶体管T7对第一输出端子的电压进行放电。电容器Cq连接在Q节点和第一输出端子之间。第一上拉晶体管T6包括连接至Q节点的栅极、被施加时钟SCCLK的漏极以及连接至第一输出端子的源极。第一下拉晶体管T7包括连接至Qb节点的栅极、连接至第一输出端子的漏极以及连接至GVSS0节点的源极。栅极低电压VGL0施加至GVSS0节点。
第二输出电路单元23包括：第二上拉晶体管T6cr，当在Q节点被预充电的状态下输入时钟CRCLK时，第二上拉晶体管T6cr导通以向第二输出端子充入电压；第二下拉晶体管T7cr，当向Qb节点充入电压时，第二下拉晶体管T7cr对第二输出端子的电压进行放电。第二上拉晶体管T6cr包括连接至Q节点的栅极、被施加时钟CRCLK的漏极以及连接至第二输出端子的源极。第二下拉晶体管T7cr包括连接至Qb节点的栅极、连接至第二输出端子的漏极以及连接至GVSS2节点的源极。栅极低电压VGL2施加至GVSS2节点。VGL2可被设定为低于VGL0的电压。
开关电路单元21利用多个TFT T1、T1A、T3、T3q、T3A、T3n、T3nA对Q节点、Qb节点和Qh节点进行充电和放电。
反相器单元22利用多个TFT T4、T41、T4q、T5、T5q使Q节点的电压反相，并将反相后的电压提供给Qb节点。
将参照图8至19描述图6的级的操作。
TFT T1和T1A响应于从第(n-3)级输入的进位信号Cout(n-3)将Q节点的电压和Qh节点的电压充电至栅极高电压VGH。TFT T1包括被施加进位信号Cout(n-3)的栅极和漏极以及连接至Qh节点的源极。TFT T1A包括被输入进位信号Cout(n-3)的栅极、连接至Qh节点的漏极以及连接至Q节点的源极。
TFT T3q响应于被预充电的Q节点的电压导通以将Qh节点连接至GVDD节点，由此将Qh节点充电到通过GVDD节点施加的栅极高电压VGH。TFT T3q包括连接至Q节点的栅极、连接至GVDD节点的漏极以及连接至Qh节点的源极。
TFT T3n和T3nA响应于从在后级输入的进位信号Cout(n+3)将Q节点和Qh节点连接至GVSS2节点。TFT T3n包括被施加进位信号Cout(n+3)的栅极、连接至Q节点的漏极以及连接至Qh节点的源极。TFT T3nA包括被施加进位信号Cout(n+3)的栅极、连接至Qh节点的漏极以及连接至GVSS2节点的源极。
TFT T3和T3A响应于Qb节点的电压导通以将Q节点和Qh节点连接至GVSS2节点，由此对Q节点进行放电。TFT T3包括连接至Qb节点的栅极、连接至Q节点的漏极以及连接至Qh节点的源极。TFT T3A包括连接至Qb节点的栅极、连接至Qh节点的漏极以及连接至GVSS2节点的源极。
TFT T4、T41和T4q在未对Q节点的电压进行充电时将Qb节点充电到栅极高电压VGH。TFT T41包括连接至GVDD节点(其被施加栅极高电压VGH)的栅极和漏极以及连接至TFT T4的栅极和TFT T4q的漏极的源极。TFT T4包括连接至TFT T41的源极和TFT T4q的漏极的栅极、连接至GVDD节点的漏极以及连接至Qb节点的源极。TFT T4q包括连接至Q节点的栅极、连接至TFT T41的源极和TFT T4的栅极的漏极以及连接至GVSS1节点的源极。VGL1施加至GVSS1节点。VGL1可被设定为低于VGL0且高于VGL2的电压。
TFT T5q根据被预充电的Q节点的电压而导通以将Qb节点连接至GVSS1节点，由此对Qb节点进行放电。TFT T5q包括连接至Q节点的栅极、连接至Qb节点的漏极以及连接至GVSS1节点的源极。
TFT T4、T41、T4q和T5q构成反相器。
TFT T5响应于从第(n-3)级输入的进位信号Cout(n-3)导通以将Qb节点放电。TFT T5包括被施加进位信号Cout(n-3)的栅极、连接至Qb节点的漏极以及连接至GVSS1节点的源极。
图7是示出形成在Q节点和输出端子之间的电容器的波纹(ripple)减少效果的图。
参照图7，上拉晶体管T6的栅极连接至级的Q节点。电容器Cq连接在Q节点和第一输出端子之间，即，上拉晶体管T6的栅极和源极之间。电容器Cclk存在于上拉TFT T6的漏极和栅极之间。电容器Cclk可导致上拉晶体管T6的栅极和漏极之间的寄生电容。Q节点的波纹Qripple通过下面的等式来表示。在下面的等式中，“Cextra”是除了电容器Cclk的寄生电容意外的其它寄生电容；Cq表示电容器Cq的电容，Cclk表示电容器Cclk的电容。只要产生时钟SCCLK，就可在Q节点的电压中产生波纹。这种波纹可通过电容器Cq来减少。
图8至19是示出图5的级的操作的图。图8至11是示出Q节点和Qh节点的第一预充电时段的图。图12和13是示出Q节点的自举时段的图。图14和15是示出Q节点的第二预充电时段的图。图16至19是示出Q节点、Qh节点和Qb节点的电压保持时段的图。
参照图8和9，如果进位信号Cout(n-3)的VGH电压输入至栅极驱动电路的第n级，则TFT T1、T1A和T5导通，Q节点和Qh节点的电压通过进位信号Cout(n-3)的栅极高电压VGH被预充电，同时Qb节点被放电。结果，TFT T3q、T4q、T5、T5q、T6cr、T6导通。TFT T41用作二极管，并且在将电压VGH施加至GVDD节点的同时保持导通(ON)状态。
参照图10和11，进位信号Cout(n-3)的电压降低到VGL电压。结果，TFT T1、T1A和T5截止，Q节点、Qh节点和Qb节点进入到浮置状态，从而节点保持先前的状态。
参照图12和13，时钟SCCLK和CRCLK的VGH电压施加至栅极驱动电路的第n级。结果，Q节点的电压通过自举提升至高于VGH的电压，每个上拉晶体管T6和T6cr的漏极和源极之间的电流Ids提升，从而第一和第二输出端子的电压提升。在这种情形下，从第n级输出栅极脉冲Scout(n)和进位信号Cout(n)。
参照图14和15，时钟SCCLK和CRCLK的电压降低到VGL。结果，Q节点的电压降低到VGL，Qb节点的电压保持在VGL。Qh节点的电压保持在VGH。
参照图16和17，进位信号Cout(n+3)的VGH电压输入至第n级。在这种情形下，TFT T3n和T3nA导通，Q节点和Qh节点被放电。此外，TFT T3q、T4q、T6、T6cr截止，Qb节点被充电从而TFT T3、T3A、T7和T7cr导通。结果，栅极脉冲Scout(n)的电压降低到VGL0，进位信号Cout(n)的电压降低到VGL2。
参照图18和19，进位信号Cout(n+3)的电压降低到VGL。在这种情形下，TFT T3n和T3nA截止。Q节点、Qh节点和Qb节点进入到浮置状态。结果，栅极脉冲Scout(n)的电压保持在VGL0，进位信号Cout(n)的电压保持在VGL2。
尽管图6示出了以6个相位驱动的级，但根据本实用新型的级不限于此，可以按照各种方式来配置。
如图6所示，级包括16个晶体管和1个电容器。
因此，如果构成级的单位元件(例如一个晶体管或一个电容器)分散性地设置在一个子像素区中，则可设置用于驱动一条栅极线(或扫描线)的一个级。
图20是示出根据本实用新型第一实施方式的一个子像素的平面图。图21是示出沿图20的“A-A’”线截取的子像素的像素电路单元和GIP电路单元的视图。在图21中，“PIX TR”表示包括TFT的像素电路单元，“GIP TR”表示包括TFT的GIP电路单元。在图21所示的像素电路单元PIX TR和GIP电路单元GIP TR的TFT中，省略了电极和绝缘层的详细结构。
参照图20和21，每个子像素包括像素电路单元PIX TR和GIP电路单元GIP TR。在每个子像素中，OLED包括位于阳极ANO和阴极CAT之间的有机化合物层OL。阳极可由银(Ag)、Ag合金、或者包括Ag和Ag合金的至少之一的多层金属电极形成。阴极可由诸如Al、MgAg、氧化铟锌(IZO)等之类的金属形成。阳极是发射光的金属电极。阴极是光传输到的金属电极。
像素电路单元PIX TR和GIP电路单元GIP TR的每一个包括一个或多个TFT。包括在像素电路单元PIX TR和GIP电路单元GIP TR中的TFT可以是包括非晶硅(a-Si)的TFT、包括氧化物半导体的氧化物TFT、以及包括低温多晶硅(LTPS)的TFT之中的一个或多个TFT。
在每个子像素中，发光元件即OLED包括：设置在像素电路单元的TFT和GIP电路单元的TFT上的阳极ANO、沉积在阳极ANO上的有机化合物层OL、以及设置在有机化合物层OL上的阴极CAT。
在每个子像素中，OLED覆盖像素电路单元PIX TR和GIP电路单元GIP TR。从有机化合物层OL发射的光经由阴极CAT向外发射。此外，从有机化合物层OL发射的光从阳极ANO反射，并经由阴极CAT向外发射。从位于像素电路单元和GIP电路单元上的发光元件产生光，并且光朝着像素电路单元和GIP电路单元的相对侧发射。因此，在每个子像素中，由于发光区包括像素电路单元和GIP电路单元，发光区不会减小。
像素电路单元PIX TR和GIP电路单元GIP TR设置在显示面板PNL的基板SUBS上，钝化层PAS覆盖像素电路单元PIX TR和GIP电路单元GIP TR。像素电路单元PIX TR和GIP电路单元GIP TR被形成在钝化层PAS上的OLED覆盖。
图22是示出在显示面板PNL的显示区中的每个子像素中形成的GIP电路单元和像素电路单元的图。在图22中，“PIX(1,1)”至“PIX(3,2160)”表示像素电路单元，“GIP A”、“GIP B”和“GIP C”表示GIP电路单元。
参照图22至25，每个子像素被划分为像素电路单元和GIP电路单元。像素电路单元的TFT和布线与GIP电路单元的TFT和布线在空间上分离，从而在像素电路单元和GIP电路单元之间的干扰被最小化，每个子像素在产率方面是有利的。像素电路单元的布线VDL、VSL和DL1至DL4与GIP电路单元的布线VGL、VGH、CLKA和CLKB在彼此不交叠的情形下分离。例如，构成像素电路单元的TFT和数据线DL1至DL4与构成GIP电路单元的TFT和时钟布线在空间上分离。
在图23和24中，VDL表示被施加第一恒定电压EVDD的电源布线，VSL表示被施加第二恒定电压EVSS的电源布线。数据线DL1至DL4被提供数据电压。第一数据线DL1连接至红色子像素R以向红色子像素R提供红色数据电压。第二数据线DL2连接至白色子像素W以向白色子像素W提供白色数据电压。第三数据线DL3连接至蓝色子像素B以向蓝色子像素B提供蓝色数据电压。第四数据线DL4连接至绿色子像素G以向绿色子像素G提供绿色数据电压。
在图24中，VGL表示连接至图6的级中的VSS节点GVSS0、GVSS1和GVSS2以提供栅极低电压VGL的VGL布线。VGH表示连接至图6的级中的VDD节点GVDD以提供栅极高电压VGH的VGH布线。CLKA和CLKB是被施加图6的级中的时钟CRCLK和SCCLK的时钟布线。
GIP电路单元的元件在数量上大于像素电路单元的元件，GIP电路单元占据的电路面积大于像素电路单元占据的电路面积。因此，在栅极驱动电路中产生一个输出的一个级电路可分散性地设置在多个子像素中。在图22的例子中，子像素(1,1)可包括像素电路单元PIX(1,1)和GIP电路单元的部分GIP A；子像素(2,1)可包括像素电路单元PIX(2,1)和GIP电路单元的另一部分GIP B。在图23的例子中，GIP A包括图6的级中的TFT T1、T3n、T6以及电容器Cq等。GIP B包括图6的级中的TFT T3、T5、T6以及电容器Cq等。电容器Cq可被实现为大电容量电容器，以减少Q节点和输出信号的波纹。在此，由于电容器Cq的电容增大，电容器Cq可由相邻的子像素共享。
在图24和25的例子中，当GIP电路单元布置在子像素中时，级的Q节点可与栅极线GL交叠，从而电容器Cq可形成在Q节点和栅极线GL之间。栅极线GL连接至输出端子，级中的栅极脉冲经由输出端子输出。根据图24和25示出的电容器设计方法，栅极线GL可用作电容器Cq的设计区域，能够防止像素电路单元和级的Q节点之间的干扰。
如图25所示，在每个子像素中，OLED的阳极ANO和有机化合物层OL设置在像素电路单元PIX和GIP电路单元GIP上。在每个子像素中，阳极ANO和有机化合物层OL的每个图案的尺寸大于像素电路单元PIX的尺寸，并且与像素电路单元PIX和GIP电路单元GIP的尺寸之和基本相同。形成在像素电路单元PIX和GIP电路单元GIP上的阳极ANO和有机化合物层OL的每一个的图案连续地连接(或者不断开地连接)。因此，每个子像素中的开口率和发光面积大于像素电路单元PIX；与传统的不具有GIP电路单元的子像素相比，开口率和发光面积不会减小。
图26是沿图25的“B-B’”线截取的位于栅极线GL上的GIP电路单元的Q节点和Qb节点的剖视图。
参照图26，级的Q节点和Qb节点的每一个可由栅极线GL和与栅极线GL交叠的第二金属图案SD形成。栅极线GL和第二金属图案SD彼此交叠，且在它们之间设置有层间绝缘层ILD。在图26中，遮光层LS形成在基板(未示出)上，缓冲层BUF形成在遮光层LS上。栅极绝缘层GI设置在缓冲层BUF和栅极线GL之间。
图27是示出根据本实用新型第二实施方式的像素结构的图。图28是示出图27所示的静电放电保护元件ESD的例子的电路图。
参照图27和28，当GIP电路单元分散性地设置在每个子像素中时，由于GIP电路单元不需要添加到部分子像素上，在部分子像素中可存在剩余空间。在这种情形下，可在部分子像素中设置图28所示的静电放电保护元件ESD。通常，由于静电放电保护元件ESD设置在显示面板的边框区中，因此静电放电保护元件ESD成为限制边框的减小的因素。如果静电放电保护元件ESD设置在显示区中的子像素中，则对于窄边框设计来说是有利的。
静电放电保护元件ESD连接在显示面板PNL的信号布线DL/GL与接地布线GND之间。在设置有静电放电保护元件ESD的子像素中，OLED的阳极ANO和有机化合物层OL可被图案化为，使得像素电路单元PIX(i+1,j)和静电放电保护元件ESD被形成在像素电路单元PIX(i+1,j)和静电放电保护元件ESD上的阳极ANO和有机化合物层OL覆盖。因此，在这个子像素中，开口率和发光区不会减小。在这个子像素中，开口率和发光区可大于像素电路单元PIX(i+1,j)。
尽管通过图24所示的电路来实现静电放电保护元件ESD，但本实用新型不限于此。在图28的例子中，静电放电保护元件ESD包括两个开关TFT 71和72以及1个均衡器TFT 73。第一开关TFT 71和第二开关TFT 72用作二极管，其消除了电流在两个方向上同时流动的现象。均衡器TFT 73设置在第一开关TFT 71和第二开关TFT 72之间。
同时，如果构成级的一个单位元件(例如一个晶体管或一个电容器)分散性地设置在属于在数据线和栅极线的交叉部分以矩阵形式布置的多个单位像素区中的一个单位像素区中，则可设置用于驱动一条栅极线(或扫描线)的一个级。红色(R)、绿色(G)和蓝色(B)子像素可构成一个单位像素，或者红色(R)、绿色(G)、蓝色(B)和白色(W)子像素可构成一个单位像素。
很明显，构成一个级的元件(例如TFT、电容器等)可分散性地设置在布置在一条栅极线上的多个单位像素区中。稍后将描述级的详细布置方法。
图29是示出根据本实用新型第三实施方式的显示面板的显示区的结构的图。图30是详细示出图29的显示面板的显示区中布置的两个相邻单位像素的图。
尽管在图29和30中示出了由红色(R)、绿色(G)、蓝色(B)和白色(W)子像素构成的单位像素，但本实用新型不限于此，单位像素可由红色(R)、绿色(G)和蓝色(B)子像素构成。
根据本实用新型第三实施方式的显示面板的显示区的单位像素区被划分为：包括至少三个子像素单元R、G、B和W的像素电路单元33；GIP电路单元31；以及GIP内部连接布线单元32。
至少三个子像素单元R、G、B和W被配置成，使得多条数据线DL1至DLm、多条参考电压线Vref、第一恒定电压线EVDD和第二恒定电压线EVSS垂直布置，并且多条栅极线(扫描线SCAN1至SCAN2160)水平布置。
GIP电路单元31对应于构成栅极驱动电路的级的元件(例如晶体管或电容器)。也就是说，构成图6所示的级的元件(例如晶体管或电容器)分散性地设置在由红色(R)、绿色(G)、蓝色(B)和白色(W)子像素构成的单位像素区中。
也就是说，用于驱动一条栅极线(扫描线)的一个级的所有元件(例如晶体管或电容器)设置在通过相应栅极线(扫描线)驱动的多个单位像素区中。
此外，用于驱动一条栅极线(扫描线)的两个或更多个级可分散并布置在通过相应栅极线(扫描线)驱动的多个单位像素区中。
如果设置一个级，则期望的是，构成一个级的元件(例如TFT或电容器)分散性地设置在通过相应栅极线(扫描线)驱动的多个单位像素区的中间部分中。
如果设置用于驱动一条栅极线(扫描线)的两个级，则期望的是，构成两个级的元件(例如TFT或电容器)分散性地设置在通过相应栅极线(扫描线)驱动的多个单位像素区的两个边缘部分中。
尽管在图29和30中GIP电路单元31设置在每个单位像素区中，但本实用新型不限于此，GIP电路单元31可不设置在部分单位像素区中。
GIP内部连接布线单元32是设置有用于连接图6所示的级的各个元件(例如Q节点、Qb节点等)的连接布线的区域。
像素电路单元33包括至少三个子像素单元R、G、B和W。
像素电路单元33、GIP电路单元31、以及GIP内部连接布线单元32可不同地设置。
图31A至31D是示出根据本实用新型第三实施方式的GIP电路单元的布置位置的图。
如图31A所示，GIP电路单元31可设置在GIP内部连接布线单元32的上侧以及像素电路单元33的右侧。
如图31B所示，GIP电路单元31可设置在GIP内部连接布线单元32的上侧以及像素电路单元33的左侧。
如图31C所示，GIP电路单元31可设置在GIP内部连接布线单元32与像素电路单元33之间。
如图31D所示，GIP电路单元31可设置在GIP内部连接布线单元32的与像素电路单元33处于相反侧的下侧。
同时，当级的元件设置在显示区中时，元件的功能布置能够简化GIP内部连接布线单元32的布线。
图32是示出根据本实用新型第三实施方式的级的元件的布置状态的图。
如图6和32所示，根据本实用新型的级包括第一输出电路单元24，用于根据Q节点的电压和Qb节点的电压通过第一输出端子输出栅极脉冲Scout(n)；第二输出电路单元23，用于根据Q节点的电压和Qb节点的电压通过第二输出端子输出进位信号Cout(n)；开关电路单元21，用于对Q节点和Qb节点进行充电和放电。
在这种情形下，第二输出电路单元23包括用于输出进位信号Cout(n)的上拉晶体管T6cr和下拉晶体管T7cr。第一输出电路单元24包括用于输出扫描脉冲Scout(n)的上拉晶体管T6、下拉晶体管T7和自举电容器Cq。
因此，在显示区中布置级的元件时，可首先布置第一输出电路单元24(T6、T7和Cq)，如图32所示。接下来，可依次布置反相器单元22、第二输出电路单元23(T6cr和T7cr)、进位信号连接线CR以及开关电路单元21。这样，能够简化GIP内部连接布线单元32的布线。
在此，开关电路单元21的一些元件可设置在反相器单元22和第二输出电路单元23之间，开关电路单元21的其余元件可设置在端部。
此外，在如上所述在显示区中布置级的元件时，在级的元件之中的构成第一输出电路单元24的晶体管T6需要比其它晶体管更宽的宽度。
也就是说，构成第一输出电路单元24的晶体管T6应当使作为扫描脉冲而输出时钟信号SCCLK(用于扫描脉冲输出)的延迟最小化。因此，构成第一输出电路单元24的晶体管T6的宽度宽于其它晶体管的宽度。
由于类似的理由，开关电路单元21的晶体管T1需要比其它晶体管更宽的宽度。
尽管构成第一输出电路单元24的晶体管T6的宽度和开关电路单元21的晶体管T1的宽度应当设计为比其它晶体管的宽度宽，但是构成第一输出电路单元24的晶体管T6不能布置在一个单位像素区中，因为单位像素区是有限的。因此，诸如构成第一输出电路单元24的晶体管T6和开关电路单元21的晶体管T1之类的需要相对较宽宽度的元件可被分离以散布在水平方向上，从而可在有限的单位像素区中布置大型晶体管。
图33是示出在根据本实用新型第三实施方式的级元件之中的具有大尺寸的TFT的布置状态的图。
在图33中，构成第一输出电路单元24的晶体管T6被分离以在水平方向上散布。开关电路单元21的晶体管T1可按照相同的方式被分离，以在水平方向上散布。
也就是说，如图33所示，构成第一输出电路单元24的晶体管T6可被分离，以在4个单位像素区中散布在水平方向上。
除了构成第一输出电路单元24的晶体管T6和开关电路单元21的晶体管T1以外，具有大尺寸的其它晶体管可如参照图33所述，被分离以在水平方向上散布。此外，即使应当增大布线宽度以便减小用以驱动显示面板中的级所需的信号的降低和上升，也可按每个单位像素区分开地设置晶体管。
以这种方式，由于通过分散性地设置构成级的元件，至少一个级设置在通过一条栅极(扫描)线驱动的多个单位像素区中，显示面板的左右边框能够被最小化。
图29至33显示了至少一个级设置在显示区中的一条扫描线中。
如图3所示，数据驱动电路包括多个源极驱动IC SIC。在图3中，示出了6个源极驱动IC。
根据另一实施方式，显示面板的显示区被划分为多个块，这些块为通过相应的驱动IC驱动的区域。此外，对于每个块，可布置一个或多个栅极驱动电路。
图34是示出根据本实用新型第四实施方式的显示面板的显示区的结构的图。
参照图34，根据本实用新型第四实施方式的OLED显示装置包括显示面板PNL和用于向显示面板PNL提供图像数据的数据驱动电路。在图34中，PXL区表示像素电路区，GIP区表示GIP电路区。
如图3所示，显示面板PNL的显示区A/A包括彼此交叉的多条数据线DL1至DLm和多条栅极线GL1至GLn；以及通过数据线DL1至DLm和栅极线GL1至GLn以矩阵形式布置的多个子像素。显示面板PNL的显示区A/A可进一步包括多个触摸传感器。
多个子像素包括用以实现颜色的红色(R)、绿色(G)和蓝色(B)子像素，并且除了红色(R)、绿色(G)和蓝色(B)子像素以外还可包括白色(W)子像素。
红色(R)、绿色(G)和蓝色(B)子像素可构成一个单位像素，或者红色(R)、绿色(G)、蓝色(B)和白色(W)子像素可构成一个单位像素。
构成栅极驱动电路的级的元件(例如TFT、电容器等)分散性地布置在单位像素区中。
现在给出关于上述结构的详细描述。
驱动电路包括：用于向显示面板PNL的数据线DL1至DLm提供图像数据电压的数据驱动电路；用于向显示面板PNL的栅极线GL1至GLn提供与图像数据电压同步的扫描脉冲的栅极驱动电路；以及用于控制数据驱动电路和栅极驱动电路的操作时序的时序控制器(参见图3的时序控制器20)。
数据驱动电路包括多个源极驱动IC SIC1至SIC6。在图34中，数据驱动电路包括6个源极驱动IC SIC1至SIC6。
6个源极驱动IC SIC1至SIC6内嵌在6个COF中，每个COF通过ACF接合至显示面板PNL的焊盘区和源极PCB S-PCB。COF的输入引脚电连接至源极PCB S-PCB的输出端子。COF的输出引脚通过ACF电连接至形成在显示面板PNL的基板上的数据焊盘。
栅极驱动电路包括用于从时序控制器接收起始脉冲VST、时钟信号CRCLK和SCCLK、栅极高电压VGH、栅极低电压VGL等并且向栅极线GL1至GLn依次输出扫描脉冲的多个级。
多个级在时序控制器的控制下向栅极线GL1至GLn依次提供与数据电压同步的扫描脉冲，以选择图像数据电压要施加到的一行像素。
在此，显示面板的显示区被划分为多个块，这些块是通过相应驱动IC驱动的多个区域。此外，可为每个块独立地布置一个或多个栅极驱动电路。
对于每个块，构成至少一个级的元件(例如TFT、电容器等)分散性地设置在通过每条栅极线驱动的多个单位像素区中。
更具体而言，至少一个栅极驱动电路设置在通过每个源极驱动IC SIC1、SIC2、SIC3、SIC4、SIC5和SIC6驱动的每个块中。在这种情形下，构成至少一个级的元件(例如TFT、电容器等)分散性地设置在通过每个块的多条栅极线(扫描线)的每一条驱动的多个单位像素区中。
例如，如果显示面板是UHD(3840*2160)模式，则至少2160个级设置在通过源极驱动IC SIC1、SIC2、SIC3、SIC4、SIC5和SIC6的每一个驱动的每个块中。
如上所述，多个级分开地设置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个显示区中，两个或更多个级可设置在布置在每条栅极线(扫描线)中的多个单位像素区中。
因此，采用这种结构(其中多个级分开地设置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个块中)，显示区的单位像素区可实现为包括至少三个子像素(R、B、G和W)的像素电路单元33、GIP电路单元31以及GIP内部连接布线单元32，如参照图29和30所述的。
此外，栅极驱动电路分开地设置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个块中，并且包括至少三个子像素(R、B、G和W)的像素电路单元33、GIP电路单元31以及GIP内部连接布线单元32可如参照图31A至31D所述的不同地布置。
如果栅极驱动电路分开地布置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个块中，如参照图32所述的，可首先布置第一输出电路单元24(T6、T7和Cq)，如图32所示。接下来，可依次布置反相器单元22、第二输出电路单元23(T6cr和T7cr)、进位信号连接线CR以及开关电路单元21。这样，能够简化GIP内部连接布线单元32的布线。
在此，开关电路单元21的一些元件可设置在反相器单元22和第二输出电路单元23之间，开关电路单元21的其余元件可设置在端部。
如果栅极驱动电路分开地布置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个块中，并且如参照图33所述的，如果需要相对较宽宽度的元件被分离以散布在水平方向上，则大型TFT可设置在有限的单位像素区中。
此外，栅极驱动电路分开地设置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个显示区中，并且相对于源极驱动IC SIC1至SIC6的每一个布置在相同栅极线(扫描线)中的多个级被用于输出进位信号的相同进位时钟CRCLK以及用于输出扫描脉冲的相同扫描时钟SCCLK驱动，由此同时输出进位脉冲和扫描脉冲。
尽管栅极驱动电路分开地设置在通过源极驱动IC SIC1至SIC6的每一个驱动的每个显示区中，每条栅极线(扫描线)可在通过源极驱动IC SIC1至SIC6的每一个驱动的每个显示区中电性独立，并且每条栅极线(扫描线)可统一形成(unitedly formed)到通过源极驱动IC SIC1至SIC6的每一个驱动的显示区中。
源极驱动IC SIC1至SIC6的每一个提供用于驱动像素的数据电压和各种电源电压。此外，源极驱动IC SIC1至SIC6的每一个向GIP电路单元31提供用于输出进位信号的进位时钟CRCLK、用于输出扫描脉冲的扫描时钟SCCLK、电源电压(GVDD、GVSS0、GVSS1和GVSS2)、起始信号VST、复位信号RST以及线选择信号，以驱动级。
尽管在图34中至少一个GIP块设置在通过一个源极驱动IC SIC1、SIC2、SIC3、SIC4、SIC5或SIC6驱动的显示区中，但本实用新型不限于此。也就是说，一个GIP块可布置在通过两个相邻的源极驱动IC(SIC1和SIC2、SIC3和SIC4或者SIC5和SIC6)或者通过三个相邻的源极驱动IC(SIC1至SIC3或者SIC4至SIC6)驱动的显示区中。
从上述描述可以清楚看出，根据本实用新型的显示面板以及使用显示面板的OLED显示装置具有如下效果。
首先，通过分散性地将栅极驱动电路布置在显示面板的显示区中，边框能够被最小化，并且能够不考虑边框的形状来将栅极驱动电路设置在显示面板中。此外，通过甚至在顶部发光结构的每个子像素中的GIP电路上设置发光区，能够在不减小开口率和发光区的情形下使边框最小化。
第二，在显示区中布置多个级时，如果一个级布置在通过一条栅极线(扫描线)驱动的多个单位像素区中，则级可布置在多个单位像素区的中间部分中，或者两个或更多个级可布置在通过一条栅极线(扫描线)驱动的多个单位像素区中，从而有效实现画面质量的均匀性。
第三，由于级的多个元件根据功能被分离设置，能够简化GIP内部布线连接单元。
第四，由于级的多个元件之中具有较大尺寸的元件被分开地布置以分散，因此构成级的多个元件能够充分地分配在显示区中。
第五，由于包括至少三个子像素和一个GIP电路单元的像素电路单元分离地设置在显示区中的单位像素区中，因此能够使像素和GIP之间的信号干扰现象最小化。
第六，由于显示区通过由每个源极驱动IC驱动的组而划分，并且构成级的多个元件分散性地设置在通过每个显示区组中的每条栅极线驱动的单位像素区中，因此能够通过每个源极驱动IC提供用于驱动GIP的信号。
尽管为了说明性的目的公开了本实用新型的实施方式，但是所属领域的普通技术人员将认识到，在不脱离如所附权利要求书中公开的本实用新型的范围和精神的条件下，各种修改、添加和替换都是可能的。