无引线接合的晶圆级发光二极管的制作方法

专利名称：无引线接合的晶圆级发光二极管的制作方法
技术领域：
本发明涉及半导体器件，特别是光发射器件，其可以无引线接合地制造和操作。
背景技术：
发光二极管(LED或LEDs)是将电能转换成光的固态器件，其大体包括夹设在相对 的掺杂层之间的一或多层由半导体材料做的有源层。当在掺杂层之间施加偏压，空穴和电 子被注入有源层，并在有源层内复合以产生光。来自有源层的光从LED的所有表面发出。近期对基于III族元素氮化物的材料体系构成之发光二极体有很大的关注，原因 是它们在物料特性方面的独特结合，包括高的击穿电场、宽的带隙(GaN的带隙在室温下为 3. 36eV)、大的导带偏移和高的饱和电子漂移速度。对LED光线的有效提取在高效能LEDs 的制造中是一项主要考虑。对于具有单一输出耦合表面的传统LEDs而言，其外量子效率受 限于从LED发射区通过衬底的光线的全内反射(TIR)。如斯涅耳定律(Snell's Law)所预 计的，TIR可由LED半导体与周围环境之间的折射率差异引致，这差异导致有源层的光线需 通过细小的出射锥才可从LED的表面传递入周围的物质，并最后离开LED封装。已经开发出不同的方法来减低TIR及改良总体上的光线提取，其中一种较普遍的 为表面织构化。表面织构化提供一个不规则的表面，其允许光子有多次机会找寻出射锥， 以增加光线离开的几率。找不到出射锥的光继续经历TIR，并以不同的角度反射离开织构 化表面，直至找到出射锥。数份文章已经讨论过表面织构化之成效。[见Windisch等人 的 Impact of Texture-Enhanced Transmission onHigh—Efficiency Surface Textured LiRht Emitting Diodes (织构增强的传输对高效表面织构发光二极管的影响)，Appl. Phys. Lett. ,Vol. 79，No. 15, Oct. 2001，第 2316-2317 页；Schnitzer 等人的 30% External Quantum Efficiency From Surface Textured, Thin Film LiRht EmittinR Diodes (表面 织构的薄膜发光二极管的30%外量子效率),Appl. Phys. Lett.，Vol. 64，No. 16，Oct. 1993， 第 2174-2176 页；Windisch 等人的 LiRht Extraction Mechanisms in Hi Rh-Efficiency Surface Textured Light Emitting Diodes (高效表面织构发光二极管的光提取机制Σ， IEEE Journal on Selected Topics in Quantum Electronics, Vol.8, No. 2, March/ April 2002，第 248-255 页:Streubel 等人的 High Brightness AlGaNInp Light Emitting Diodes (高亮度 AlGaNInP 发光二极管),IEEE Journal on Selected Topics in Quantum Electronics, Vol. 8, No.March/April 2002]。授予Cree Inc.的美国专利US6，657，236披露了一种增强LED光线提取的结构， 该结构使用内置及外置的光学元件阵列以增强光线的提取。该光学元件有多种形状，诸如 半球形及四面体形，其能放置在LED的多个层表面或之内。所述光学元件提供用于光线折 射或散射的表面。此外，该器件的一或多层可涂上反射物料，该反射物料通过将有源层射出的光反射离开衬底或其它光子吸收物质来提高光提提取。倒装法是另一种制造较高效率的半导体器件的方法。倒装LED涉及将LED装在衬 底侧向上的次基台(submoimt)上，然后衬底将光提取并发射通过透明衬底，或将透明衬底 完全移除。倒装法对安装碳化硅基LED是一种特别理想的技术。由于碳化硅的折射率高过 氮化镓，有源层产生的光不会在碳化硅/氮化镓界面作内反射。在使用某种本领域巳知的 晶片成形技术时，碳化硅基LED的倒装安装可以改良光线的提取。碳化硅基LED倒装封装 还有其它优点，诸如改良的热提取/散热，视乎晶片的具体应用，该优点可能很可取。业内已经投入了大量精力来发展白光LED。传统的LED不能直接从它们的有源 层产生白光，即宽频谱光。通过用发黄光的荧光粉、高分子或染料将发蓝光的LED包围， 已经能将发蓝光的LED的光转变成白光，其中一种典型的荧光体是掺铈的钇铝石榴石 (Ce: YAG) ο [参见 Nichia Corp.的白光 LED，零件号码为 NSPW300BS，NSPW312BS 等等；以及 参见授予 Lowrey 的发明名称为“Multiple Encapsulation of Phosphor-LED Devices (荧 光体-LED器件的多重封装)”的美国专利US5959316]。其中在周围的磷光体材料「向下变 换」一些蓝光的波长，并把蓝光的颜色转成黄色。一些蓝光通过磷光体时未被改变，而大部 份的光被向下变换至黄色。该LED既发射蓝光又发射黄光，两种光结合就产生了白光。在另 一个方法中，通过以多种颜色的荧光体或染料将LED包围，将来自发射紫光或紫外线的LED 的光转变成白光。如图1及2分别所示，LED器件经常被描述成具有垂直或横向的形状。两种配置 在本领域都是公知的。垂直形状的器件通常将P及η接触电极装设在器件的相反表面。响 应于偏压，载流子垂直通过半导体层。横向形状的器件通常排列成分层式电极配置，该两个 电极都在器件的不同层的表面上，因此，该电极相对于其所放置的层而言都处于相同的向 上的方位，但并没有一个共享的表面。响应于偏压，在至少一部份电流通路中，载流子横向 穿过半导体层。该些常见的形状的几种变型在本领域是公知和公用的技术。如图1所示，垂直配置的氮化物LEDlOO为公知和公用的技术。有源区102夹设在 P型层104及η型层106之间，半导体层在导电衬底108上生长。一个薄、半透明的电流扩 展接触层110覆盖大部分或全部的ρ型层。被放置在ρ型层104及η型层106之间，而半 导体层在导电的生长衬底108生长。薄的半透明电流扩展接触层110覆盖大部分或全部的 P型层。用电极112及衬底108可向器件100施加偏压。电极112通过引线114可连接至 外部电压源(图中未示)。通过在衬底108底面的焊点、焊垫或引线，衬底108可连接至上 述电压源。荧光体层118覆盖器件的所有表面，而引线114则穿透荧光体层118。响应于施加的偏压，电流及载流子相对于半导体表面垂直地穿过器件100。辐射复 合在有源区102发生，并发射出光线，荧光体层将若干发射光的波长向下转换，以获得要求 的发射频谱。如图2a所示，LED200器件具有本领域公知和公用的分层式横向形状。有源区202 夹在P型层204及η型层206之间，半导体层在衬底208上生长，薄的半透明的电流扩展接 触层210覆盖大部分或全部的ρ型层。用ρ接触电极212及η接触电极214向器件200施 加偏压。引线216及218提供对外部电压电源(图中未示)的连接。荧光体层220覆盖器 件的所有表面，而引线216及218则伸出穿透荧光体层220。通过电极212及电极214可向器件200施加偏压，电流及载流子在该电极212及电极214之间横向通过器件，某个百份比的载流子在有源区202中复合，并发射出光线，荧 光体层220将若干发射光的波长向下转换，以允许器件发射出具有要求的发射频谱的光。图2b所示为一种已知的LED器件250，它类似如图2a所示的器件200。该器件 250的特征在于倒装芯片结构，其生长衬底252放置在η型层254、有源区256及ρ型层258 之上。在半导体层254、256、258在生长衬底252上生长之后，将该器件250倒转并安装在 一表面上。因此，该器件发射的光通过生长衬底。这种结构需要透明的衬底，以使光线可主 要透过顶面离开器件。荧光体层260涂覆在整个器件荧光体层上，它把一部份从有源区258 射出的光线向下转换。η接触电极262及反射ρ接触电极264设置在该器件250的底面上， 以提供辐射复合所需的偏压。该器件250发射的光线来自有源区256，其中大部份光线从该 器件250的顶面射出，但有部份光线在发射前被生长衬底252吸收及/或反向散射。图3所示为一种本领域公知的具有垂直几何结构的普通倒装LED器件300。相反 掺杂的η型层302及ρ型层304夹着该有源区306。所示的反射元件308，诸如反射镜，通 过金属接头312与载体晶圆310接合。在该特定结构中，LED器件300用倒装法安装，而反 射元件308与ρ型层304邻接。η型层302、ρ型层304及有源区306在生长衬底(图中未 示)上生长，该生长衬底随后被移除。η型层302的外露表面可织构化或粗糙化，以增强光 线的提取。一个转换材料层314，例如荧光体，可放置在η型焊盘316上，该η型焊盘提供可 供引线318接合的表面。该引线318可将器件连接至外部的电压/电流源(图中未示)。 在该特定的器件300中，由于η型层302、ρ型层304及有源区306非常薄以及生长衬底被 移除，所以荧光体层只需涂覆顶面。所有这些示范性的结构都具有固有的缺点，即它们的设计妨碍了封装级组件的施 加，例如荧光体层或封装结构的施加，直至器件被分离及安装在传统的LED封装后为止。在 某些情况下，上述限制是由于需要用引线接合或其它类似的连接方法将器件连接至外部的 电压源而引起的。在其它情况下，上述限制是由于需要将荧光体涂覆在衬底的面上以阻止 过多蓝光没有被向下转换就离开而引起的。

发明内容
如权利要求书中所体现的本发明公开了一种新的半导体器件，例如LED芯片，该 器件具有两个在底面的电接触，允许无引线接合地制造。一个根据本发明的半导体器件的 实施例包括一层夹在η型半导体层及P型半导体层之间的有源区。P电极这样设置，使得引 线可从器件的与主发射面相反的表面上的触点接触。该P电极电连接至P型层。η电极也 这样设置，使得引线可从器件的与主发射面相反的表面上的触点接触。该η电极电连接至 η型层。ρ电极及η电极的厚度足以对半导体器件提供主要的机械支承。具有顶面和底面以及第一和第二边侧面的半导体器件的另一实施例包括底部件， 所述底部件的厚度足以为所述半导体器件提供结构支撑。有源区设置在第一半导体层和第 二半导体层之间，使得第二半导体层位于底部件上。第一电极与第一半导体层电接触，并具 有可从底面接触的引线。第一电极设置成大体垂直于底面，并构成至少一部分的第一边侧 面。第一间隔层设置成使第一电极与第二半导体层和底部件电绝缘。还公开了一种根据本发明的制造半导体器件的方法。其中第一和第二半导体层和 有源区在生长衬底上生长。第一半导体层的与生长衬底相反的一部分表面暴露。间隔层在第二半导体层和第一半导体层的暴露部分上形成。部分的间隔层被去除，使得部分的第一 和第二半导体层暴露。电极层在间隔层的剩余部分以及第一和第二半导体层的暴露部分上 形成。生长衬底被去除。部分的电极层被去除以形成第一和第二电极，使得第一电极与第 一半导体层电接触以及第二电极与第二半导体层电接触。第一和第二电极设置成彼此电绝 缘。半导体器件的另一实施例包括η型半导体层、具有至少一通孔的ρ型半导体层以 及设置于所述η型及ρ型层之间的有源区。所述有源区具有至少一通孔，其相应于所述ρ 型层的所述至少一通孔，使得与所述有源区邻接的部分所述η型层暴露。具有引线的至少 一 P电极，其中在与所述半导体器件的主发射面相反的表面上可以接触所述至少一P电极 的引线。所述至少一P电极与所述P型层电连接。具有引线的至少一η电极，其中在与所 述主发射面相反的表面上可接触所述至少一 η电极的引线，所述至少一 η电极与所述η型 层电连接。所述至少一P电极及所述至少一η电极的厚度足以为所述半导体器件提供主要 的机械支承。借助于以下的通过范例说明本发明特征的详细叙述和附图，本发明的这些和其它 方面及优点就会变得显而易见。


图1为根据现有技术的公知实施例的LED器件的截面图；图2a为根据现有技术的公知实施例的LED器件的另一实施例的截面图；图2b为根据现有技术的公知实施例的倒装LED器件的另一实施例的截面图；图3为根据现有技术的公知实施例的倒装LED器件的截面图；图4a_4g为根据本发明的权利要求的半导体器件的实施例在制造过程的不同阶 段的截面图；图5为根据本发明的权利要求的半导体器件的另一实施例的截面图；图6为根据本发明的权利要求的半导体器件的又一实施例的截面图；图7为根据本发明的权利要求的半导体器件的再一实施例的截面图；图8为根据本发明的权利要求的半导体器件的另再一实施例的截面图；图9为根据本发明的权利要求的半导体器件的又再一实施例的截面图；图10为根据本发明的权利要求的半导体器件的再再一实施例的截面图。
具体实施例方式如权利要求所体现的本发明使半导体器件_例如高效能发光二极管的晶圆级组 装能够实现。所述权利要求同时教导一种制造所述器件的方法。与其它半导体器件类似， 在向该器件施加偏压时，在器件的有源区中的辐射复合导致光发射。可以使用各种元件及 工艺来提高器件的光输出。例如，可在器件内的若干位置形成用作反射器或折射器的材料 层，以使光改向而远离光子吸收材料例如衬底。在本领域经常使用的另一方法为将一个或 多个层粗糙化或织构化，以防止全内反射。所述的功能部件通常在晶圆级的制造中添加。有时候，人们希望可通过使用具有波长转换特性的材料_例如荧光体去改变部分 发射光的频率，以便改变LED器件的发射光谱。为了塑形光束，或是改变发射光的特性，可在所述器件上添加密封剂。该些密封剂通常具有的特性会以某些预期的方式影响发出的 光。例如，密封剂可以作用为透镜，用于聚焦或准直发出的光来得到特定的光束轮廓。功能 部件，诸如转换层和密封剂，通常被称为封装元件，一般是在器件已在常规LED封装内安装 和引线接合后才添加到器件。引线接合上用于提供从外部电压/电流源至内部半导体层的 电路径的导线，使偏压可施加到所述器件。由于权利要求揭示的结构和方法避免了对引线 结合的需求，封装元件可在晶圆级添加到器件，即在常规LED封装内进行安装和引线接合 之前。该新的设计提供额外的灵活性，允许客户指定可在晶圆级上实现的额外功能部件。此 外，由于功能部件可在晶圆级上添加而不是在后面的封装级，生产所述芯片的成本可显著 地降低。应该明白，当构件，诸如层、区或衬底被称为在另一构件之“上”时，它可以直接在 其它构件之上，或者也可以存在居间的元件。此外，相对术语，诸如“更内”、“更外”、“更上”、 “以上”、“更低”、“之下”和“以下”，以及类似术语，可在本文用于形容一个构件和另一构件 彼此的关系。应该明白，该些术语意味着包含除图中所示方位以外的不同方位。此外，术语 诸如“底”和“顶”是用于叙述在所论述的特定示范性视图中出现的构件彼此之间的空间关 系。该些术语仅用于方便读者，而不是用来将所述器件限制到在制造、工作或其它过程期间 中的具体定向。虽然术语第一、第二等可在本文用于描述不同的构件、部件、区、层和/或段，但该 些构件、部件、区、层和/或段不应受该些术语的限制。该些术语只用来区分一个构件、部 件、区、层或段与另一区、层或段。因此，下文所论述的第一构件、部件、区、层或段可称为第 二构件、部件、区、层或段而不会背离本发明的启示。应该理解，术语“层”和“多层”在整个申请中可以互换地使用。本领域的技术人员 会明白，单一“层”的半导体材料实际上可包含若干个别的材料层。同样地，若干材料“层” 在功能上可被视为单一层。换句话说，术语“层”并不表示一个同质的半导体材料层。单一 的“层”可包含各种位于子层中的各种掺杂浓度和合金组分。所述子层可用作例如缓冲层、 接触层或蚀刻阻挡层。所述子层可在单一或多个形成步骤中形成。除非特别指明，否则，在 叙述构件包含一 “层”或“多层”材料时，申请人不打算对权利要求所体现的本发明的范围 作出限制。本文所述的发明实施例参照的截面图为本发明理想的实施例的示意图。因此，由 于例如生产技术和/或公差，可以预期图中的形状会有变化。本发明的实施例不应被理解 成仅限于本文所示的特定形状的区域，而是要包括由于例如生产工艺而导致的形状偏差。 由于正常的制造公差，所示或所述的正方形或长方形区域通常会有倒角或弯曲的特征。因 此，图中所示的区域的本质为示意性，其形状并不打算用来说明器件的区域的精确形状，并 且无意用来限制本发明的范围。图4a_4g所示为根据本发明的半导体器件400的实施例在制造过程的不同阶段中 的视图。为了便于说明和理解，器件400显示为在制造过程中的个别器件。然而，应该明白， 多个半导体器件通常在晶圆级上制造，而个别的器件会在随后的工艺步骤中单个化。尽管 如此，本文所述的过程也可用于制造单一的器件。还应明白，虽然在下文中以特定顺序来显 示制作步骤，该装置400可用不同顺序的步骤来制作，并且可包括额外或较少的步骤。图4a所示为衬底402上生长的外延层。相反掺杂的η型和ρ型层404，406以及在它们中间的有源区408通常在衬底402上以公知的制造方法和设备来形成，例如在金 属有机化学气相沉积(MOCVD)反应器中的外延生长。半导体层404，406，408可以来自若 干不同的材料体系，而较佳的体系为III族氮化物材料系。III族氮化物是指在氮和元素 周期表中的III族元素之间形成的这些半导体化合物，所述III族元素通常为铝(Al)、镓 (Ga)和铟(In)。该术语也可指三元和四元化合物，诸如铝镓氮化物(AlGaN)和氮化铝铟镓 (AlInGaN)。有源区408可包括单量子阱(SQW)、多量子阱(MQW)、双异质结构或超晶格结构。 在较佳的实施例中，η型和ρ型层404，406为氮化镓(GaN)，而有源区408为具有交替的氮 化镓和氮化铟镓层的多量子阱(MQW)结构。在替换实施例中，η型和ρ型层404，406可以 包括III族氮化物材料，诸如AlGaN或AlInGaN。衬底402可用许多材料制作，诸如蓝宝石、碳化硅、氮化铝(AlN)、GaN，而合适的 衬底为4H多型碳化硅，尽管还可使用其它的多型碳化硅，包括3C、6H和15R多型。碳化硅 (SiC)具有一定的优势，例如与蓝宝石相比具有与III族氮化物更匹配的晶格，导致更高 质量的III族氮化物薄膜。SiC衬底可得自位于北卡罗莱纳州Durham的Cree Research Inc.，，而其生产方法则在科学文献以及美国专利US Re. 34，861、US 4，946，547以及US 5，200，022 中阐明。虽然有可能首先让η型或ρ型层在生长衬底上生长，但较佳的是让η型层首先生 长。该情况归因于几个本领域公知的原因。让η型层首先生长的一个原因是，与ρ型层相比 其中更高的温度下生长；η型层在约1100°C的温度下生长，而ρ型层则在约900°C下生长。 当P型层承受的温度超过900°C时，掺杂材料(通常为镁)可扩散进入邻接的层，降低了该 层的质量。因此，一旦η型层已在衬底上生长了，随后的P型层可以在较低温度下生长，其 基本上不会影响已形成的η型层。让η型层首先生长的另一个原因是，在衬底上成长的层 必须要生长较长的时间，以便克服在衬底界面的晶格失配。生长较长时间的层会生长得较 厚。由于P型层是比η型层更加吸收光的材料，所以理想的是具有较厚的η型层，以致于被 吸收的发射光会较少。在图4a中，所示的η型层404首先在衬底402上生长。然后，有源区408在η型 层404上形成，而ρ型层406则在有源区408上形成。图4a所示的器件被倒转，较后生长的 层在底部。如上所述，有源区408可包括单量子阱(SQW)、多量子阱(MQW)、双异质结构或超 晶格结构。应该理解，额外的层和构件也可包含在器件400中，包括但不限于在有源区408 的其中一面或两面上的缓冲层、成核层、接触层和电流扩展层、超晶格结构以及光提取层和 构件。部分的η型层404利用公知的蚀刻方法，例如氯反应离子蚀刻，或者本领域公知的 其它方法而暴露。导电的η焊盘410在η型层404的暴露部分上形成，其横向延伸超过该 有源区408和ρ型层406的边缘。ρ焊盘412则在ρ型层406的暴露部分上形成。η焊盘 410和ρ焊盘412用作接触，它们有助于半导体层404、406和引线之间的电连接，所述引线 在制造工艺的稍后阶段被添加，如下文所述。所述焊盘410，412可包括导电金属材料，例如 金、银或铜。在所示的结构中，ρ焊盘412可用反射材料构成，例如铝、银、金、铑、钼、钯、金锡或 其组合。所述反射材料可用例如溅射的传统方法沉积在P型层406的表面之上。用反射材 料形成P焊盘412可通过将有源区408发出的光重新定向而提高器件400的光提取效率，否则所述光会由所述P焊盘下面的层或构件吸收，例如间隔层或电极，两者都会在下文中 详述。在图4b中，一层间隔材料414沉积在器件上，覆盖了 η焊盘410、ρ焊盘412以及 η型层404的底面的任何暴露部分。所述间隔材料应包括绝缘材料。选择性地图案化的电 介质(如SiN或SiO2)或聚合物(如BCB(苯并环丁烯)或硅酮)可用作为间隔材料。间隔材料然后用公知的工艺被图案化，以暴露一部分的η焊盘410及ρ焊盘412， 余下一些间隔材料414保留下来，正如图4c所示。所述余下的结构用作间隔层416。间隔 层416设置成使η电极和ρ电极彼此电绝缘。所述这些电极直到较后的制造阶段(在图4g 中示出)中才会形成。间隔层可采用各种不同的形状和尺寸，只要η焊盘410及ρ焊盘412 都至少有一部分被暴露而用于电气连接。在图4d中，导电金属层418沉积在器件400的底面，覆盖间隔层416和η焊盘410 及ρ焊盘412两者的暴露部分。厚的导电金属层418可通过不同的公知方法而施加到器件 400上，例如通过电镀。导电金属层418的厚度应该足以为成品器件提供机械支承。该层 至少应为20 μ m厚，而优选的厚度范围介于50-400 μ m。可以使用平面化与抛光步骤，以保 证厚的导电金属层的最终表面是光滑和平整的。虽然可用若干不同的金属和金属合金，铜 (Cu)为优选材料。衬底402可以被去除，且η型层404的顶面可被修改，如图4e所示。衬底402可 用若干公知的方法去除，包括干法和湿法蚀刻工艺、激光烧蚀工艺、机械研磨工艺或组合式 研磨/刻蚀工艺。然而，应该明白，在根据本发明的其它实施例中，一部分衬底402可保留 在η型层404之上，而且衬底402可以被整形或织构化，以提高光提取。一旦η型层404暴露，可以若干不同的方式来处理它。理想的是使所述器件之上 或之内的不同表面被修改(例如，织构化或粗糙化)以提供多种角度的表面和提高光提取。 修改的表面通过提供变化的表面来提高光提取，所述变化的表面能使以下的光线逸出作为 发射光，该光线否则会由于全内反射(TIR)而困在LED内。所述修改表面中的变化增加了 光在临界角(由斯涅尔定律限定)之内到达发射面和被发射出的机会。对于该些没有穿过 修改表面逸出的光线，修改表面中的变化以不同角度将光反射，提高光线在反射离开P焊 盘之后下一次逸出的机会。半导体表面可通过若干公知的方法来修改。可通过例如蚀刻、研磨或剥蚀工艺来 移除部分的表面。还可以添加材料，例如将纳米粒子或光提取元件添加到表面，以使其具有 不均勻的纹理。将光提取结构添加到器件内的表面上的技术在授予Cree Inc.的美国专利 US6657236中详述。所述这些工艺的任何组合也可能达到期望的表面修改。虽然图4e所示的修改表面420为η型层404的与有源区408相反的表面，但应该 明白，器件400内的许多不同的表面可以改变，以达到同样的光提取增强效果。此外，器件 400也可以没有任何修改的表面。部分的厚金属层418然后可用公知的方法来蚀除，使得可以限定出如图4f所示的 两个独立的金属电极。所形成的η电极422与η焊盘接触，并提供通往η型层404的导电路 径。同样地，P电极424与ρ焊盘接触，并提供通往ρ型层406的导电路径。所述电极422， 424应彼此电绝缘以及与有源区408电绝缘。在该特定的实施例中，绝缘是通过如上文所述 的间隔层416达成的。所述电极422，424的底面用作引线，并可轻易地从器件400的底部连接。在其它的实施例中，可使用不同的工艺步骤来实现类似于如图4f所示的器 件结构。例如，分开的P电极和η电极可用例如厚的图案化光刻胶(thick patterned photoresist)的公知方法在单一沉积步骤中形成。根据本发明，所述器件的不同实施例可 具有用不同方式排列的电极。至于该器件400，所示的电极422，424在器件底部延伸到同一 水平，这有助于将器件安装到例如次基台或印刷电路板(PCB)的结构中，其中安装点在同 一水平。在其它的实施例中，电极可延伸到不同的水平，以使该器件可安装到位于具有不同 水平的安装点的结构。在其中一个所述实施例中，P型电极424可从器件400比η型电极 延伸得更远，所以它们的引线在不同的水平上。在图4g中，荧光体层426可在η型层404的顶面上形成。荧光体层426也可覆盖 其它的表面，例如器件的侧面。本领域众所周知，荧光体层可作为一种波长转换机构以及可 利用公知的方法沉积。荧光体层426可包括多种荧光体以及光散射粒子。通过向下转换一 部分从有源区408发出的光，器件的发射光谱可以改变，以产生颜色不同于有源区408内部 发射光的光。粘合剂(未示出)，例如硅酮，可用来将荧光体层426粘合到η型层404。荧 光体层426可在很多公知的粘合剂中提供，例如环氧树脂、硅酮或低温玻璃。荧光体层426 可通过例如分配、丝网印刷、喷墨印刷、模制、旋涂或通过安装预先制作的组件来形成。图4a_4g所示为新结构的一个实施例，其提供的半导体器件具有两个底面接触， 用于向发光半导体层施加偏压。因此，该器件无需引线连接或其它这样的连接装置。该新 结构使通常在封装级制造时添加的荧光体层、密封剂以及其它构件或功能部件能够在晶圆 级制造时添加。图5所示为根据本发明的权利要求的半导体器件500的另一实施例。该器件500 和图4g所示的器件400功能相近以及包含若干用相同参考号码示出的相同构件。器件500 的η型层502设置在有源区408之上，使得所有半导体层502、406、408的边缘基本上彼此 齐平。在该实施例中，用例如蚀刻的已知工艺将η型层502从η电极422之上的区域去除。 其中利用通过公知方法沉积的阶梯形η焊盘504建立横向连接。由于所有半导体层502、 406,408全都完全地位于ρ电极424之上，该结构可显示出增强的结构稳定性。在另一实施例中，在图5的右边示出的η电极422和间隔元件416可延伸到使其 顶面与η型层502的顶面齐平的位置。在该种情况下，η焊盘会是平坦和延伸越过齐平的 顶面以便在η电极422和η型层502之间产生连接。虽然图5所示的实施例的特征是η型层502设置在有源区408的顶面，但理想的 是能够转换所述层的定向。在图6中，ρ型层602在有源区606的顶面，而η型层604则设 在有源区606的底面上。该器件600包含许多与图4g所示实施例类似的相同构件和功能。 在该结构中，薄的半透明阶梯形P焊盘可能尤其有优势。电流的扩展不会像贯穿η型层那 样贯穿P型层。为此，通常会使用薄的半透明电流扩展层，以便有助于将电流更均勻地分散 在P型层的表面。阶梯形的P型层608与基本上整个ρ型层606的顶面形成良好的欧姆接 触。因此，阶梯形P型层608在ρ电极610和ρ型层602之间提供连接，同时有效地将电流 扩展横过P型层602的长度，并在同时使光可从器件600的顶面发出。η焊盘612为反射元 件，并在η电极614和η型层604之间提供连接。两个电极610、614的引线皆在器件600 的底面具有接入点。
图7所示为根据本发明的权利要求的半导体器件700的另一实施例。有源区702 设置在P型层704和η型层706之间。半导体层702、704、706在由例如SiC的材料制成的 衬底707上形成。这该实施例中，生长衬底707的至少一部分被保留作为器件700的一部 分，以增加结构稳定性。P电极708沿着器件700的至少一外边缘来设置。电流扩展层710 在P型层704的顶上形成。电流扩展层710应该与ρ型层704有良好的欧姆接触，以确保 电流能分布在P型层704的基本上整个表面上，以使光从器件700的顶面发出。电流扩展 层710可包括透明导电氧化物，例如铟锡氧化物(ITO)。如图所示，ρ电极708与电流扩展 层710沿着其顶部的侧面接触。η电极712沿着器件700的与ρ电极708相反的一个外边 缘来设置。η电极712与η型层706在其底面接触。两个电极708、712皆具有可从器件700 的底面接触的引线。间隔元件714使ρ电极708与η电极712和衬底707隔离。间隔元件 716则使η电极712与衬底707隔离。间隔元件714、716可包括高电阻或绝缘的电介质材 料，例如SiO2或氮化硅。荧光体层718可在电流扩展层710的顶面上形成。荧光体层也可覆盖其它表面， 例如器件700的侧面。如上文所述，荧光体层718执行波长转换的功能，并可在许多已知的 粘合剂中提供，例如环氧树脂、硅酮或低温玻璃。荧光体层718可通过例如分配、丝网印刷、 喷墨印刷、模制、旋涂或通过安装预先制作的组件来形成。器件700可添加反射层720来改善外量子效率。在图7所示的实施例中，反射层 720设置在衬底707的底面。从有源区702发出的光通过反射层720重定向到在器件700 顶面的主发射面。反射层720应包括具有高反射率的材料，例如铝。虽然其显示为在衬底 707的底面上，该反射层720也可在器件700的内部设置。在其它的实施例中，衬底707可包括导电材料，例如N型SiC，以允许通往底部半导 体层的电连接以及避免了对η电极的需要。在该情况下，η电极712和间隔元件716将不 是必需的，而反射层720和衬底707可以延伸到使得它们的右缘可齐平或甚至超越半导体 层702、704、706的右缘。通往η型层706的电连接将从器件700的底面延伸穿过导电衬底 和反射层而上达该η型层706。图8所示为根据本发明的权利要求的半导体器件800的另一实施例。该器件800 具有与图7所示的器件700类似的相同构件和功能。在该实施例中，部分的衬底707已用 公知的工艺去除，使η型层706的若干表面暴露。如图所示，部分的衬底707可以保留作结 构支撑，但是，在其它实施例中，可以去除全部衬底707。如上文中详述，暴露的η型层706 可以被修改。修改的表面802可通过将光散射来克服TIR，以提高光提取。反射层804可在 η型层706的底面上形成。反射层804的优选材料为铝，但也可使用其它材料。去除衬底707而产生的开口可以充填以产生底部件806，其包含例如聚酰亚胺的 材料。底部件806为器件800增加结构支承。在其它实施例中，底部件可包括导电材料，例 如铝或铜，以允许通往底部半导体层的电连接以及省却对η电极的需要。在该情况下，η电 极712和间隔件716将是不必要的，而反射层804和底部件806可以延伸，使得它们的右缘 可齐平或甚至超越半导体层702、704、706的右边缘。通往η型层706的电连接将从器件 700的底面延伸穿过导电的底部件和反射层而上达该η型层706。图9所示为根据本发明的权利要求的半导体器件900的另一实施例。该器件900 具有与图7所示的器件700类似的相同构件和功能。该器件900可用本领域公知的倒装工艺来制造。因此，有源区902设置在η型层904和ρ型层906之间，其中相对于图9所示的 方向，η型层是设置在有源区902的顶面上。η电极908用已知的工艺沿着器件900的外边缘垂直地设置，其提供由可从器件 900的底面接触的引线通往η型层904的电连接。在该实施例中，所示的电流扩展层910在 η型层904的顶面上。然而，在另一实施例中，电流扩展层910可设置在仅仅一部分η型层 上，或者甚至可以省略掉，因为电流通常会极好地扩展通过η型材料。薄的半透明电流扩展 层912设置在ρ型层906上。ρ电极914沿着器件900的外面垂直地从电流扩展层912向 下延伸，使得引线可从器件900的底面接触。如上所述，由于电极908，914的引线可从器件 900的底面接触，无需引线接合就可将器件900连接到外部电压源。反射层916设置在电流扩展层912的底面上。该反射层916可包括既反射又导电 的材料，例如钼和银的混合物。在另一实施例中，反射层可包括多层堆叠的电介质材料，例 如Si02/Ta205，其构成分布式布拉格反射器。提供结构支撑的底部件918在反射层916以下 形成。该底部件918可包括导热材料，例如铜，并设置在反射层916底部上的间隔元件714、 716之间。如上所述，η型层904的修改表面920可提高器件900的光提取。荧光体层718 设置在电流扩展层910之上。荧光体层718覆盖所有或部分的扩展层910。荧光体层718 也可如图7所示覆盖器件的整个顶面及侧面。图10所示为半导体器件1000的另一实施例。该器件1000具有与器件900相同 的若干构件并且以类似的方式运作。在该实施例中，导电的底部件1002起ρ电极的作用。 反射层1004设置在ρ型层的底面上，以与ρ型层作欧姆接触，并把有源区902发出的光重 定向到器件1000的主发射面。如果底部件1002和反射层1004两者皆为导电材料，就无需 电流扩展层或独立的电极来与P型层906接触。该电连接可从器件的底面沿着导电底部件 1002的暴露表面的任何地方来进行。导电的底部件1002可包括金属，例如铜、镍或金，或掺 杂的半导体，例如SiC或Si。图11所示为半导体器件1100的实施例。该器件1100与图4g所示的器件400相 类似的功能并具有很多相同的构件。该器件1100的额外优点为具有两维的可缩放性。有 源区1102设置η型层1104和P型层1106之间。η型层1104通过多个η焊盘1108于多个 位置被接触。同样地，P型层1106通过多个ρ焊盘1110于多个位置接触。具有可从器件 1100的与主发射面1114相反的表面接触的引线的多个η电极1112，通过η焊盘1108为η 型层1104提供多条电路径。多个ρ电极1116，也与主发射面1114相反，为ρ型层1106提 供多条电路径。由于已去除了生长衬底，电极1112、1116的厚度必须足以为器件提供主要 的机械支承。由于在η型半导体材料中电流扩展得更好，所以η焊盘1108可如图11所示般比ρ 焊盘1110小得多。在一个实施例中，可用通孔使η型层暴露。通孔可用蚀刻或其它方式形 成，其穿过P型层1106和有源区1102，以使η型层1104暴露。然后可以沉积η焊盘1108 和ρ焊盘1110，之后可使用类似于上文所述的与图4a-4g相关的工艺来形成η电极1112和 P电极1116。η型层1104的表面可如图所示被修改，以便提高光提取。另外，荧光体层(未 示出)可沉积在器件1100的所有表面之上，或仅仅沉积在器件1100的顶部主发射面上。图11所示的实施例不管器件的大小，通过在基本上全部的η型和ρ型层1104、 1106上提供良好的电流扩展来允许可缩放性。
图12a_c所示为在不同生产步骤中的半导体器件1200的实施例。该器件1200类 似于图4g所示的器件400，并具有许多相同的构件。η型层1204和ρ型层1206在衬底1202 上生长。参照图12a，在用蚀刻使η型层1204暴露后，沉积ρ焊盘1212。然后通过蚀刻或 其它方式沉积和图案化间隔层1216，以使部分的ρ焊盘1212和η型层1204暴露。在图12b中，η焊盘1210在间隔层1216上沉积。如图所示，η焊盘1210部分地覆 盖ρ焊盘1212，尽管它们通过间隔层1216而彼此电绝缘。覆盖的η焊盘1210提供较大的 连接表面，以便允许较大的η电极1210。大的η电极1210在封装器件1200时可提供较方 便的连接而不会牺牲有源层1208的尺寸。在图12c中，η电极和ρ电极1222、1224如上所述类似地形成。生长衬底1202被 去除，η型层1204的表面可如图所示被修改。另外，荧光体层(未示出)可沉积在器件1200 的所有表面之上，或仅仅沉积在顶部主发射面之上。图13所示为半导体器件1300的实施例。该器件1300结合一些来自图11和图 12所示实施例的特征。类似于图11所示的器件1100，该器件1300是可以缩放的。η型层 1304、有源区1306和ρ型层1306全都在生长衬底上生长，所述生长衬底会在随后去除。部 分的P型层1306和有源区1308通过蚀刻或其它工艺去除，以暴露部分的η型层1304。去 除的部分限定多个通孔，通过所述通孔可形成通往η型层1304的连接线路。然后沉积ρ焊盘1312，其具有相应于上述通孔的孔，以便能通往η型层1304。间隔 层1316然后沉积和图案化，以便暴露在若干区中的ρ焊盘1312和在通孔内的η型层1304。 然后可沉积η焊盘1310，以接触通孔内的η型层1304。η焊盘1310与η型层1304于多个 位置接触，并在整个器件1300中互连。为了提供互连性，部分的η焊盘1310覆盖ρ焊盘 1312。间隔层1316使η焊盘和ρ焊盘1310、1312保持电绝缘。如上文所述，η电极和ρ电 极1318、1320然后形成，而生长衬底会被去除。在另一实施例中，生长衬底较早地在制造工 艺中被去除。器件1300允许电极1318、1320的尺寸和几何形状可以与η焊盘1310和通过有源 区1308的通孔无关地来修整。这有可能使器件1300的封装简单及更具成本效益。此外， 由于互连的η焊盘1310和大的ρ焊盘1312，改进了半导体层中的电流扩展，这导致在整个 有源区1308上的光提取提高。虽然本发明已相对于若干较佳的结构作出详述，但其它版本是可能的。因此，本发 明的精神和范围不应该限于上文所述的版本。
权利要求
一种半导体器件，包括n型半导体层；p型半导体层；设置于所述n型及p型层之间的有源区；具有引线的p电极，其中在与所述半导体器件的主发射面相反的表面上可以连接所述p电极的引线，所述p电极与所述p型层电连接；以及具有引线的n电极，其中在与所述主发射面相反的表面上也可连接所述n电极的引线，所述n电极与所述n型层电连接；其中所述p电极及所述n电极的厚度足以为所述半导体器件提供主要的机械支承。
2.如权利要求1所述的半导体器件，其特征在于进一步包括η焊盘，所述η焊盘与所述η型层接触，并在所述η型层及所述η电极之间提供电连接；以及P焊盘，所述P焊盘与所述P型层接触，并在所述P型层及所述P电极之间提供电连接。
3.如权利要求2所述的半导体器件，其特征在于所述η焊盘部份地覆盖所述P焊盘， 所述η焊盘与ρ焊盘通过间隔元件电绝缘。
4.如权利要求2所述的半导体器件，其特征在于所述ρ焊盘部份地覆盖所述η焊盘， 所述P焊盘与η焊盘通过间隔元件电绝缘。
5.如权利要求2所述的半导体器件，其特征在于所述ρ焊盘包括反射材料。
6.如权利要求1所述的半导体器件，其特征在于进一步包括与所述η电极及P电极 的所述引线相反地设置的荧光体层，使得所述荧光体层包含所述主发射面。
7.如权利要求6所述的半导体器件，其特征在于所述荧光体层设置在所述η型层上。
8.如权利要求6所述的半导体器件，其特征在于所述荧光体层设置在所述ρ型层上。
9.如权利要求8所述的半导体器件，其特征在于进一步包括设置于所述荧光体层和 所述P型层之间的电流扩展层，所述电流扩展层与所述P电极电连接。
10.如权利要求1所述的半导体器件，其特征在于进一步包括设置成使所述η电极与 所述P电极电绝缘以及使所述η电极和所述P电极两者都与所述有源区电绝缘的至少一个 间隔元件。
11.如权利要求10所述的半导体器件，其特征在于所述至少一个间隔元件包括电介 质材料。
12.如权利要求10所述的半导体器件，其特征在于所述至少一个间隔元件包括聚合物。
13.如权利要求1所述的半导体器件，其特征在于所述η型层包括修改的表面。
14.如权利要求1所述的半导体器件，其特征在于基本上所有的所述η型层、所述有 源区及所述P型层皆设置在所述P电极之上。
15.如权利要求14所述的半导体器件，其特征在于所述η型层的顶侧面通过阶梯形 的η焊盘电连接到所述η电极。
16.如权利要求1所述的半导体器件，其特征在于所述η型层、所述P型层和所述有 源区包括来自III族氮化物的材料。
17.如权利要求1所述的半导体器件，其特征在于所述ρ电极的厚度至少为20μπι以及所述η电极的厚度至少为20 μ m。
18.如权利要求1所述的半导体器件，其特征在于所述ρ电极的厚度至少为50μ m以 及所述η电极的厚度至少为50 μ m。
19.如权利要求1所述的半导体器件，其特征在于基本上所有的所述η型层、所述有 源区及所述P型层皆设置在所述η电极和所述主发射面之间。
20.一种具有顶面和底面的半导体器件，所述半导体器件包括底部件，其厚度足以为所述半导体器件提供支撑结构；第一半导体层；设置于所述底部件上的第二半导体层；设置于所述第一半导体层及第二半导体层之间的有源区；与所述第一半导体层电接触并具有可从所述底面连接的引线的第一电极，其中所述第 一电极基本上垂直于所述底面设置，并从所述第一半导体层的顶端延伸至所述半导体器件 的所述底面；以及设置成隔离所述第一电极与第二半导体层及所述底部件的第一间隔层。
21.如权利要求20所述的半导体器件，其特征在于所述底部件包括衬底。
22.如权利要求20所述的半导体器件，其特征在于所述底部件包括导电材料，所述导 电材料与所述第二半导体层电接触，所述导电材料构成所述底面的一部分。
23.如权利要求20所述的半导体器件，其特征在于所述底部件包括金属或金属合金 材料。
24.如权利要求20所述的半导体器件，其特征在于所述底部件为所述第二半导体层 提供电连接。
25.如权利要求20所述的半导体器件，其特征在于进一步包括与所述第二半导体层电接触并具有可从所述底面连接的引线的第二电极，其中所述第 二电极基本上垂直于所述底面设置；以及设置成隔离所述第二电极与第一半导体层及所述底部件的第二间隔层。
26.如权利要求20所述的半导体器件，其特征在于进一步包括设置在所述第一半导 体层上的荧光体层，所述荧光体层构成所述半导体器件的所述顶面的至少一部分。
27.如权利要求26所述的半导体器件，其特征在于进一步包括设置在所述第一半导 体层上的电流扩展层，所述电流扩展层与所述第一半导体层和所述第一电极接触，并在两 者之间提供电路径。
28.如权利要求20所述的半导体器件，其特征在于进一步包括设置成将所述有源区 发出的光线重定向到所述半导体器件的所述顶面的反射层。
29.如权利要求28所述的半导体器件，其特征在于所述反射层设置于所述底部件的 与所述第二半导体层相反的底面上。
30.如权利要求28所述的半导体器件，其特征在于所述反射层设置于所述底部件和 所述第二半导体层之间。
31.如权利要求20所述的半导体器件，其特征在于进一步包括至少一修改的表面，所 述修改表面构造成提高所述半导体器件的光提取。
32.如权利要求31所述的半导体器件，其特征在于所述第一半导体层包括修改的表
33.如权利要求31所述的半导体器件，其特征在于所述第二半导体层包括修改的表
34.如权利要求31所述的半导体器件，其特征在于所述修改的表面被织构化。
35.如权利要求20所述的半导体器件，其特征在于所述第一半导体层包括P型层以 及所述第二半导体层包括η型层。
36.如权利要求20所述的半导体器件，其特征在于所述第一半导体层包括η型层以 及所述第二半导体层包括P型层。
37.如权利要求20所述的半导体器件，其特征在于所述第一半导体层及所述第二半 导体层和所述有源区包括来自III族氮化物的材料。
38.如权利要求20所述的半导体器件，其特征在于所述底部件的厚度至少为20μ m。
39.如权利要求20所述的半导体器件，其特征在于所述底部件的厚度至少为50μ m。
40.一种半导体器件的制造方法，包括 提供生长衬底；在所述生长衬底上生长第一半导体层； 在所述第一半导体层上生长有源区；在所述有源区的与所述第一半导体层相反的表面上生长第二半导体层； 暴露所述第一半导体层的与所述生长衬底相反的一部分； 在所述第二半导体层和所述第一半导体层的暴露部分上形成间隔层； 去除部分的所述间隔层，以使部分的所述第一半导体层和第二半导体层暴露； 在所述间隔层的剩余部分以及所述第一半导体层和第二半导体层的暴露部分上形成 电极层；去除所述生长衬底；和去除部分的所述电极层来形成第一电极及第二电极，使得所述第一电极与所述第一半 导体层电接触，且所述第二电极与所述第二半导体层电接触；所述第一电极及第二电极设 置成彼此电绝缘以及与所述有源区电绝缘。
41.如权利要求40所述的方法，其特征在于进一步包括改变至少一内表面，以使该表 面的结构可提高所述半导体器件的光提取。
42.如权利要求40所述的方法，其特征在于进一步包括在所述第一半导体层的与所 述有源区相反的表面上形成反射层。
43.如权利要求40所述的方法，其特征在于进一步包括在所述第二半导体层上形成 荧光体层。
44.一种半导体器件，所述半导体器件包括 η型半导体层；具有至少一个通孔的P型半导体层；设置于所述η型及ρ型层之间的有源区，所述有源区具有至少一个通孔，其相应于所述 P型层的所述至少一个通孔，使得与所述有源区邻接的部分所述η型层暴露；具有引线的至少一个P电极，其中在与所述半导体器件的主发射面相反的表面上可以 连接所述至少一个P电极的引线，所述至少一个P电极与所述P型层电连接；以及具有引线的至少一个η电极，其中在与所述主发射面相反的表面上可连接所述至少一 个η电极的引线，所述至少一个η电极与所述η型层电连接；其中所述至少一个P电极及所述至少一个η电极的厚度足以为所述半导体器件提供主 要的机械支承。
45.如权利要求40所述的半导体器件，其特征在于所述半导体器件是可缩放的。
46.如权利要求40所述的半导体器件，其特征在于进一步包括η焊盘，所述η焊盘与所述η型层在多个位置接触以及通过所述通孔接触，所述η焊盘 在所述η型层及所述η电极之间提供电连接；以及P焊盘，所述P焊盘与所述P型层接触，所述P焊盘具有至少一个通孔，其相应于所述P 型半导体层的所述至少一个通孔，而且所述P焊盘在所述P型层及所述P电极之间提供电 连接。
47.如权利要求46所述的半导体器件，其特征在于从所述至少一ρ电极至所述ρ型 层的电路径通过绝缘的间隔元件进行限制。
48.如权利要求46所述的半导体器件，其特征在于从所述至少一η电极至所述η型 层的电路径通过绝缘的间隔元件进行限制。
49.如权利要求46所述的半导体器件，其特征在于所述η焊盘至少部份地覆盖所述ρ 焊盘，所述η焊盘与ρ焊盘通过间隔元件电绝缘。
50.如权利要求46所述的半导体器件，其特征在于所述ρ焊盘至少部份地覆盖所述η 焊盘，所述P焊盘与η焊盘通过至少一个间隔元件电绝缘。
51.如权利要求46所述的半导体器件，其特征在于所述ρ焊盘包括反射材料。
52.如权利要求46所述的半导体器件，其特征在于所述ρ焊盘包括至少一个透明的 导电氧化层。
53.如权利要求46所述的半导体器件，其特征在于所述ρ焊盘包括具有不同折射率 的透明材料的反射性多层堆迭。
54.如权利要求46所述的半导体器件，其特征在于所述η焊盘包括反射材料。
55.如权利要求44所述的半导体器件，其特征在于进一步包括与所述η电极及ρ电 极的所述引线相反地设置的荧光体层，以致于所述荧光体层包含所述主发射面。
56.如权利要求44所述的半导体器件，其特征在于所述η型层包括构成为提高光提 取的修改表面。
57.如权利要求44所述的半导体器件，其特征在于所述η型层、所述ρ型层和所述有 源区包括来自III族氮化物的材料。
58.如权利要求44所述的半导体器件，其特征在于所述至少一ρ电极的厚度至少为 20 μ m以及所述至少一 η电极的厚度至少为20 μ m。
59.如权利要求44所述的半导体器件，其特征在于所述至少一ρ电极的厚度至少为 50 μ m以及所述至少一 η电极的厚度至少为50 μ m。
全文摘要
本发明涉及一种具有两个电极(422，424)的无引线接合的半导体器件，所述两个电极都可从器件的底面接触。该器件被制成具有两个电极，它们分别被电连接至相反掺杂的外延层(404，406)中，每个电极的引线具有底面接入点。该种结构允许所述器件由外部的电压/电流源加偏压，避免了对在封装级中必须形成的引线接合或其它类似连接机制的需要。因此，可以在晶圆级制造工序包含这些传统上在封装级添加到器件上的特征部件(例如荧光体层(426)或密封剂)。此外，底面电极的厚度足以为器件提供主要的结构支撑，无需将生长衬底留下作为最终器件的一部份。
文档编号H01L33/60GK101933166SQ200880124595
公开日2010年12月29日 申请日期2008年9月11日 优先权日2007年11月14日
发明者A·季尼斯, B·科勒, J·艾贝森, M·巴特雷斯, N·W·小梅登多普 申请人:克利公司