一种体驱动结构微显示像素电路的制作方法

本申请涉及微显示技术领域，尤其涉及一种体驱动结构的像素电路。

背景技术

近些年微显示的应用场景不断增加，如智能眼镜、虚拟现实眼镜等，这也促进了微显示技术的进一步发展。oledos技术作为微显示中的重要解决方案之一，兼具了有机发光二极管(oled)自发光、响应速度快、制备工艺简单以及硅工艺技术成熟、可靠性高等优点，具有广阔的应用前景。国外已经出现了将oledos技术应用于军用头戴显示设备、虚拟现实显示领域的产品，国内相应研究和产业化推进相对缓慢。在oledos微显示屏中，像素电路根据前级源驱动给予的数据驱动信号，直接控制着oled发光的亮度，决定了屏幕显示的质量，是整个显示屏中最重要的部分之一。应用于微显示的像素电路面临比大屏显示中像素电路更为严格的要求：微显示像素电路能够实现的数据电压范围更窄、用于oled的发光电流更小、单个像素电路所占面积更少等。

目前通常采用的微显示像素电路中，输入数据电压范围的宽度一般不超过1v，数据电压宽度与供电电压的比值一般不超过50％。制约了微显示实现高灰度等级、高图像质量的可行性。由此，本发明提出一种体驱动结构微显示像素电路，该电路解决了现有技术存在的问题，能够加宽数据电压的输入范围，进而实现更高的灰度等级，及高精度、高质量显示。

技术实现要素：

本申请实施例提供一种体驱动结构微显示像素电路，解决了现有oledos微显示技术的灰度、精度受数据电压输入范围限制的问题。

本申请实施例提供一种体驱动结构微显示像素电路，包括开关级、发光级、中间级；所述开关级包括开关晶体管；所述发光级包括驱动晶体管和发光二极管；

所述中间级包括第一调节晶体管、第二调节晶体管和存储电容；

所述开关晶体管的栅极连接扫描信号，源极连接数据驱动信号，漏极与所述第一调节晶体管的栅极连接；

所述第一调节晶体管的源极与电源电压连接，漏极与所述第二调节晶体管的源极连接；

所述第二调节晶体管的漏极与栅极连接并接地，源极与衬底连接；

所述存储电容的正极与电源电压连接，负极与所述第一调节晶体管的栅极连接；

所述驱动晶体管的栅极与源极相连并连接到所述发光二极管的阴极，漏极接地；

所述发光二极管的阳极连接电源高电压。

优选地，所述开关晶体管、第一调节晶体管、第二调节晶体管和驱动晶体管均为p型金属氧化物半导体场效应晶体管。

优选地，所述第一调节晶体管的漏极与驱动晶体管的衬底连接。

优选地，所述扫描信号为行扫描信号，具有高低两种电平的持续电压信号，低电平用于开启开关晶体管，高电平用于关闭开关晶体管。

优选地，所述数据驱动信号为具有稳定值的模拟电压信号。

优选地，所述扫描信号由栅极驱动提供，所述数据驱动信号由源极驱动提供。

优选地，所述源极驱动包括顺序连接的数字部分、电平转换部分、数模转换部分和输出缓冲部分。

优选地，所述数模转换部分包括伽马校正电路和电平选择电路；

所述伽马校正电路，用于将数据电压通过两极分压的方式引出；

所述电平选择电路，用于根据外接的数字信号选取数字电压。

本申请的至少一个实施例具有以下有益效果：

能够加宽数据电压的输入范围，进而实现更高的灰度等级，及高精度、高质量显示。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种体驱动结构微显示像素电路的电路图；

图2为本申请实施例提供的一种体驱动结构微显示像素电路面板上的阵列示意图；

图3为本申请实施例提供的一种体驱动结构微显示像素电路的源极驱动结构示意图；

图4为本申请实施例提供的一种体驱动结构微显示像素电路的信号时序示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请实施例提供的一种体驱动结构微显示像素电路，包括开关级、中间级和发光级；所述开关级包括开关晶体管m1；所述中间级包括第一调节晶体管m2、第二调节晶体管m3和存储电容cst；所述发光级包括驱动晶体管m4和发光二极管oled；所述开关晶体管的栅极连接扫描信号vscan，源极连接数据驱动信号vdata，漏极与所述第一调节晶体管的栅极连接；所述第一调节晶体管的源极与电源电压vdd连接，漏极与所述第二调节晶体管的源极连接；所述第二调节晶体管的漏极与栅极连接并接地，源极与衬底连接；所述存储电容的正极与电源电压连接，负极与所述第一调节晶体管的栅极连接；所述驱动晶体管的栅极与源极相连并连接到所述发光二极管的阴极，漏极接地；所述发光二极管的阳极连接电源高电压vddh。其中驱动晶体管的连接方式为体驱动连接，第一调节晶体管的漏极与驱动晶体管的衬底连接，在驱动晶体管中数据电压通过衬底输入改变衬底电压，进而改变驱动晶体管阈值电压和发光二极管的发光电流。

在本申请的一个实施例中，所述开关晶体管、第一调节晶体管、第二调节晶体管和驱动晶体管均为p型金属氧化物半导体场效应晶体管。在所述体驱动结构微显示像素电路工作时，扫描信号及数据驱动信号控制开关晶体管开启，同时数据电压给存储电容充电，存储电容中存储的电压通过第一调节晶体管和第二调节晶体管调节，增加其宽度范围后传输至驱动晶体管，驱动晶体管调节数据电压范围并产生对应的发光电流，点亮发光二极管oled。

图2为本申请实施例提供的一种体驱动结构微显示像素电路面板上的阵列示意图，如图2所示，所述扫描信号由栅极驱动提供，数据驱动信号由源极驱动提供，其中扫描信号为行扫描信号，具有高低两种电平的持续电压信号，低电平用于开启开关晶体管，高电平用于关闭开关晶体管，高电平信号持续时间比低电平信号持续时间长。数据驱动信号为具有多个稳定值的模拟电压信号，开启开关晶体管前需要先读入的数据驱动信号正确且达到稳定，开关晶体管关闭后的一段时间内数据电压信号依旧保持正确且稳定。

图3为本申请实施例提供的一种体驱动结构微显示像素电路的源极驱动结构示意图，如图3所示，源极驱动的基本结构包含顺序连接的数字部分、电平转换部分、数模转换部分和输出缓冲部分。其中数字部分的作用为产生源极驱动所需的各项数字逻辑信号，物理实现上采用低电平晶体管；电平转换部分的作用为将数字部分产生的逻辑信号电平转换为后续结构所需的较高逻辑电平；数模转换部分包括伽马校正电路和电平选择电路，用于将数字逻辑信号转换为对应的模拟电平信号，其中所述伽马校正电路用于将数据电压通过两极分压的方式引出，所述电平选择电路用于根据外接的数字信号选取数字电压；输出缓冲部分的作用为稳定前级电路产生的数据电压信号，提高源极驱动的带载能力。

外部提供的数字信号经过该结构被转换成体驱动结构微显示像素电路所需的模拟电压信号。

图4为本申请实施例提供的一种体驱动结构微显示像素电路的信号时序示意图，如图4所示，所述体驱动结构微显示像素电路的一个工作周期c包括读入阶段a和发光阶段b两个阶段，同时工作周期不断循环。

在读入阶段a，首先要确保数据驱动信号正确且达到稳定，在扫描信号处于低电平时，开关晶体管开启，数据驱动信号读入稳定的信号，数据电压通过开关晶体管给存储电容充电。

在发光阶段b，存储电容中存储的数据电压经过第一调节晶体管和第二调节晶体管调节后使宽度范围达到预定的值，传输到发光级中驱动晶体管的衬底，驱动晶体管调节数据电压范围并产生对应电流，点亮发光二极管。

设开关晶体管m1漏极与第一调解晶体管m2栅极连接点为p点，第一调解晶体管m2漏极与第二调节晶体管m3源极连接点为q点。具体而言，第一调节晶体管和第二调节晶体管调节数据电压宽度范围的原理如下：

第一调节晶体管及第二调节晶体管在工作饱和的情况下，漏电流分别为：

第一调节晶体管：

μ为晶体管m2的载流子迁移率，cox为晶体管m2的栅绝缘层单位面积电容，(w/l)2为m2的沟道宽度与长度比值，vp为p点电压，vm2,th为m2的阈值电压。

第二调节晶体管：

其中μ为晶体管m3的载流子迁移率，cox为晶体管m3的栅绝缘层单位面积电容，(w/l)3为m3的沟道宽度与长度比值，vq为q点电压，vm3,th为m3的阈值电压。

因第一调节晶体管和第二调节晶体管的漏电流相同，可以根据以上公式得出：

根据以上公式可以推出以下结论：只需要保证k2小于k3，也就是m2宽长比小于m3宽长比，就能够保证q点电压变化量小于p点电压变化量，实现了在p点扩大q点所需数据电压范围的功能。