像素单元、驱动方法、像素模组及其驱动方法和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种像素单元、驱动方法、像素模组及其驱动方法和显示装置。

背景技术

oled(有机发光二极管)具有主动发光，无视角问题，重量轻，厚度小，高亮度，高发光效率，响应速度快，动态画面质量高，使用温度范围广，可实现柔性显示，工艺简单，成本低，抗震能力强都一系列优点。然而由于oled显示需要复杂的像素补偿电路，制约了oled显示屏的ppi(pixelsperinch，每英寸所拥有的像素数目)的提高。

技术实现要素：

本发明的主要目的在于提供一种像素单元、驱动方法、像素模组及其驱动方法和显示装置，解决现有技术中无法实现高ppi(pixelsperinch，每英寸所拥有的像素数目)的问题。

为了达到上述目的，本发明提供了一种像素单元，包括第一发光元件和第二发光元件，所述像素单元还包括：

驱动电路，控制端与驱动节点连接，第一端与第一电压端连接，用于在所述驱动节点的控制下，导通或断开所述第一电压端与所述驱动电路的第二端之间的连接；

初始电路，分别与初始控制线、所述驱动节点和初始电压端连接，用于在所述初始控制线的控制下，控制将所述初始电压端上的初始电压写入所述驱动节点；

储能电路，第一端与所述驱动节点连接，第二端与数据写入节点连接；

补偿控制电路，分别与第n行栅线、数据线、所述数据写入节点、所述驱动节点和所述驱动电路的第二端连接，用于在所述第n行栅线的控制下，控制将所述数据线上的数据电压写入所述数据写入节点，并控制所述驱动节点和所述驱动电路的第二端之间连通；n为正整数；

数据写入电路，分别与写入控制线、第二电压端和所述数据写入节点连接，用于在所述写入控制线的控制下，控制将第二电压端输出的第二电压写入所述数据写入节点，以相应改变所述驱动节点的电位；

第一发光控制电路，分别与所述驱动电路的第二端、第一发光控制线和第一发光元件连接，用于在所述第一发光控制线的控制下，控制导通或断开所述驱动电路的第二端与所述第一发光元件之间的连接；以及，

第二发光控制电路，分别与所述驱动电路的第二端、第二发光控制线和第二发光元件连接，用于在所述第二发光控制线的控制下，控制导通或断开所述驱动电路的第二端与所述第二发光元件之间的连接。

实施时，所述写入控制线为第n+1行栅线；

n大于1，所述初始控制线为第n-1行栅线；或者，n等于1，所述初始控制线为起始信号线。

实施时，所述第一发光元件为第一有机发光二极管，所述第二发光元件为第二有机发光二极管；

所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；

所述初始电路包括初始晶体管，所述初始晶体管的栅极与所述初始控制线连接，所述初始晶体管的第一极与所述驱动节点连接，所述初始晶体管的第二极与所述初始电压端连接；

所述储能电路包括存储电容，所述存储电容的第一端与所述驱动节点连接，所述存储电容的第二端与所述数据写入节点连接。

实施时，所述补偿控制电路包括第一补偿控制晶体管和第二补偿控制晶体管，其中，

所述第一补偿控制晶体管的栅极与所述第n行栅线连接，所述第一补偿控制晶体管的第一极与所述驱动节点连接，所述第一补偿控制晶体管的第二极与驱动电路的第二端连接；

所述第二补偿控制晶体管的栅极与所述第n行栅线连接，所述第二补偿控制晶体管的第一极与所述数据写入节点连接，所述第二补偿控制晶体管的第二极与所述数据线连接；

所述数据写入电路包括数据写入晶体管，所述数据写入晶体管的栅极与所述写入控制线连接，所述数据写入晶体管的第一极与所述第二电压端连接，所述数据写入晶体管的第二极与所述数据写入节点连接。

实施时，所述第一发光控制电路包括第一发光控制晶体管，所述第一发光控制晶体管的栅极与所述第一发光控制线连接，所述第一发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第一发光控制晶体管的第二极与所述第一发光元件连接；

所述第二发光控制电路包括第二发光控制晶体管，所述第二发光控制晶体管的栅极与所述第二发光控制线连接，所述第二发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第二发光控制晶体管的第二极与所述第二发光元件连接。

本发明还提供了一种像素驱动方法，应用于上述的像素单元，一显示周期包括依次设置的第一显示子周期和第二显示子周期，所述第一显示子周期包括依次设置的第一初始阶段、第一补偿阶段、第一数据写入阶段和第一发光阶段，所述第二显示子周期包括依次设置的第二初始阶段、第二补偿阶段、第二数据写入阶段和第二发光阶段，所述像素驱动方法包括：

在所述第一初始阶段和所述第二初始阶段，初始电压端输出初始电压，初始电路在初始控制线的控制下，控制将所述初始电压写入驱动节点；

在所述第一补偿阶段和所述第二补偿阶段，数据线输出数据电压，补偿控制电路在第n行栅线的控制下，控制将所述数据电压写入所述数据写入节点，并控制所述驱动节点和驱动电路的第二端之间连通；n为正整数；

在所述第一数据写入阶段和所述第二数据写入阶段，在写入控制线的控制下，数据写入电路将第二电压端输出的第二电压v2写入数据写入节点，以将所述数据电压写入所述驱动节点；

在所述第一发光阶段，驱动电路在所述驱动节点的控制下，导通所述第一电压端与所述驱动电路的第二端之间的连接，第一发光控制电路在第一发光控制线的控制下，控制导通所述驱动电路的第二端与所述第一发光元件之间的连接，所述驱动电路驱动第一发光元件发光；

在所述第二发光阶段，驱动电路在所述驱动节点的控制下，导通所述第一电压端与所述驱动电路的第二端之间的连接，第二发光控制电路在第二发光控制线的控制下，控制导通所述驱动电路的第二端与所述第二发光元件之间的连接，所述驱动电路驱动第二发光元件发光。

实施时，本发明所述的像素驱动方法还包括：

在所述第一补偿阶段和所述第二补偿阶段，所述驱动电路导通其第一端和所述第二端之间的连接，直至所述驱动节点的电位变为v1+vth，v1为第一电压端输出的第一电压，vth为所述驱动电路包括的驱动晶体管的阈值电压；

在所述第一数据写入阶段和所述第二数据写入阶段，控制驱动节点的电位变为v1+v2-vdata+vth。

本发明还提供了一种像素模组，包括两个上述的像素单元；

第一像素单元包括第2n-1行第m列发光元件和第2n行第m列发光元件，第二像素单元包括第2n+1行第m列发光元件和第2n+2行第m列发光元件；

所述第一像素单元包括的第一初始电路与第n初始控制线连接，所述第二像素单元包括的第二初始电路与第n+1初始控制线连接；

所述第一像素单元包括的第一补偿控制电路与第n行栅线连接，所述第二像素单元包括的第二补偿控制电路与第n+1行栅线连接；

所述第一像素单元包括的第一数据写入电路与第n写入控制线连接，所述第二像素单元包括的第二数据写入电路与第n+1写入控制线连接；

所述第一像素单元包括的第一发光控制电路与第2n-1行发光控制线连接，所述第一像素单元包括的第二发光控制电路与第2n行发光控制线连接，所述第二像素单元包括的第三发光控制电路与第2n-1行发光控制线连接，所述第二像素单元包括的第四发光控制电路与第2n行发光控制线连接；

n和m都为正整数。

实施时，所述第n写入控制线为第n+1行栅线，所述第n+1行写入控制线为第n+2行栅线；

n等于1，第n初始控制线为起始信号线，第n+1初始控制线为第n行栅线；或者，n大于1，第n初始控制线为第n-1行栅线，第n+1初始控制线为第n行栅线。

本发明还提供了一种像素驱动方法，应用于上述的像素模组，一显示周期包括依次设置的第一显示子周期和第二显示子周期，所述第一显示子周期包括依次设置的第一初始阶段、第一补偿阶段、第一数据写入阶段、第二数据写入阶段和第一发光阶段，所述第二显示子周期包括依次设置的第二初始阶段、第二补偿阶段、第三数据写入阶段、第四数据写入阶段和第二发光阶段，所述像素驱动方法包括：

在第一初始阶段和第二初始阶段，初始电压端输出初始电压，第一初始电路在第n初始控制线的控制下，控制将所述初始电压写入第一驱动节点；n为正整数；所述第一驱动节点为第一像素单元中的驱动节点；

在第一补偿阶段，数据线输出第一数据电压，第一补偿控制电路在第n行栅线的控制下，控制将所述第一数据电压写入第一数据写入节点，并控制所述第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将所述初始电压写入第二驱动节点；第一数据写入节点为第一像素单元中的数据写入节点，第二驱动节点为第二像素单元中的驱动节点；

在所述第一数据写入阶段，在第n写入控制线的控制下，第一数据写入电路将第二电压端输出的第二电压v2写入第一数据写入节点；数据线输出第二数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第二数据电压写入所述第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；第二数据写入节点为第二像素单元中的数据写入节点；

在第二数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点；

在所述第一发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与所述第一驱动电路的第二端之间的连接，第一发光控制电路在第2n-1行发光控制线的控制下，控制导通所述第一驱动电路的第二端与第2n-1行第m列发光元件之间的连接，所述第一驱动电路驱动第2n-1行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第三发光控制电路在第2n-1行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+1行第m列发光元件之间的连接，所述第二驱动电路驱动第2n+1行第m列发光元件发光；

在所述第二补偿阶段，数据线输出第三数据电压，第一补偿控制电路在第n行栅线的控制下，控制将第三数据电压写入第一数据写入节点，并控制第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将初始电压写入第二驱动节点；

在所述第三数据写入阶段，在第n写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第三数据电压写入第一驱动节点；数据线输出第四数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第四数据电压写入第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；

在第四数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第四数据电压写入第二驱动节点；

在所述第二发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与第一驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第一驱动电路的第二端与第2n行第m列发光元件之间的连接，第一驱动电路驱动第2n行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+2行第m列发光元件之间的连接，第二驱动电路驱动第2n+2行第m列发光元件发光；

m为正整数。

本发明还提供给了一种显示装置，包括n级m列上述的像素模组，n和m都为正整数。

实施时，第n级第m列像素模组包括的第一像素单元包括第2n-1行第m列发光元件和第2n行第m列发光元件；n和m都为正整数；

第n级第m列像素模组包括的第一像素单元分别与第n初始控制线、第n行栅线、第n写入控制线、第2n-1行发光控制线和第2n行发光控制线连接；

第n级第m列像素模组包括的第二像素单元包括第2n+1行第m列发光元件和第2n+2行第m列发光元件；

第n级第m列像素模组包括的第二像素单元分别与第n+1初始控制线、第n+1行栅线、第n+1写入控制线、所述第2n-1行发光控制线和所述第2n行发光控制线连接。

实施时，所述第n写入控制线为第n+1行栅线，所述第n+1写入控制线为第n+2行栅线；

n等于1，第n初始控制线为起始信号线，第n+1初始控制线为第n行栅线；或者，n大于1，第n初始控制线为第n-1行栅线，第n+1初始控制线为第n行栅线。

与现有技术相比，本发明所述的像素单元、驱动方法、像素模组及其驱动方法和显示装置通过一个像素补偿电路驱动两个发光元件发光，实现像素补偿电路复用，利于实现高ppi。

附图说明

图1是本发明实施例所述的像素单元的结构图；

图2是本发明实施例所述的像素单元的工作时序图；

图3是本发明所述的像素单元的第一具体实施例的电路图；

图4是本发明所述的像素单元的第二具体实施例的电路图；

图5是本发明所述的像素单元的第二具体实施例的工作时序图；

图6是本发明实施例所述的像素模组的结构框图；

图7是本发明所述的像素模组的一具体实施例的电路图；

图8是本发明所述的像素模组的该具体实施例的工作时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的像素单元包括第一发光元件el1和第二发光元件el2，所述像素单元还包括：

驱动电路11，控制端与驱动节点a连接，第一端与第一电压端vt1连接，用于在所述驱动节点a的控制下，导通或断开所述第一电压端vt1与所述驱动电路11的第二端之间的连接；

初始电路12，分别与初始控制线gate(n-1)、所述驱动节点a和用于输入初始电压vinit的初始电压端连接，用于在初始控制线gate(n-1)的控制下，控制将所述初始电压端上的初始电压vinit写入所述驱动节点；

储能电路13，第一端与所述驱动节点a连接，第二端与数据写入节点b连接；

补偿控制电路14，分别与第n行栅线gate(n)、数据线data、所述数据写入节点b、所述驱动节点a和所述驱动电路11的第二端连接，用于在所述第n行栅线gate(n)的控制下，控制将所述数据线data上的数据电压写入所述数据写入节点b，并控制所述驱动节点a和所述驱动电路11的第二端之间连通；n为正整数；

数据写入电路15，分别与写入控制线emn、第二电压端vt2和所述数据写入节点b连接，用于在所述写入控制线emn的控制下，控制将第二电压端vt2输出的第二电压写入所述数据写入节点b，以相应改变所述驱动节点a的电位；

第一发光控制电路16，分别与所述驱动电路11的第二端、第一发光控制线em(n_1)和第一发光元件el1连接，用于在所述第一发光控制线em(n_1)的控制下，控制导通或断开所述驱动电路11的第二端与所述第一发光元件el1之间的连接；以及，

第二发光控制电路17，分别与所述驱动电路11的第二端、第二发光控制线em(n_2)和第二发光元件el2连接，用于在所述第二发光控制线em(n_2)的控制下，控制导通或断开所述驱动电路11的第二端与所述第二发光元件el2之间的连接。

本发明实施例所述的像素单元，通过一个像素补偿电路驱动两个发光元件发光，实现像素补偿电路复用，每两个亚像素的驱动电路由12t2c(12t2c指的是采用12个晶体管和2个电容)减少为7t1c(7t1c指的是采用7个晶体管和1个电容)，实现高ppiamoled(active-matrixorganiclightemittingdiode，有源矩阵有机发光二极管)显示器件。

如图2所示，本发明如图1所示的像素单元的实施例在工作时，一显示周期包括依次设置的第一显示子周期subframe1和第二显示子周期subframe2，所述第一显示子周期subframe1包括依次设置的第一初始阶段t1、第一补偿阶段t2、第一数据写入阶段t3和第一发光阶段t4，所述第二显示子周期subframe2包括依次设置的第二初始阶段t5、第二补偿阶段t6、第二数据写入阶段t7和第二发光阶段t8，

在所述第一初始阶段t1和所述第二初始阶段t5，初始电压端输出初始电压vinit，初始电路12在初始控制线gate(n-1)的控制下，控制将所述初始电压vinit写入驱动节点a；

在所述第一补偿阶段t2和所述第二补偿阶段t6，数据线data输出数据电压vdata，补偿控制电路14在第n行栅线gate(n)的控制下，控制将所述数据电压vdata写入所述数据写入节点b，并控制所述驱动节点a和驱动电路11的第二端之间连通；n为正整数；

在所述第一数据写入阶段t3和所述第二数据写入阶段t7，在写入控制线emn的控制下，数据写入电路15将第二电压端vt2输出的第二电压v2写入数据写入节点b，以将所述数据电压vdata写入所述驱动节点a；

在所述第一发光阶段t4，驱动电路11在所述驱动节点a的控制下，导通所述第一电压端vt1与所述驱动电路11的第二端之间的连接，第一发光控制电路16在第一发光控制线em(n_1)的控制下，控制导通所述驱动电路11的第二端与所述第一发光元件el1之间的连接，所述驱动电路11驱动第一发光元件el1发光；

在所述第二发光阶段t8，驱动电路11在所述驱动节点a的控制下，导通所述第一电压端vt1与所述驱动电路11的第二端之间的连接，第二发光控制电路17在第二发光控制线em(n_2)的控制下，控制导通所述驱动电路11的第二端与所述第二发光元件el2之间的连接，所述驱动电路11驱动第二发光元件el2发光。

在优选情况下，所述写入控制线可以为第n+1行栅线，这样可利用现有的栅线进行写入控制，减少控制线数量，从而不需设置用于为写入控制线提供写入控制信号的写入控制电路，利于实现高ppi(pixelsperinch，每英寸所拥有的像素数目)。

并且，当n大于1时，所述初始控制线为第n-1行栅线；或者，当n等于1时，所述初始控制线为起始信号线。

具体的，所述第一发光元件可以为第一有机发光二极管，所述第二发光元件可以为第二有机发光二极管；

所述驱动电路可以包括驱动晶体管，所述驱动晶体管的栅极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；

所述初始电路可以包括初始晶体管，所述初始晶体管的栅极与所述初始控制线连接，所述初始晶体管的第一极与所述驱动节点连接，所述初始晶体管的第二极与所述初始电压端连接；

所述储能电路可以包括存储电容，所述存储电容的第一端与所述驱动节点连接，所述存储电容的第二端与所述数据写入节点连接。

在具体实施时，所述补偿控制电路可以包括第一补偿控制晶体管和第二补偿控制晶体管，其中，

所述第一补偿控制晶体管的栅极与所述第n行栅线连接，所述第一补偿控制晶体管的第一极与所述驱动节点连接，所述第一补偿控制晶体管的第二极与驱动电路的第二端连接；

所述第二补偿控制晶体管的栅极与所述第n行栅线连接，所述第二补偿控制晶体管的第一极与所述数据写入节点连接，所述第二补偿控制晶体管的第二极与所述数据线连接；

所述数据写入电路包括数据写入晶体管，所述数据写入晶体管的栅极与所述写入控制线连接，所述数据写入晶体管的第一极与所述第二电压端连接，所述数据写入晶体管的第二极与所述数据写入节点连接。

具体的，所述第一发光控制电路可以包括第一发光控制晶体管，所述第一发光控制晶体管的栅极与所述第一发光控制线连接，所述第一发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第一发光控制晶体管的第二极与所述第一发光元件连接；

所述第二发光控制电路包括第二发光控制晶体管，所述第二发光控制晶体管的栅极与所述第二发光控制线连接，所述第二发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第二发光控制晶体管的第二极与所述第二发光元件连接。

下面通过一具体实施例来说明本发明所述的像素单元。

如图3所示，本发明所述的像素单元的第一具体实施例包括第一有机发光二极管oled1、第二有机发光二极管oled2、驱动电路、初始电路、储能电路、补偿控制电路、数据写入电路、第一发光控制电路和第二发光控制电路，其中，

所述驱动电路包括驱动晶体管t3，所述初始电路包括初始晶体管t1，所述储能电路包括存储电容cst，所述补偿控制电路包括第一补偿控制晶体管t2和第二补偿控制晶体管t4，所述数据写入电路包括数据写入晶体管t5，所述第一发光控制电路包括第一发光控制晶体管t6，所述第二发光控制电路包括第二发光控制晶体管t7；

t3的栅极与驱动节点a连接，t3的源极与用于输入高电压vdd的高电压输入端elvdd连接；

t2的栅极与第n行栅线gate(n)连接，t2的源极与所述驱动节点a连接，t2的漏极与t3的漏极连接；

t4的栅极与gate(n)连接，t4的源极与所述数据写入节点b连接，t4的漏极与数据线data连接；

cst的第一端与所述驱动节点a连接，cst的第二端与数据写入节点b连接；

t1的栅极与初始控制线gate(n-1)连接，t1的源极与所述驱动节点a连接，t1的漏极接入初始电压vinit；

t5的栅极与写入控制线emn连接，t5的源极与高电压输入端elvdd连接，t5的漏极与所述数据写入节点b连接；

t6的栅极与第一发光控制线em(n_1)连接，t6的源极与t3的源极连接，t6的漏极与oled1的阳极连接；oled1的阴极与用于输入低电压vss的低电压输入端elvss连接；

t7的栅极与第二发光控制线em(n_2)连接，t7的源极与t3的源极连接，t7的漏极与oled2的阳极连接；oled2的阴极与用于输入低电压vss的低电压输入端elvss连接；

n为正整数。

在图3所示的像素单元的第一具体实施例中，所有的晶体管都为p型晶体管，但不以此为限；在实际操作时，如上晶体管也可以被替换为n型晶体管。

如图2所示，本发明如图3所示的像素单元的第一具体实施例在工作时，一显示周期包括依次设置的第一显示子周期subframe1和第二显示子周期subframe2，所述第一显示子周期subframe1包括依次设置的第一初始阶段t1、第一补偿阶段t2、第一数据写入阶段t3和第一发光阶段t4，所述第二显示子周期subframe2包括依次设置的第二初始阶段t5、第二补偿阶段t6、第二数据写入阶段t7和第二发光阶段t8，

在第一初始阶段t1，gate(n)、emn、em(n_1)和em(n_2)都输出高电平，gate(n-1)输出低电平，t1打开，将所述驱动节点a的电位复位为vinit；

在第一补偿阶段t2，data输出数据电压vdata，gate(n-1)、emn、em(n_1)和em(n_2)输出高电平，gate(n)输出低电平，t2和t4都打开，以将vdata写入数据写入节点b，并使得t3的栅极与t3的漏极连接，t3打开，此时所述驱动节点a的电位为vdd+vth；vth为t3的阈值电压；

在第一数据写入阶段t3，emn输出低电平，gate(n-1)、gate(n)、em(n_1)和em(n_2)输出高电平，t5打开，以将vdd写入所述数据写入节点b，从而使得所述驱动节点a的电位变为2vdd+vth-vdata；

在第一发光阶段t4，em(n_1)和emn输出低电平，gate(n-1)、gate(n)和em(n_2)都输出高电平，t5打开，t3和t6打开，以驱动oled1发光，oled2不发光；

在第二初始阶段t5，gate(n)、emn、em(n_1)和em(n_2)都输出高电平，gate(n-1)输出低电平，t1打开，将所述驱动节点a的电位复位为vinit；

在第二补偿阶段t6，data输出数据电压vdata，gate(n-1)、emn、em(n_1)和em(n_2)输出高电平，gate(n)输出低电平，t2和t4都打开，以将vdata写入数据写入节点b，并使得t3的栅极与t3的漏极连接，t3打开，此时所述驱动节点a的电位为vdd+vth；vth为t3的阈值电压；

在第二数据写入阶段t7，emn输出低电平，gate(n-1)、gate(n)、em(n_1)和em(n_2)输出高电平，t5打开，以将vdd写入所述数据写入节点b，从而使得所述驱动节点a的电位变为2vdd+vth-vdata；

在第二发光阶段t8，em(n_2)和emn输出低电平，gate(n-1)、gate(n)和em(n_1)都输出高电平，t5打开，t3和t7打开，以驱动oled2发光，oled1不发光。

如图4所示，本发明所述的像素单元的第二具体实施例包括第一有机发光二极管oled1、第二有机发光二极管oled2、驱动电路、初始电路、储能电路、补偿控制电路、数据写入电路、第一发光控制电路和第二发光控制电路，其中，

所述驱动电路包括驱动晶体管t3，所述初始电路包括初始晶体管t1，所述储能电路包括存储电容cst，所述补偿控制电路包括第一补偿控制晶体管t2和第二补偿控制晶体管t4，所述数据写入电路包括数据写入晶体管t5，所述第一发光控制电路包括第一发光控制晶体管t6，所述第二发光控制电路包括第二发光控制晶体管t7；

t3的栅极与驱动节点a连接，t3的源极与用于输入高电压vdd的高电压输入端elvdd连接；

t2的栅极与第n行栅线gate(n)连接，t2的源极与所述驱动节点a连接，t2的漏极与t3的漏极连接；

t4的栅极与gate(n)连接，t4的源极与所述数据写入节点b连接，t4的漏极与数据线data连接；

cst的第一端与所述驱动节点a连接，cst的第二端与数据写入节点b连接；

t1的栅极与初始控制线gate(n-1)连接，t1的源极与所述驱动节点a连接，t1的漏极接入初始电压vinit；

t5的栅极与第n+1行栅线gate(n+1)连接，t5的源极与高电压输入端elvdd连接，t5的漏极与所述数据写入节点b连接；

t6的栅极与第一发光控制线em(n_1)连接，t6的源极与t3的源极连接，t6的漏极与oled1的阳极连接；oled1的阴极与用于输入低电压vss的低电压输入端elvss连接；

t7的栅极与第二发光控制线em(n_2)连接，t7的源极与t3的源极连接，t7的漏极与oled2的阳极连接；oled2的阴极与用于输入低电压vss的低电压输入端elvss连接；

n为正整数。

在图4所示的像素单元的第二具体实施例中，所有的晶体管都为p型晶体管，但不以此为限；在实际操作时，如上晶体管也可以被替换为n型晶体管。

本发明如图4所示的像素单元的第二具体实施例与本发明如图3所示的像素单元的第一具体实施例的差别仅在于：t5的栅极与gate(n+1)连接，从而不需设置emn，并不需设置用于为写入控制线提供写入控制信号的写入控制电路，利于实现高ppi(pixelsperinch，每英寸所拥有的像素数目)。

如图5所示，本发明如图4所示的像素单元的第二具体实施例在工作时，一显示周期包括依次设置的第一显示子周期subframe1和第二显示子周期subframe2，所述第一显示子周期subframe1包括依次设置的第一初始阶段t1、第一补偿阶段t2、第一数据写入阶段t3和第一发光阶段t4，所述第二显示子周期subframe2包括依次设置的第二初始阶段t5、第二补偿阶段t6、第二数据写入阶段t7和第二发光阶段t8，

在第一初始阶段t1，gate(n)、gate(n+1)、em(n_1)和em(n_2)都输出高电平，gate(n-1)输出低电平，t1打开，将所述驱动节点a的电位复位为vinit；

在第一补偿阶段t2，data输出数据电压vdata，gate(n-1)、gate(n+1)、em(n_1)和em(n_2)输出高电平，gate(n)输出低电平，t2和t4都打开，以将vdata写入数据写入节点b，并使得t3的栅极与t3的漏极连接，t3打开，此时所述驱动节点a的电位为vdd+vth；vth为t3的阈值电压；

在第一数据写入阶段t3，gate(n+1)输出低电平，gate(n-1)、gate(n)、em(n_1)和em(n_2)输出高电平，t5打开，以将vdd写入所述数据写入节点b，从而使得所述驱动节点a的电位变为2vdd+vth-vdata；

在第一发光阶段t4，em(n_1)输出低电平，gate(n-1)、gate(n)、gate(n+1)和em(n_2)都输出高电平，t5打开，t3和t6打开，以驱动oled1发光，oled2不发光；

在第二初始阶段t5，gate(n)、gate(n+1)、em(n_1)和em(n_2)都输出高电平，gate(n-1)输出低电平，t1打开，将所述驱动节点a的电位复位为vinit；

在第二补偿阶段t6，data输出数据电压vdata，gate(n-1)、gate(n+1)、em(n_1)和em(n_2)输出高电平，gate(n)输出低电平，t2和t4都打开，以将vdata写入数据写入节点b，并使得t3的栅极与t3的漏极连接，t3打开，此时所述驱动节点a的电位为vdd+vth；vth为t3的阈值电压；

在第二数据写入阶段t7，gate(n+1)输出低电平，gate(n-1)、gate(n)、em(n_1)和em(n_2)输出高电平，t5打开，以将vdd写入所述数据写入节点b，从而使得所述驱动节点a的电位变为2vdd+vth-vdata；

在第二发光阶段t8，em(n_2)输出低电平，gate(n-1)、gate(n)、gate(n+1)和em(n_1)都输出高电平，t5打开，t3和t7打开，以驱动oled2发光，oled1不发光。

本发明实施例所述的像素驱动方法，应用于上述的像素单元，一显示周期包括依次设置的第一显示子周期和第二显示子周期，所述第一显示子周期包括依次设置的第一初始阶段、第一补偿阶段、第一数据写入阶段和第一发光阶段，所述第二显示子周期包括依次设置的第二初始阶段、第二补偿阶段、第二数据写入阶段和第二发光阶段，所述像素驱动方法包括：

在所述第一初始阶段和所述第二初始阶段，初始电压端输出初始电压，初始电路在初始控制线的控制下，控制将所述初始电压写入驱动节点；

在所述第一补偿阶段和所述第二补偿阶段，数据线输出数据电压，补偿控制电路在第n行栅线的控制下，控制将所述数据电压写入所述数据写入节点，并控制所述驱动节点和驱动电路的第二端之间连通；n为正整数；

在所述第一数据写入阶段和所述第二数据写入阶段，在写入控制线的控制下，数据写入电路将第二电压端输出的第二电压v2写入数据写入节点，以将所述数据电压写入所述驱动节点；

在所述第一发光阶段，驱动电路在所述驱动节点的控制下，导通所述第一电压端与所述驱动电路的第二端之间的连接，第一发光控制电路在第一发光控制线的控制下，控制导通所述驱动电路的第二端与所述第一发光元件之间的连接，所述驱动电路驱动第一发光元件发光；

在所述第二发光阶段，驱动电路在所述驱动节点的控制下，导通所述第一电压端与所述驱动电路的第二端之间的连接，第二发光控制电路在第二发光控制线的控制下，控制导通所述驱动电路的第二端与所述第二发光元件之间的连接，所述驱动电路驱动第二发光元件发光。

本发明实施例所述的像素驱动方法应用于的像素单元包括两个发光元件，本发明实施例所述的像素驱动方法分时驱动所述两个发光元件发光，从而使得像素单元可以由12t2c结构简化为7t1c结构，实现高ppi。

具体的，本发明所述的像素驱动方法还包括：

在所述第一补偿阶段和所述第二补偿阶段，所述驱动电路导通其第一端和所述第二端之间的连接，直至所述驱动节点的电位变为v1+vth，v1为第一电压端输出的第一电压，vth为所述驱动电路包括的驱动晶体管的阈值电压；

在所述第一数据写入阶段和所述第二数据写入阶段，控制驱动节点的电位变为v1+v2-vdata+vth，从而使得在发光阶段驱动晶体管的栅源电压可以补偿所述驱动晶体管的阈值电压。

本发明实施例所述的像素模组，包括两个上述的像素单元；

第一像素单元包括第2n-1行第m列发光元件和第2n行第m列发光元件，第二像素单元包括第2n+1行第m列发光元件和第2n+2行第m列发光元件；

所述第一像素单元包括的第一初始电路与第n初始控制线连接，所述第二像素单元包括的第二初始电路与第n+1初始控制线连接；

所述第一像素单元包括的第一补偿控制电路与第n行栅线连接，所述第二像素单元包括的第二补偿控制电路与第n+1行栅线连接；

所述第一像素单元包括的第一数据写入电路与第n写入控制线连接，所述第二像素单元包括的第二数据写入电路与第n+1写入控制线连接；

所述第一像素单元包括的第一发光控制电路与第2n-1行发光控制线连接，所述第一像素单元包括的第二发光控制电路与第2n行发光控制线连接，所述第二像素单元包括的第三发光控制电路与第2n-1行发光控制线连接，所述第二像素单元包括的第四发光控制电路与第2n行发光控制线连接；

n和m都为正整数。

在具体实施时，本发明实施例所述的像素模组包括两个本发明实施例所述的像素单元，第一像素单元包括第2n-1行第m列发光元件和第2n行第m列发光元件，第二像素单元包括第2n+1行第m列发光元件和第2n+2行第m列发光元件，第一像素单元分别与第2n-1行发光控制线em(2n-1)和第2n行发光控制线em(2n)连接，第二像素单元也分别与第2n-1行发光控制线em(2n-1)和第2n行发光控制线em(2n)连接，也即，

第2n-1行第m列发光元件和第2n行第m列发光元件共用第一像素单元包括的第一像素驱动单元，第2n+1行第m列发光元件和第2n+2行第m列发光元件共用第二像素的单元包括的第二像素驱动单元，并位于相邻行同一列的两像素单元共用两条发光控制线：第2n-1行发光控制线和第2n行发光控制线。

在具体实施时，所述第一像素单元可以为第n级第m列像素单元，所述第二像素单元可以为第n+1级第m列像素单元。

在优选情况下，所述第n写入控制线为第n+1行栅线，所述第n+1行写入控制线为第n+2行栅线。

具体的，n等于1，第n初始控制线为起始信号线，第n+1初始控制线为第n行栅线；或者，n大于1，第n初始控制线为第n-1行栅线，第n+1初始控制线为第n行栅线。

如图6所示，第一像素单元pixeln，m分别与第2n-1行发光控制线em(2n-1)和第2n行发光控制线em(2n)连接，第二像素单元pixeln+1,m分别与第2n-1行发光控制线em(2n-1)和第2n行发光控制线em(2n)连接；

第一像素单元pixeln,m与第n行栅线gate(n)连接；

第二像素单元pixeln+1,m与第n+1行栅线gate(n+1)连接；

所述第一像素单元pixeln,m与第n写入控制线emn连接，所述第二像素单元pixel1,m与第n+1写入控制线emn+1连接。

本发明实施例所述的像素模组在工作时，一显示周期包括依次设置的第一显示子周期和第二显示子周期，所述第一显示子周期包括依次设置的第一初始阶段、第一补偿阶段、第一数据写入阶段、第二数据写入阶段和第一发光阶段，所述第二显示子周期包括依次设置的第二初始阶段、第二补偿阶段、第三数据写入阶段、第四数据写入阶段和第二发光阶段，

在第一初始阶段和第二初始阶段，初始电压端输出初始电压，第一初始电路在第n初始控制线的控制下，控制将所述初始电压写入第一驱动节点；n为正整数；所述第一驱动节点为第一像素单元中的驱动节点；

在第一补偿阶段，数据线输出第一数据电压，第一补偿控制电路在第n行栅线的控制下，控制将所述第一数据电压写入第一数据写入节点，并控制所述第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将所述初始电压写入第二驱动节点；第一数据写入节点为第一像素单元中的数据写入节点，第二驱动节点为第二像素单元中的驱动节点；

在所述第一数据写入阶段，在第n写入控制线的控制下，第一数据写入电路将第二电压端输出的第二电压v2写入第一数据写入节点；数据线输出第二数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第二数据电压写入所述第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；第二数据写入节点为第二像素单元中的数据写入节点；

在第二数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点；

在所述第一发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与所述第一驱动电路的第二端之间的连接，第一发光控制电路在第2n-1行发光控制线的控制下，控制导通所述第一驱动电路的第二端与第2n-1行第m列发光元件之间的连接，所述第一驱动电路驱动第2n-1行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第三发光控制电路在第2n-1行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+1行第m列发光元件之间的连接，所述第二驱动电路驱动第2n+1行第m列发光元件发光；

在所述第二补偿阶段，数据线输出第三数据电压，第一补偿控制电路在第n行栅线的控制下，控制将第三数据电压写入第一数据写入节点，并控制第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将初始电压写入第二驱动节点；

在所述第三数据写入阶段，在第n写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第三数据电压写入第一驱动节点；数据线输出第四数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第四数据电压写入第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；

在第四数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第四数据电压写入第二驱动节点；

在所述第二发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与第一驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第一驱动电路的第二端与第2n行第m列发光元件之间的连接，第一驱动电路驱动第2n行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+2行第m列发光元件之间的连接，第二驱动电路驱动第2n+2行第m列发光元件发光。

下面通过一具体实施例来说明本发明所述的像素模组。

本发明所述的像素模组的一具体实施例包括第一像素单元和第二像素单元；

如图7所示，第一像素单元包括第2n-1行第m列有机发光二极管oled2n-1,m、第2n行第m列有机发光二极管oled2n,m、第一驱动电路、第一初始电路、第一储能电路、第一补偿控制电路、第一数据写入电路、第一发光控制电路和第二发光控制电路，其中，

所述第一驱动电路包括第一驱动晶体管t3，所述第一初始电路包括第一初始晶体管t1，所述第一储能电路包括第一存储电容cst1，所述第一补偿控制电路包括第一补偿控制晶体管t2和第二补偿控制晶体管t4，所述第一数据写入电路包括第一数据写入晶体管t5，所述第一发光控制电路包括第一发光控制晶体管t6，所述第二发光控制电路包括第二发光控制晶体管t7；

t3的栅极与第一驱动节点a1连接，t3的源极与用于输入高电压vdd的高电压输入端elvdd连接；

t2的栅极与第n行栅线gate(n)连接，t2的源极与所述第一驱动节点a1连接，t2的漏极与t3的漏极连接；

t4的栅极与gate(n)连接，t4的源极与第一数据写入节点b1连接，t4的漏极与第n数据线data(n)连接；

cst1的第一端与所述第一驱动节点a1连接，cst1的第二端与所述第一数据写入节点b1连接；

t1的栅极与第n初始控制线gate(n-1)连接，t1的源极与所述第一驱动节点a1连接，t1的漏极接入初始电压vinit；

t5的栅极与第n+1行栅线gate(n+1)连接，t5的源极与高电压输入端elvdd连接，t5的漏极与所述第一数据写入节点b1连接；

t6的栅极与第2n-1行发光控制线em(2n-1)连接，t6的源极与t3的源极连接，t6的漏极与oled2n-1,m的阳极连接；oled2n-1,m的阴极与用于输入低电压vss的低电压输入端elvss连接；

t7的栅极与第2n行发光控制线em(2n)连接，t7的源极与t3的源极连接，t7的漏极与oled2n,m的阳极连接；oled2n,m的阴极与用于输入低电压vss的低电压输入端elvss连接；

第二像素单元包括第2n+1行第m列有机发光二极管oled2n+1,m、第2n+2行第m列有机发光二极管oled2n+2,m、第二驱动电路、第二初始电路、第二储能电路、第二补偿控制电路、第二数据写入电路、第三发光控制电路和第四发光控制电路，其中，

所述第二驱动电路包括第二驱动晶体管t2-3，所述第二初始电路包括第二初始晶体管t2-1，所述第二储能电路包括第二存储电容cst2，所述第二补偿控制电路包括第三补偿控制晶体管t2-2和第四补偿控制晶体管t2-4，所述第二数据写入电路包括第二数据写入晶体管t2-5，所述第三发光控制电路包括第三发光控制晶体管t2-6，所述第四发光控制电路包括第四发光控制晶体管t2-7；

t2-3的栅极与第二驱动节点a2连接，t2-3的源极与用于输入高电压vdd的高电压输入端elvdd连接；

t2-2的栅极与第n+1行栅线gate(n+1)连接，t2-2的源极与所述第二驱动节点a2连接，t2-2的漏极与t2-3的漏极连接；

t2-4的栅极与gate(n+1)连接，t2-4的源极与第二数据写入节点b2连接，t2-4的漏极与第n+1数据线data(n+1)连接；

cst2的第一端与所述第二驱动节点a2连接，cst2的第二端与所述第二数据写入节点b2连接；

t2-1的栅极与第n行栅线gate(n)连接，t2-1的源极与所述第二驱动节点a2连接，t2-1的漏极接入初始电压vinit；

所述第n行栅线gate(n)即为第n+1初始控制线；

t2-5的栅极与第n+2行栅线gate(n+2)连接，t2-5的源极与高电压输入端elvdd连接，t2-5的漏极与所述第二数据写入节点b2连接；

t2-6的栅极与第2n-1行发光控制线em(2n-1)连接，t2-6的源极与t2-3的源极连接，t2-6的漏极与oled2n+1,m的阳极连接；oled2n+1,m的阴极与用于输入低电压vss的低电压输入端elvss连接；

t2-7的栅极与第2n行发光控制线em(2n)连接，t2-7的源极与t2-3的源极连接，t2-7的漏极与oled2n+2,m的阳极连接；oled2n+2,m的阴极与用于输入低电压vss的低电压输入端elvss连接。

在图7所示的像素模组的具体实施例中，所有的晶体管都为p型晶体管，但不以此为限。

如图8所示，本发明如图7所示的像素模组的具体实施例在工作时，一显示周期subframe包括依次设置的第一显示子周期subframe1和第二显示子周期subframe2，所述第一显示子周期subframe1包括依次设置的第一初始阶段t11、第一补偿阶段t12、第一数据写入阶段t13、第二数据写入阶段t14和第一发光阶段t15，所述第二显示子周期包括依次设置的第二初始阶段t21、第二补偿阶段t22、第三数据写入阶段t23、第四数据写入阶段t24和第二发光阶段t25；

在第一初始阶段t11，初始电压端输出初始电压vinit，gate(n-1)输出低电平，t1打开，以将vinit写入第一驱动节点a1；

在第一补偿阶段t12，data(n)输出第一数据电压vdata1，gate(n)输出低电平，t2和t4都打开，以将vdata1写入第一数据写入节点b1，第一驱动节点a1与t3的漏极连接，t3打开，此时a1的电位为vdd+vth，vth为t3的阈值电压；初始电压端输出初始电压vinit，t2-1打开，以将vinit写入第二驱动节点a2；

在所述第一数据写入阶段t13，gate(n+1)输出低电平，t5打开，以将vdd写入所述第一数据写入节点b1，从而使得所述第一驱动节点a1的电位变为2vdd+vth-vdata1；data(n+1)输出第二数据电压vdata2，t2-2和t2-4都打开，以将vdata2写入第二数据写入节点b2，第二驱动节点a2与t2-3的漏极连接，t2-3打开，此时a2的电位为vdd+vth2，vth2为t2-3的阈值电压；

在第二数据写入阶段t14，gate(n+2)输出低电平，t2-5打开，以将vdd写入第二数据写入节点b2，从而使得所述第二驱动节点a2的电位变为2vdd+vth2-vdata2；

在第一发光阶段t15，em(2n-1)输出低电平，em(2n)输出高电平，t3和t6都打开，以驱动oled2n-1,m发光，t2-3和t2-6也都打开，以驱动oled2n+1,m发光；

在第二初始阶段t21，初始电压端输出初始电压vinit，gate(n-1)输出低电平，t1打开，以将vinit写入第一驱动节点a1；

在第二补偿阶段t22，data(n)输出第三数据电压vdata3，gate(n)输出低电平，t2和t4打开，以将vdata3写入第一数据写入节点b1，第一驱动节点a1与t3的漏极连接，t3打开，此时a1的电位为vdd+vth，vth为t3的阈值电压；初始电压端输出初始电压vinit，t2-1打开，以将vinit写入第二驱动节点a2；

在第三数据写入阶段t23，gate(n+1)输出低电平，t5打开，以将vdd写入所述第一数据写入节点b1，从而使得所述第一驱动节点a1的电位变为2vdd+vth-vdata3；data(n+1)输出第四数据电压vdata4，t2-2和t2-4都打开，以将vdata4写入第二数据写入节点b2，第二驱动节点a2与t2-3的漏极连接，t2-3打开，此时a2的电位为vdd+vth2，vth2为t2-3的阈值电压；

在第四数据写入阶段t24，gate(n+2)输出低电平，t2-5打开，以将vdd写入第二数据写入节点b2，从而使得所述第二驱动节点a2的电位变为2vdd+vth2-vdata4；

在第二发光阶段t12，em(2n)输出低电平，em(2n-1)输出高电平，t3和t7都打开，以驱动oled2n,m发光，t2-3和t2-7也都打开，以驱动oled2n+2,m发光。

本发明实施例所述的像素驱动方法，应用于上述的像素模组，一显示周期包括依次设置的第一显示子周期和第二显示子周期，所述第一显示子周期包括依次设置的第一初始阶段、第一补偿阶段、第一数据写入阶段、第二数据写入阶段和第一发光阶段，所述第二显示子周期包括依次设置的第二初始阶段、第二补偿阶段、第三数据写入阶段、第四数据写入阶段和第二发光阶段，所述像素驱动方法包括：

在第一初始阶段和第二初始阶段，初始电压端输出初始电压，第一初始电路在第n初始控制线的控制下，控制将所述初始电压写入第一驱动节点；n为正整数；所述第一驱动节点为第一像素单元中的驱动节点；

在第一补偿阶段，数据线输出第一数据电压，第一补偿控制电路在第n行栅线的控制下，控制将所述第一数据电压写入第一数据写入节点，并控制所述第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将所述初始电压写入第二驱动节点；第一数据写入节点为第一像素单元中的数据写入节点，第二驱动节点为第二像素单元中的驱动节点；

在所述第一数据写入阶段，在第n写入控制线的控制下，第一数据写入电路将第二电压端输出的第二电压v2写入第一数据写入节点；数据线输出第二数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第二数据电压写入所述第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；第二数据写入节点为第二像素单元中的数据写入节点；

在第二数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点；

在所述第一发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与所述第一驱动电路的第二端之间的连接，第一发光控制电路在第2n-1行发光控制线的控制下，控制导通所述第一驱动电路的第二端与第2n-1行第m列发光元件之间的连接，所述第一驱动电路驱动第2n-1行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第三发光控制电路在第2n-1行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+1行第m列发光元件之间的连接，所述第二驱动电路驱动第2n+1行第m列发光元件发光；

在所述第二补偿阶段，数据线输出第三数据电压，第一补偿控制电路在第n行栅线的控制下，控制将第三数据电压写入第一数据写入节点，并控制第一驱动节点和所述第一驱动电路的第二端之间连通；初始电压端输出初始电压，第二初始电路在第n+1初始控制线的控制下，控制将初始电压写入第二驱动节点；

在所述第三数据写入阶段，在第n写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第三数据电压写入第一驱动节点；数据线输出第四数据电压，第二补偿控制电路在第n+1行栅线的控制下，控制将第四数据电压写入第二数据写入节点，并控制第二驱动节点和第二驱动电路的第二端之间连通；

在第四数据写入阶段，在第n+1写入控制线的控制下，第二数据写入电路将第二电压v2写入第二数据写入节点，以将第四数据电压写入第二驱动节点；

在所述第二发光阶段，第一驱动电路在第一驱动节点的控制下，导通第一电压端与第一驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第一驱动电路的第二端与第2n行第m列发光元件之间的连接，第一驱动电路驱动第2n行第m列发光元件发光；第二驱动电路在第二驱动节点的控制下，导通第一电压端与第二驱动电路的第二端之间的连接，第四发光控制电路在第2n行发光控制线的控制下，控制导通第二驱动电路的第二端与第2n+2行第m列发光元件之间的连接，第二驱动电路驱动第2n+2行第m列发光元件发光；

m为正整数。

本发明实施例所述的显示装置，包括n级m列上述的像素模组，n和m都为正整数。

具体的，第n级第m列像素模组包括的第一像素单元包括第2n-1行第m列发光元件和第2n行第m列发光元件；n和m都为正整数；

第n级第m列像素模组包括的第一像素单元分别与第n初始控制线、第n行栅线、第n写入控制线、第2n-1行发光控制线和第2n行发光控制线连接；

第n级第m列像素模组包括的第二像素单元包括第2n+1行第m列发光元件和第2n+2行第m列发光元件；

第n级第m列像素模组包括的第二像素单元分别与第n+1初始控制线、第n+1行栅线、第n+1写入控制线、所述第2n-1行发光控制线和所述第2n行发光控制线连接。

本发明实施例所述的显示装置在工作时，在一帧显示时间的前半部分，位于奇数行的发光元件发光，在一帧显示时间的后半部分，位于偶数行的发光元件发光。

在优选情况下，所述第n写入控制线为第n+1行栅线，所述第n+1写入控制线为第n+2行栅线，这样可利用现有的栅线进行写入控制，减少控制线数量，从而不需设置用于为写入控制线提供写入控制信号的写入控制电路，利于实现高ppi(pixelsperinch，每英寸所拥有的像素数目)。

具体的，n等于1，第n初始控制线为起始信号线，第n+1初始控制线为第n行栅线；或者，n大于1，第n初始控制线为第n-1行栅线，第n+1初始控制线为第n行栅线。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。