GOA电路结构的制作方法

本发明是有关于一种goa电路结构，特别是有关于一种改善信号点q(n)波形的goa电路结构。

背景技术：

液晶面板的工作原理是在薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)与彩色滤光片基板(colorfilter，cf)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，将背光模组的光线折射出来产生画面。

液晶面板内具有多个呈阵列式排布的像素，每个像素电性连接一个薄膜晶体管(tft)，薄膜晶体管的栅极(gate)连接至水平扫描线，源极(source)连接至垂直方向的数据线，漏极(drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有tft打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。gatedriveronarray，简称goa，是利用现有的薄膜晶体管液晶面板的阵列(array)制程将栅极行扫描驱动电路集成制作在tft阵列基板上，实现对栅极进行扫描的驱动方式。使用goa驱动电路来代替传统的栅极驱动芯片(ic)，有机会提升产能并降低产品成本，而且可以使液晶面板更适合制作窄边框或无边框的显示产品。

如图1所示，为现有的goa电路，主要结构包括一上拉控制单元11、一上拉单元12、一下传单元13、一下拉单元14、一下拉维持单元15及一自举电容cbt。所述上拉单元12主要负责将时钟信号(clock)输出为栅极信号；所述上拉控制单元11负责控制上拉单元12的打开时间，，所述下拉单元14负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；所述下拉维持单元15则负责将栅极输出信号及上拉单元14的栅极信号(通常称为q点)维持在关闭状态(即负电位)；所述自举电容cbt则负责q点的二次抬升，这样有利于所述上拉单元12的g(n)输出。

如图1及2所示，假设信号第n-4级goa电路的级传信号输出端st(n-4)及第n-4级goa电路的栅极信号输出端g(n-4)对应时钟信号ck1，第n级goa电路的栅极信号点q(n)对应时钟信号ck5。在理想情况下，当所述级传信号输出端st(n-4)及第n-4级goa电路的栅极信号输出端g(n-4)从高电位变为低电位时，所述上拉控制单元11的薄膜晶体管t11立即关闭，所述栅极信号点q(n)被所述自举电容cbt拉至更高的一电位。然而，在实际情况中，所述goa电路中包含诸多电阻、电容结构，会因电阻及电容延迟(rcdelay)的原因导致所述级传信号输出端st(n-4)及所述栅极信号输出端g(n-4)不会从高电位瞬间降低至低电位，而变为一个缓慢下降的电压，在此过程中，所述薄膜晶体管t11仍处于微开启状态，会导致所述栅极信号点q(n)电位下降影响所述上拉单元12的薄膜晶体管t21的开启，进而影响第n级goa电路的栅极信号输出端g(n)的输出波形。

技术实现要素：

本发明的目的在于提供一种goa电路结构，通过设置附加薄膜晶体管，并且在附加薄膜晶体管的栅极电性连接控制信号端(p(n-3))，可降低干扰所述栅极信号输出端(g(n))的输出波形的情形。

为达成本发明的前述目的，本发明一实施例提供一种goa电路结构，所述goa电路结构包括一上拉控制单元、一上拉单元、一下传单元、一下拉单元、一下拉维持单元以及一附加薄膜晶体管(t23)；其中所述上拉单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级goa电路的栅极信号输出端(g(n))电性连接，n为自然数；所述上拉控制单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级goa电路的栅极信号点(q(n))电性连接；所述附加薄膜晶体管(t23)的一栅极电性连接第n-m级goa电路的一控制信号端(p(n-m))，m为自然数；所述附加薄膜晶体管(t23)的一漏极电性连接一工作电压(vss)；所述附加薄膜晶体管(t23)的一源极电性连接第n-m级goa电路的一级传信号输出端(st(n-m))；所述上拉控制单元电性连接第n-q级goa电路的一栅极信号输出端(g(n-q))，q为自然数。

在本发明的一实施例中，所述附加薄膜晶体管(t23)的栅极电性连接第n-3级goa电路的控制信号端(p(n-3))；所述附加薄膜晶体管(t23)的源极电性连接第n-m级goa电路的级传信号输出端(st(n-3))；所述上拉控制单元电性连接第n-4级goa电路的栅极信号输出端(g(n-4))。

在本发明的一实施例中，当第n-m级goa电路的级传信号输出端(st(n-3))为一高电位时，第n-3级goa电路的控制信号端(p(n-3))为一低电位，使得所述附加薄膜晶体管(t23)处于一关闭状态。

在本发明的一实施例中，当第n-m级goa电路的级传信号输出端(st(n-3))为一低电位时，第n-3级goa电路的控制信号端(p(n-3))先持续一时间一低电位后变为一高电位，使得所述附加薄膜晶体管(t23)处于一开启状态。

在本发明的一实施例中，所述下传单元包括：一第二薄膜晶体管(t22)，所述第二薄膜晶体管(t22)的一栅极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第二薄膜晶体管(t22)的一源极电性连接第n级goa电路的级传信号输出端(st(n))，所述第二薄膜晶体管(t22)的一漏极电性连接一时钟信号(ck1/ck5)。

在本发明的一实施例中，所述上拉单元包括：一第三薄膜晶体管(t21)，所述第三薄膜晶体管(t21)的一栅极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第三薄膜晶体管(t21)的一源极电性接所述第n级goa电路的栅极信号输出端(g(n))，所述第三薄膜晶体管(t21)的一漏极电性连接一时钟信号(ck1/ck5)。

在本发明的一实施例中，所述下拉单元包括：一第四薄膜晶体管(t41)，所述第四薄膜晶体管(t41)的一栅极电性连接第n+q级goa电路的一栅极信号输出端(g(n+4))，所述第四薄膜晶体管(t41)的一漏极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第四薄膜晶体管(t41)的一源极电性连接所述工作电压(vss)；及一第五薄膜晶体管(t31)，所述第五薄膜晶体管(t31)的一栅极连接第n+q级goa电路的栅极信号输出端(g(n+4))，所述第五薄膜晶体管(t31)的一漏极电性连接所述栅极信号输出端(g(n))，所述第五薄膜晶体管(t31)的一源极电性连接所述工作电压(vss)。

在本发明的一实施例中，所述下拉维持单元包括：一第六薄膜晶体管(t32)，所述第六薄膜晶体管(t32)的一栅极电性连接第n级goa电路的一节点(p(n))，所述第六薄膜晶体管(t32)的一源极电性连接所述栅极信号输出端(g(n))，所述第六薄膜晶体管(t32)的一漏极电性连接所述工作电压(vss)；一第七薄膜晶体管(t42)，所述第七薄膜晶体管(t42)的一栅极电性连接所述节点(p(n))，所述第七薄膜晶体管(t42)的一源极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第七薄膜晶体管(t42)的一漏极电性连接所述工作电压(vss)；一第八薄膜晶体管(t51)，所述第八薄膜晶体管(t51)的一栅极电性连接一信号端(lc)，所述第八薄膜晶体管(t51)的一源极电性连接所述信号端(lc)，所述第八薄膜晶体管(t51)的一漏极电性连接一第四薄膜晶体管(t53)的一栅极；一第九薄膜晶体管(t53)，所述第九薄膜晶体管(t53)的一源极电性连接所述信号端(lc)，所述第九薄膜晶体管(t53)的一漏极电性连接所述节点(p(n))；一第十薄膜晶体管(t52)，所述第十薄膜晶体管(t52)的一栅极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第十薄膜晶体管(t52)的一源极电性连接所述工作电压(vss)，所述第十薄膜晶体管(t52)的一漏极电性连接所述第四薄膜晶体管(t53)的栅极；及一第十一薄膜晶体管(t54)，所述第十一薄膜晶体管(t54)的一栅极电性连接所述第n级goa电路的栅极信号点(q(n))，所述第十一薄膜晶体管(t54)的一源极电性连接所述工作电压(vss)，所述第十一薄膜晶体管(t54)的一漏极电性连接所述节点(p(n))。

在本发明的一实施例中，所述上拉控制单元包括一第一薄膜晶体管(t11)，所述第一薄膜晶体管(t11)的一栅极电性连接第n-m级goa电路的级传信号输出端(st(n-m))，所述第一薄膜晶体管(t11)的一漏极电性连接第n-q级goa电路的一栅极信号输出端(g(n-q))，所述第一薄膜晶体管(t11)的一源极电性连接所述第n级goa电路的栅极信号点(q(n))。

在本发明的一实施例中，所述goa电路结构还包括一自举电容，所述自举电容电性连接在所述第n级goa电路的栅极信号点(q(n))及第n级goa电路的栅极信号输出端(g(n))之间。

如上所述，通过设置所述附加薄膜晶体管，并且在所述附加薄膜晶体管的栅极电性连接所述控制信号端(p(n-3))，可避免所述栅极信号点(q(n))电位下降影响所述第三薄膜晶体管的开启，进而降低干扰所述栅极信号输出端(g(n))的输出波形的情形，此外，还可以维持所述第一薄膜晶体管的有效关闭，从而改善所述栅极信号点(q(n))电位的稳定性。

附图说明

图1是现有的goa电路的一示意图。

图2是现有的goa电路的相关波形的一示意图。

图3是本发明goa电路结构的一优选实施例的一示意图。

图4及5是本发明goa电路结构的相关波形的一示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图3所示，为本发明goa电路结构的一优选实施例的一示意图。本发明的goa电路结构为多个级联的goa电路，其中第n级goa电路对第n级水平扫描线的充电进行控制，所述第n级goa电路包括一上拉控制单元2、一上拉单元3、一下传单元4、一下拉单元5、一下拉维持单元6、一自举电容cbt及一附加薄膜晶体管t23。本发明将于下文详细说明各实施例上述各组件的细部构造、组装关系及其运作原理。

续参照图3所示，所述上拉单元3、所述下传单元4、所述下拉单元5及所述下拉维持单元6与第n级goa电路的栅极信号输出端g(n)电性连接，其中n为自然数。另外，所述上拉控制单元2、所述下传单元4、所述下拉单元5及所述下拉维持单元6与第n级goa电路的栅极信号点q(n)电性连接。

续参照图3所示，所述附加薄膜晶体管t23的一栅极电性连接第n-m级goa电路的一控制信号端p(n-m)，其中m为自然数；所述附加薄膜晶体管t23的一漏极电性连接一工作电压vss；所述附加薄膜晶体管(t23)的一源极电性连接第n-m级goa电路的一级传信号输出端st(n-m)。另外，所述上拉控制单元的一第一薄膜晶体管t11电性连接第n-q级goa电路的一栅极信号输出端g(n-q)，其中q为自然数。例如，所述附加薄膜晶体管t23的栅极电性连接第n-3级goa电路的控制信号端p(n-3)；所述附加薄膜晶体管t23的源极电性连接第n-m级goa电路的级传信号输出端st(n-3)；所述上拉控制单元2的第一薄膜晶体管t11电性连接第n-4级goa电路的栅极信号输出端g(n-4)。

续参照图3所示，所述上拉控制单元2包括所述第一薄膜晶体管t11，其中所述第一薄膜晶体管t11的一栅极电性连接第n-m级goa电路的级传信号输出端st(n-m)，所述第一薄膜晶体管t11的一漏极电性连接第n-q级goa电路的一栅极信号输出端g(n-q)，所述第一薄膜晶体管t11的一源极电性连接所述第n级goa电路的栅极信号点q(n)。

续参照图3所示，所述上拉单元3包含一第三薄膜晶体管t21，其中所述第三薄膜晶体管t21的一栅极电性连接所述第n级goa电路的栅极信号点q(n)，所述第三薄膜晶体管t21的一源极电性接所述第n级goa电路的栅极信号输出端g(n)，所述第三薄膜晶体管t21的一漏极电性连接一时钟信号ck1/ck5。

续参照图3所示，所述下传单元4包含一第二薄膜晶体管t22，其中所述第二薄膜晶体管t22的一栅极电性连接所述第n级goa电路的栅极信号点q(n)，所述第二薄膜晶体管t22的一源极电性连接第n级goa电路的级传信号输出端st(n)，所述第二薄膜晶体管t22的一漏极电性连接一时钟信号ck1/ck5。

续参照图3所示，所述下拉单元5包含一第四薄膜晶体管t41及一第五薄膜晶体管t31，其中所述第四薄膜晶体管t41的一栅极电性连接第n+q级goa电路的一栅极信号输出端g(n+4)，所述第四薄膜晶体管t41的一漏极电性连接所述第n级goa电路的栅极信号点q(n)，所述第四薄膜晶体管t41的一源极电性连接所述工作电压vss。另外，所述第五薄膜晶体管t31的一栅极连接第n+q级goa电路的栅极信号输出端g(n+4)，所述第五薄膜晶体管t31的一漏极电性连接所述栅极信号输出端g(n)，所述第五薄膜晶体管t31的一源极电性连接所述工作电压vss。

续参照图3所示，所述下拉维持单元6包含一第六薄膜晶体管t32、一第七薄膜晶体管t42、一第八薄膜晶体管t51、一第九薄膜晶体管t53、一第十薄膜晶体管t52及一第十一薄膜晶体管t54；其中所述第六薄膜晶体管t32的一栅极电性连接第n级goa电路的一节点p(n)，所述第六薄膜晶体管t32的一源极电性连接所述栅极信号输出端g(n)，所述第六薄膜晶体管t32的一漏极电性连接所述工作电压vss；所述第七薄膜晶体管t42的一栅极电性连接所述节点p(n)，所述第七薄膜晶体管t42的一源极电性连接所述第n级goa电路的栅极信号点q(n)，所述第七薄膜晶体管t42的一漏极电性连接所述工作电压vss；所述第八薄膜晶体管t51的一栅极电性连接一信号端lc，所述第八薄膜晶体管t51的一源极电性连接所述信号端lc，所述第八薄膜晶体管t51的一漏极电性连接一第四薄膜晶体管t53的一栅极；所述第九薄膜晶体管t53的一源极电性连接所述信号端lc，所述第九薄膜晶体管t53的一漏极电性连接所述节点p(n)；所述第十薄膜晶体管t52的一栅极电性连接所述第n级goa电路的栅极信号点q(n)，所述第十薄膜晶体管t52的一源极电性连接所述工作电压(vss)，所述第十薄膜晶体管t52的一漏极电性连接所述第四薄膜晶体管t53的栅极；所述第十一薄膜晶体管t54的一栅极电性连接所述第n级goa电路的栅极信号点q(n)，所述第十一薄膜晶体管t54的一源极电性连接所述工作电压vss，所述第十一薄膜晶体管t54的一漏极电性连接所述节点p(n)。

依据上述的结构，利用将所述上拉控制单元2的第一薄膜晶体管t11的栅极信号由现有的级传信号输出端st(n-4)变为级传信号输出端st(n-3)，且又增加设置所述附加薄膜晶体管t23，其中所述附加薄膜晶体管t23的栅极电性连接所述控制信号端p(n-3)，所述附加薄膜晶体管t23的源极电性连接级传信号输出端st(n-3)，所述附加薄膜晶体管t23的漏极电性连接所述工作电压vss，因而可避免所述栅极信号点q(n)电位下降影响所述第三薄膜晶体管t21的开启，进而降低干扰所述栅极信号输出端g(n)的输出波形的情形，此外，还可以维持所述第一薄膜晶体管t11的有效关闭，从而改善所述栅极信号点q(n)电位的稳定性。

进一步来说，配合图4所示，为了避免现有的级传信号输出端st(n-4)及第n-4级goa电路的栅极信号输出端g(n-4)同时降低而导致所述栅极信号点q(n)电位下降，因而将所述第一薄膜晶体管t11的栅极信号由现有的级传信号输出端st(n-4)变为级传信号输出端st(n-3)，这样级传信号输出端st(n-3)将先于栅极信号输出端g(n-4)提前降低，此时所述第一薄膜晶体管t11完全处于关闭状态，所述栅极信号输出端g(n-4)的电位并不会影响所述栅极信号点q(n)的电位。当所述栅极信号点q(n)处于低电位时，第n级goa电路的级传信号输出端st(n)始终处于无控制状态，会受到来自其他信号的电容耦合作用或漏电流的影响，这将会导致第n级goa电路的级传信号输出端st(n)的电位出现异常，从而影响q点波形的稳定性。为此，新增所述附加薄膜晶体管t23，配合图5所示，当所述级传信号输出端st(n-3)为高电位时，控制信号端p(n-3)为低电位，所述附加薄膜晶体管t23处于关闭状态，当所述级传信号输出端st(n-3)为低电位时，控制信号端p(n-3)先会再持续一段时间低电位后变为高电位，所述附加薄膜晶体管t23处于开启状态，所述级传信号输出端st(n-3)被工作电压vss持续拉低，从而维持低电位信号的稳定性，进而改善所述栅极信号点q(n)的电位的稳定性。

如上所述，通过设置所述附加薄膜晶体管t23，并且在所述附加薄膜晶体管t23的栅极电性连接所述控制信号端p(n-3)，可避免所述栅极信号点q(n)电位下降影响所述第三薄膜晶体管t21的开启，进而降低干扰所述栅极信号输出端g(n)的输出波形的情形，此外，还可以维持所述第一薄膜晶体管t11的有效关闭，从而改善所述栅极信号点q(n)电位的稳定性。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。