GOA驱动电路及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种goa驱动电路及显示面板。

背景技术：

goa(gatedriveronarray，阵列基板行驱动)技术是将goa驱动电路中的tft(thinfilmtransistor，薄膜场效应晶体管)集成于阵列基板上，从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。

现有的goa驱动电路中在输出当前级goa单元的行扫描信号后，需在一段时间内维持行扫描信号的低电平。然而，由于goa驱动电路中异常的发生，使得goa驱动电路中在输出当前级goa单元的行扫描信号后，不能维持行扫描信号的低电平，进而对goa驱动电路的运作造成影响。

技术实现要素：

本申请实施例提供一种goa驱动电路及显示面板，能够在goa电路出现异常时，使得goa驱动电路中在输出当前级goa单元的行扫描信号后，维持行扫描信号的低电平。

本申请实施例提供一种goa驱动电路，所述goa驱动电路由多级goa单元级联构成，每一级goa单元用于驱动一行像素单元，当前级goa单元包括：

上拉控制模块，用于根据接收到的由上一级goa单元输出的行扫描信号与级传信号，输出上拉控制信号；

上拉模块，与所述上拉控制模块相连接，用于根据所述上拉控制信号，将接收到的高频时钟信号输出为当前级goa单元的行扫描信号；

级传模块，与所述上拉控制模块相连接，用于根据所述上拉控制信号，将所述接收到的高频时钟信号输出为当前级goa单元的级传信号；

下拉模块，与所述上拉控制模块以及所述上拉模块相连接，用于根据接收到的下一级goa单元输出的行扫描信号，将所述上拉控制信号以及所述当前级goa单元的行扫描信号同时下拉至低电平；

下拉维持模块，与所述上拉控制模块以及所述上拉模块相连接，用于在非本行像素单元的扫描周期内，将所述上拉控制信号以及所述当前级的行扫描信号维持在低电平；

异常保护模块，与所述下拉维持模块连接，用于在非本行像素单元的扫描周期内，当所述上拉控制信号异常时，将所述上拉控制信号以及所述当前级的行扫描信号再次下拉至低电平；以及

自举电容，所述自举电容的一端连接所述上拉控制信号，所述自举电容的另一端连接所述当前级goa单元的行扫描信号。

在本申请所述的goa驱动电路中，所述上拉控制模块包括：第一晶体管；

所述第一晶体管的栅极连接由所述上一级goa单元输出的级传信号，所述第一晶体管的源极连接由所述上一级goa单元输出的行扫描信号，所述第一晶体管的漏极输出所述上拉控制信号。

在本申请所述的goa驱动电路中，所述上拉模块包括：第二晶体管；

所述第二晶体管的栅极连接所述上拉控制信号，所述第二晶体管的源极连接所述高频时钟信号，所述第二晶体管的漏极连输出当前级goa单元的行扫描信号。

在本申请所述的goa驱动电路中，所述级传模块包括：第三晶体管；

所述第三晶体管的栅极连接所述上拉控制信号，所述第三晶体管的源极连接所述高频时钟信号，所述第三晶体管的漏极连输出当前级goa单元的级传信号。

在本申请所述的goa驱动电路中，所述下拉模块包括：第四晶体管与第五晶体管；

所述第四晶体管的栅极与所述第五晶体管的栅极均连接由所述下一级goa单元输出的行扫描信号；所述第四晶体管的源极与所述第五晶体管的源极均连接低电源信号；所述第四晶体管的漏极连接所述当前级goa单元的行扫描信号，所述第五晶体管的漏极连接所述上拉控制信号。

在本申请所述的goa驱动电路中，所述下拉维持模块包括：第一下拉维持单元与第二下拉维持单元；所述第一下拉维持单元与所述第二下拉维持单元交替工作；

所述第一下拉维持单元包括：第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管；

所述第六晶体管的栅极、源极以及所述第七晶体管的源极均连接第一高频时钟信号；所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极相互连接；所述第七晶体管的漏极、所述第九晶体管的漏极、所述第十晶体管的栅极以及所述第十一晶体管的栅极均与第一下拉维持节点连接；所述第八晶体管的栅极与所述第九晶体管的栅极均与所述上拉控制信号连接；所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极以及所述第十一晶体管的源极均连接低电源信号；所述第十晶体管的漏极连接所述当前级goa单元的行扫描信号；所述第十一晶体管的漏极连接所述上拉控制信号；

所述第二下拉维持单元包括：第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管；

所述第十二晶体管的栅极、源极以及所述第十三晶体管的源极均连接第二高频时钟信号；所述第十二晶体管的漏极、所述第十三晶体管的栅极以及所述第十四晶体管的漏极相互连接；所述第十三晶体管的漏极、所述第十五晶体管的漏极、所述第十六晶体管的栅极以及所述第十七晶体管的栅极均与第二下拉维持节点连接；所述第十四晶体管的栅极与所述第十五晶体管的栅极均与所述上拉控制信号连接；所述第十四晶体管的源极、所述第十五晶体管的源极、所述第十六晶体管的源极以及所述第十七晶体管的源极均连接低电源信号；所述第十六晶体管的漏极连接所述当前级goa单元的行扫描信号；所述第十七晶体管的漏极连接所述上拉控制信号；

所述第一低频时钟信号与所述第二低频时钟信号是两个相位完全相反的低频信号源。

在本申请所述的goa驱动电路中，所述异常保护模块包括：第十七晶体管；

所述第十八晶体管的栅极连接所述当前级goa单元之后的所有goa单元的行扫描信号，所述第十八晶体管的源极源极连接所述上拉控制信号，所述第十七晶体管的漏极连接所述第一下拉维持节点以及所述第二下拉维持节点。

在本申请所述的goa驱动电路中，所述goa驱动电路的第一级连接关系中，所述上拉控制模块接还用于根据接收到的电路启动信号，输出上拉控制信号。

在本申请所述的goa驱动电路中，所述goa驱动电路的最后一级连接关系中，所述下拉模块还用于根据接收到的第二级goa单元的行扫描信号，将所述上拉控制信号以及所述最后一级goa单元的行扫描信号同时下拉至低电平。

本申请实施例还提供一种显示面板，其特包括以上所述的goa驱动电路。

本发明的有益效果为：本发明提供的goa驱动电路及显示面板，通过增加一异常保护模块，在非本行像素单元的扫描周期内，当异常发生时，可以将当前级goa单元的行扫描信号以及上拉控制信号维持在低电平，从而可以提高goa驱动电路的稳定性。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的goa驱动电路结构示意图；

图2为本申请实施例的goa驱动电路的单级结构示意图；

图3为图2所示的goa驱动电路的单级电路示意图；

图4为图3所示的goa驱动电路的单级电路的时序示意图；

图5为本申请实施例的goa驱动电路的单级架构第一级连接关系示意图；

图6为本申请实施例的goa驱动电路的单级架构最后一级连接关系示意图。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

请参阅图1、图2，图1为本申请实施例的goa驱动电路结构示意图；图2为本申请实施例的goa驱动电路的单级结构示意图。结合图1、图2所示，本申请实施例的goa驱动电路10由多级goa单元级100联构成，每一级goa单元100用于驱动一行像素单元200，当前级goa单元100包括：上拉控制模块101、上拉模块102、级传模块103、下拉模块104、下拉维持模块105、异常保护模块106以及自举电容cbt。

请继续参阅图2，上拉控制模块101用于根据接收到的由上一级goa单元输出的行扫描信g(n-1)与级传信号st(n-1)，输出上拉控制信号q(n)。

上拉模块102与上拉控制模块101相连接，用于根据上拉控制信号q(n)，将接收到的高频时钟信号ck输出为当前级goa单元的行扫描信号g(n)。

级传模块103与上拉控制模块101相连接，用于根据上拉控制信号q(n)，将接收到的高频时钟信号ck输出为当前级goa单元的级传信号st(n)。

下拉模块104与上拉控制模块101以及上拉模块102相连接，用于根据接收到的下一级goa单元输出的行扫描信号g(n-1)，将上拉控制信号q(n)以及当前级goa单元的行扫描信号g(n)同时下拉至低电平。

下拉维持模块105与上拉控制模块101以及上拉模块102相连接，用于在非本行像素单元的扫描周期内，将上拉控制信号q(n)以及当前级的行扫描信号g(n)维持在低电平。

异常保护模块106，与下拉维持模块105连接，用于在非本行像素单元的扫描周期内，当上拉控制信号q(n)异常时，将上拉控制信号q(n)以及当前级的行扫描信号g(n)再次下拉至低电平。自举电容cbt的一端连接上拉控制信号q(n)，自举电容cbt的另一端连接当前级goa单元的行扫描信号g(n)。

进一步的，请参阅图3，图3为图2所示的goa驱动电路的单级电路示意图。如图3所示，该上拉控制模块101包括：第一晶体管t1；第一晶体管t1的栅极连接由上一级goa单元输出的级传信号st(n-1)，第一晶体管t1的源极连接由上一级goa单元输出的行扫描信号g(n-1)，第一晶体管t1的漏极输出上拉控制信号q(n)。

该上拉模块102包括：第二晶体管t2；第二晶体管t2的栅极连接上拉控制信号q(n)，第二晶体管t2的源极连接高频时钟信号ck，第二晶体管t2的漏极连输出当前级goa单元的行扫描信号g(n)。

该级传模块103包括：第三晶体管t3；第三晶体管t3的栅极连接上拉控制信号q(n)，第三晶体管t3的源极连接高频时钟信号ck，第三晶体管t3的漏极连输出当前级goa单元的级传信号g(n)。

该下拉模块104包括：第四晶体管t4与第五晶体管t5；第四晶体管t4的栅极与第五晶体管t5的栅极均连接由下一级goa单元输出的行扫描信号；第四晶体管t4的源极与第五晶体管t5的源极均连接低电源信号；第四晶体管t4的漏极连接当前级goa单元的行扫描信号，第五晶体管t5的漏极连接上拉控制信号。

该下拉维持模块105包括：第一下拉维持单元1051与第二下拉维持单元1052；其中，

该第一下拉维持单元1051包括：第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11；第六晶体管t6的栅极、源极以及第七晶体管t7的源极均连接第一高频时钟信号lc1；第六晶体管t6的漏极、第七晶体管t7的栅极以及第八晶体管t8的漏极相互连接；第七晶体管t7的漏极、第九晶体管t9的漏极、第十晶体管t10的栅极以及第十一晶体管t11的栅极均与第一下拉维持节点p(n)连接；第八晶体管t8的栅极与第九晶体管t9的栅极均与上拉控制信号q(n)连接；第八晶体管t8的源极、第九晶体管t9的源极、第十晶体管t10的源极以及第十一晶体管t11的源极均连接低电源信号vss；第十晶体管t10的漏极连接当前级goa单元的行扫描信号g(n)；第十一晶体管t11的漏极连接上拉控制信号q(n)。

该第二下拉维持单元1052包括：第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15、第十六晶体管t16、第十七晶体管t17；第十二晶体管t12的栅极、源极以及第十三晶体管t13的源极均连接第二高频时钟信号lc2；第十二晶体管t12的漏极、第十三晶体管t13的栅极以及第十四晶体管t14的漏极相互连接；第十三晶体管t13的漏极、第十五晶体管t15的漏极、第十六晶体管t16的栅极以及第十七晶体管t17的栅极均与第二下拉维持节点k(n)连接；第十四晶体管t14的栅极与第十五晶体管t15的栅极均与上拉控制信号q(n)连接；第十四晶体管t14的源极、第十五晶体管t15的源极、第十六晶体管t16的源极以及第十七晶体管t17的源极均连接低电源信号vss；第十六晶体管t16的漏极连接当前级goa单元的行扫描信号g(n)；第十七晶体管t17的漏极连接上拉控制信号q(n)；

该异常保护模块106包括：第十七晶体管t17；第十七晶体管t17的栅极连接当前级goa单元之后的所有goa单元的行扫描信号g(n+1)/g(n+2)/……/g(last)，第十八晶体管t18的源极源极连接上拉控制信号q(n)，第十八晶体管t18的漏极连接第一下拉维持节点p(n)以及第二下拉维持节点k(n)。

请参阅图4，图4为图3所示的goa驱动电路的单级电路的时序示意图。结合图3、图4所示，当上一级goa单元的级传信号st(n-1)为高电平，上一级goa单元的扫描信号g(n-1)为高电平时，第一晶体管t1导通，上一级goa单元的扫描信号g(n-1)通过第一晶体管t1给自举电容cbt充电，使得上拉控制信号q(n)上升到一较高的电平。

随后上一级goa单元的级传信号st(n-1)转为低电平，第一晶体管t1关闭，上拉控制信号q(n)通过自举电容cbt维持一较高的电平。同时，时钟信号ck转为高电平，时钟信号ck通过第二晶体管t2继续给自举电容cbt充电，使得上拉控制信号q(n)达到一更高的电平，当前级goa单元的扫描信号g(n)和级传信号st(n)也转为高电平。

当下一级goa单元的扫描信号g(n+1)转为高电平时，第四晶体管t4和第五晶体管t5打开，低电源信号vss产生的恒压低电平将上拉控制信号q(n)拉低，低电源信号vss产生的恒压低电平将当前级goa单元的扫描信号g(n)拉低。

由于上拉控制信号q(n)转为低电平，使得第七晶体管t7和第九晶体管t9关闭，同时，第一高频时钟信号lc1产生的高电平使得第六晶体管t6和第八晶体管t8打开，第一高频时钟信号lc1产生的高电平传至第一下拉维持节点p(n)，使得第十晶体管t10和第十一晶体管t11打开，低电源信号vss产生的恒压低电平维持上拉控制信号q(n)和当前级goa单元的扫描信号g(n)的低电平。

然而，由于goa驱动电路容易产生异常，也即，在非本行像素单元的扫描周期内，上拉控制信号q(n)容易跳变至高电平，从而影响goa驱动电路的正常运作。本申请实施例通过增加一异常保护模块，在非本行像素单元的扫描周期内，当异常发生时，可以将当前级goa单元的行扫描信号以及上拉控制信号维持在低电平，从而可以提高goa驱动电路的稳定性。

具体的，当异常产生，也即在非本行像素单元的扫描周期内，上拉控制信号q(n)跳变至高电平；随着当前级goa单元之后的goa单元输出高电平，第十八晶体管打开，从而上拉控制信号的高电平传至第一下拉维持节点p(n),第十晶体管t10和第十一晶体管t11打开，进而可以继续维持上拉控制信号q(n)和当前级goa单元的扫描信号g(n)d第电平。

在一些实施例中，第一下拉维持单元1051与第二下拉维持单元1052交替工作，且，第一低频时钟信号lc1与第二低频时钟信号lc2是两个相位完全相反的低频信号源。

在一些实施例中，请参阅图5并结合图3，图5为本申请实施例的goa驱动电路的单级架构第一级连接关系示意图，即n为1时的goa驱动电路连接关系示意图。其中，该上拉控制模块接还用于根据接收到的电路启动信号，输出上拉控制信号；具体的，该第一晶体管的栅极、源极均连接电路启动信号。

请参阅图6并结合图3，图6为本申请实施例的goa驱动电路的单级架构最后一级连接关系示意图，即n为最后一级last时的goa驱动电路连接关系示意图。其中，该下拉模块还用于根据接收到的第二级goa单元的行扫描信号，将上拉控制信号以及最后一级goa单元的行扫描信号同时下拉至低电平；具体的，该第四晶体管的栅极与第五晶体管的栅极均连接第二级goa单元输出的行扫描信号。

本申请提供一种goa驱动电路及显示面板，所述goa驱动电路由多级goa单元级联构成，每一级goa单元用于驱动一行像素单元，当前级goa单元包括：上拉控制模块、上拉模块、级传模块、下拉模块、下拉维持模块、异常保护模块以及自举电容，通过增加一异常保护模块，在非本行像素单元的扫描周期内，当异常发生时，可以将当前级goa单元的行扫描信号以及上拉控制信号维持在低电平，从而可以提高goa驱动电路的稳定性。

本申请还提供一种显示面板，该显示面板包括以上所述的goa驱动电路，具体可参照以上，在此不做赘述。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。