一种像素驱动电路及显示装置的制作方法

本实用新型涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置。

背景技术：

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示装置是目前研究领域的热点之一，与液晶显示装置(Liquid Crystal Display，LCD)相比，OLED显示装置具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。

OLED显示装置的每个子像素内设置有像素驱动电路，该像素驱动电路能够根据输入的数据电压生成驱动OLED器件发光的驱动电流。然而，当上述数据电压较小时，使得该像素驱动电路中的存储电容的充电时间较长，从而降低了OLED器件的相应速度，进而影响了产品的品质。

技术实现要素：

本实用新型的实施例提供一种像素驱动电路及显示装置，用于解决数据电压较小时，存储电容的充电时间较长的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本申请实施例的一方面，提供一种像素驱动电路，包括写入子电路、放大子电路、驱动子电路以及发光器件；所述写入子电路连接扫描信号端、信号输入端以及所述放大子电路；所述写入子电路用于在所述扫描信号端的控制下，将所述信号输入端提供的数据电压传输至所述放大子电路；所述放大子电路还连接第一电压端、第二电压端以及所述驱动子电路；所述放大子电路用于根据所述数据电压，将所述第一电压端或者第二电压端输出的直流电压传输至所述驱动子电路；所述驱动子电路还连接第三电压端和所述发光器件，所述驱动子电路用于在所述放大子电路输出的信号以及所述第三电压端的控制下，向所述发光器件提供驱动电流；其中，所述驱动子电路包括存储电容，所述存储电容的一端与所述放大子电路相连接，所述存储电容的另一端连接所述第三电压端；所述发光器件还连接接地端，所述发光器件用于根据所述驱动子电路输出的所述驱动电流进行发光。

可选的，所述放大子电路包括第一晶体管和第二晶体管；所述第一晶体管的栅极连接所述写入子电路，所述第一晶体管的第一极连接所述第一电压端，所述第一晶体管的第二极与所述第二晶体管的第一极相连接；所述第二晶体管的栅极连接所述写入子电路相连接，所述第二晶体管的第二极与所述第二电压端相连接。

可选的，所述第一晶体管为N型晶体管，第二晶体管为P型晶体管；或者，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

可选的，所述放大子电路还包括第一二极管和第二二极管；第一二极管的阳极连接所述第一晶体管的栅极，所述第一二极管的阴极连接所述写入子电路；所述第二二极管的阳极连接所述写入子电路，所述第二二极管的阴极连接所述第二晶体管的栅极。

可选的，所述第一二极管的正向导通电压与所述第一晶体管的阈值电压相同；所述第二二极管的正向导通电压与所述第二晶体管的阈值电压相同。

可选的，所述放大子电路还包括：第一电阻和第二电阻；所述第一电阻的一端连接所述第一电压端，所述第一电阻的另一端连接所述第一二极管的阳极；所述第二电阻的一端连接所述第二二极管的阴极，所述第二电阻的另一端连接所述第二电压端。

可选的，所述写入子电路包括第三晶体管；所述第三晶体管的栅极连接所述扫描信号端，所述第三晶体管的第一极连接所述信号输入端，所述第三晶体管的第二极与所述放大子电路相连接。

可选的，所述驱动子电路还包括第四晶体管；所述第四晶体管的栅极连接所述放大子电路，所述第四晶体管的第一极连接所述第三电压端，所述第四晶体管的第二极与所述发光器件相连接。

可选的，所述发光器件包括发光二极管或有机发光二极管；所述发光二极管或有机发光二极管的阳极连接所述驱动子电路，所述发光二极管或有机发光二极管的阴极连接所述接地端。

本申请实施例的另一方面，提供一种显示装置，包括如上所述的任意一种像素驱动电路。

由上述可知，本申请实施例提供的像素驱动电路中，写入子电路可以将信号输入端提供的数据电压先写入放大子电路。基于此，该放大子电路可以根据上述数据电压将第一电压端输出的直流正电压传输至驱动子电路，并对该驱动子电路中的存储电容进行充电，或者该放大子电路可以根据上述数据电压将第二电压端输出的直流负电压传输至驱动子电路，并对该驱动子电路中的存储电容进行充电。在此情况下，写入子电路通过放大子电路根据数据电压的变化规律，向驱动子电路中的存储电容提供与数据电压波形相同或近似相同的信号，且该信号由直流电压端，例如，上述第一电压端或第二电压端产生。这样一来，可以通过放大子电路对向上述存储电容提供的电量进行放大，使得上述存储电容直接通过上述直流电压端进行充电，从而提高了存储电容的充电时间。从而能够解决在写入子电路直接将数据电压写入至驱动子电路的情况下，当写入子电路提供的数据电压较小时，存储电容的充电时间较长的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种像素驱动电路的结构示意图；

图2为图1中输入放大子电路的电压和该放大子电路输出的电压的一种波形对比图；

图3为图1中输入放大子电路的电压和该放大子电路输出的电压的一种另波形对比图；

图4为图1中各个子电路的一种具体结构示意图；

图5为图1中各个子电路的另一种具体结构示意图；

图6为图5所示的像素驱动电路的工作示意图；

图7为图5所示的像素驱动电路的工作流程图。

附图标记：

10-写入子电路；20-放大子电路；30-驱动子电路；40-发光器件。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本申请实施例提供一种像素驱动电路，如图1所示，该像素驱动电路包括写入子电路10、放大子电路20、驱动子电路30以及发光器件40。

其中，写入子电路10连接扫描信号端Scan、信号输入端Vdata以及放大子电路20。该写入子电路10用于在扫描信号端Scan的控制下，将信号输入端Vdata提供的数据电压传输至放大子电路20。

放大子电路20还连接第一电压端V1、第二电压端V2以及驱动子电路30。该放大子电路20用于根据写入子电路10输出的上述数据电压，将第一电压端V1或者第二电压端V2输出的直流电压传输至驱动子电路30。

其中，第一电压端V1可以输出恒定的直流正电压VDD，而第二电压端V2可以输出恒定的直流负电压-VDD。在此情况下，第一电压端V1输出的电压与第二电压端V2输出的信号的电压值的绝对值相同。

驱动子电路30还连接第三电压端V3和发光器件40，该驱动子电路30用于在放大子电路20输出的信号以及第三电压端V3的控制下，向发光器件40提供驱动电流。

需要说明的是，上述第三电压端V3可以输出恒定的直流正电压VCC。正电压VCC施加于发光器件40后，可以驱动该发光器件40发光。

其中，如图4所示，该驱动子电路30包括存储电容(Cst)，该存储电容的一端与放大子电路20相连接，存储电容的另一端连接第三电压端V3。

此外，上述发光器件40还连接接地端GND，该发光器件40用于根据驱动子电路30输出的驱动电流进行发光。

其中，上述发光器件可以包括发光二极管或有机发光二极管D3。在此情况下，上述发光二极管或有机发光二极管的阳极连接驱动子电路30，发光二极管或有机发光二极管的阴极连接接地端(GND)。

由上述可知，本申请提供的像素驱动电路中，写入子电路10可以将信号输入端Vdata提供的数据电压先写入放大子电路20。

基于此，该放大子电路20可以根据上述数据电压将第一电压端V1输出的直流正电压VDD传输至驱动子电路30，并对该驱动子电路30中的存储电容进行充电，或者该放大子电路20可以根据上述数据电压将第二电压端V2输出的直流负电压-VDD传输至驱动子电路30，并对该驱动子电路30中的存储电容进行充电。

在此情况下，写入子电路10通过放大子电路20根据数据电压的变化规律，向驱动子电路30中的存储电容提供与数据电压波形相同或近似相同的信号，且该信号由直流电压端，例如，上述第一电压端V1或第二电压端V2产生。

这样一来，可以通过放大子电路20对向上述存储电容提供的电量进行放大，使得上述存储电容直接通过上述直流电压端进行充电，从而提高了存储电容的充电时间。从而能够解决在写入子电路10直接将数据电压写入至驱动子电路30的情况下，当写入子电路10提供的数据电压较小时，存储电容的充电时间较长的问题。

示例性的，如图2所示，当写入子电路10直接将数据电压(Vi)写入至驱动子电路30时，在该数据电压Vi较小，例如电压幅值为0.1～0.4V左右时，驱动子电路30接收到的电压Vo的波形与Vi的波形相比，存在明显的延时(图2中的虚线圈所示)，从而使得驱动子电路30接收到上述延时的电压Vo后，会导致该驱动子电路30中的存储电容的充电时间延长，进而影响到与该驱动子电路30相连接的发光器件40的响应速度。

此外，当写入子电路10将数据电压(Vi)经过放大子电路20后，再输入至驱动子电路30时，在该放大子电路20的放大作用下，根据数据电压(Vi)的变化规律，利用直流电压端，例如，第一电压端V1或第二电压端V2直接向驱动子电路30中的存储电容进行充电，使得存储电容的充电时间大大减小。在此情况下，如图3所示，即使数据电压Vi较小，例如电压幅值为0.1～0.4V左右时，驱动子电路30接收到的电压Vo的波形与Vi的波形相比，无明显延时，从而使得驱动子电路30接收到上述未延时的电压Vo后，使得该驱动子电路30中的存储电容的充电时间减小，进而可以提高与该驱动子电路30相连接的发光器件40的响应速度。

以下对图1中各个子电路的具体结构进行详细的说明。

如图4所示，上述放大子电路20包括第一晶体管T1和第二晶体管T2。

其中，第一晶体管T1的栅极连接写入子电路10，该第一晶体管T1的第一极连接第一电压端V1，第一晶体管T2的第二极与第二晶体管T2的第一极相连接。

第二晶体管T2的栅极连接写入子电路10相连接，第二晶体管T2的第二极与第二电压端V2相连接。

基于此，上述第一晶体管T1可以为N型晶体管，第二晶体管T2可以为P型晶体管，或者，第一晶体管T1可以为P型晶体管，第二晶体管T2可以为N型晶体管。

以下为了方便说明，均是以第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管为例进行的说明。

此外，上述第一晶体管T1和第二晶体管T2的工作特性参数可以相同，即阈值电压的绝对值相同。例如，可以均为|Vth|。

在此情况下，在信号输入端Vdata输入的数据电压Vi的控制下，第一晶体管T1和第二晶体管T2中，一个可以处于放大区，而另一个可以处于截止区。处于放大区的晶体管，可以将与该晶体管相连接的直流电压端的电压输出至驱动子电路30，从而对该驱动子电路30中的存储电容进行充电。

示例性的，当信号输入端Vdata输入的数据电压Vi大于第一晶体管T1阈值电压的绝对值，即|Vth|时，第一晶体管T1可以工作于放大区，此时，第二晶体管T2工作于截止区。当信号输入端Vdata输入的数据电压Vi小于第二晶体管T2阈值电压的绝对值的负值，即-|Vth|时，第二晶体管T2可以工作于放大区，此时，第一晶体管T1工作于截止区。

基于此，当信号输入端Vdata输入的数据电压Vi在(-|Vth|，|Vth|)的范围内时，上述第一晶体管T1和第二晶体管T2会均处于截止区，从而使得放大子电路20无信号输出，从而使得放大子电路20输出的电压Vo波形失真，即发生交越失真。

为了解决上述问题，本申请提供的方案中，该放大子电路20，如图5所示，还包括第一二极管D1和第二二极管D2。

其中，第一二极管D1的阳极连接第一晶体管T1的栅极，第一二极管D2的阴极连接写入子电路10。

第二二极管D2的阳极连接写入子电路10，第二二极管D2的阴极连接第二晶体管T2的栅极。

在此基础上，上述第一二极管D1的正向导通电压与第一晶体管T1的阈值电压相同。此外，上述第二二极管D2的正向导通电压与第二晶体管T2的阈值电压相同。此时，在第一晶体管T1和第二晶体管T2的阈值电压的绝对值相同的情况下，第一二极管D1的正向导通电压与第二二极管D2的正向导通电压相同。

在此情况下，可以通过第一二极管D1对第一晶体管T1的阈值电压进行抵消，从而使得Vdata输入的数据电压Vi无需大于第一晶体管T1阈值电压的绝对值，而是大于零时，该第一晶体管T1即可以处于放大区。同理，通过第二二极管D2可以对第二晶体管T2的阈值电压进行抵消，从而使得Vdata输入的数据电压Vi无需小于第二晶体管T2阈值电压的绝对值的幅值，而是小于零时，该第二晶体管T2即可以处于放大区。这样一来，可以解决图4所示的放大子电路20(即推挽电路)存在交越失真的问题。

在此基础上，上述放大子电路20，如图5所示，还包括用于滤波的第一电阻R1和第二电阻R2。

其中，第一电阻R1的一端连接第一电压端V1，第一电阻R1的另一端连接第一二极管D1的阳极。

第二电阻R2的一端连接第二二极管D2的阴极，第二电阻R2的另一端连接第二电压端V2。

此外，如图5所示，写入子电路10包括第三晶体管T3。该第三晶体管T3的栅极连接扫描信号端Scan，第三晶体管T3的第一极连接信号输入端Vdata，第三晶体管T3的第二极与放大子电路20相连接。

在放大子电路20的结构如上所述时，该第三晶体管T3的第二极与第一二极管D1的阴极和第二二极管D2的阳极电连接。

此外，上述驱动子电路30还包括第四晶体管T4。该第四晶体管T4的栅极连接放大子电路20，第四晶体管T4的第一极连接第三电压端V3，第四晶体管T4的第二极与发光器件40相连接。

在该发光器件40的结构如上所述可以为发光二极管或者有机发光二极管时，上述第四晶体管T4的第二极可以与该发光二极管或者有机发光二极管的阳极电连接。

需要说明的是，上述第三晶体管T3和第四晶体管T4可以为N型晶体管或者为P型晶体管，本申请对此不作限定。其中，图5中，是以第三晶体管T3和第四晶体管T4为P型晶体管为例进行的说明。

此外，上述第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4中任意一个晶体管的第一极可以为漏极，第二极可以为源极，或者任意一个晶体管的第一极可以为源极，第二极可以为漏极。

示例性的，如图6所示，为P型晶体管的第二晶体管T2、第三晶体管T3以及第四晶体管T4的第一极为源极(S)，第二极为漏极(D)；为N型晶体管的第一晶体管T1的第一极为漏极(D)，第二极为源极(S)。

以下以图5所示的像素驱动电路的结构为例，对该像素驱动电路的控制方法进行说明。

示例性的，如图7所示，像素驱动电路的控制方法包括：

S101、扫描信号端Scan输入信号。

其中，扫描信号端Scan输入信号输入至第三晶体管T3的栅极(G)。以第三晶体管T3为P型晶体管为例。当该扫描信号端Scan输入高电平(H)时，执行步骤S102。当扫描信号端Scan输入低电平(L)时，执行步骤S103。

S102、第三晶体管T3饱和导通。

此时，由于第三晶体管T3处于饱和导通的状态，如图6所示，该第三晶体管T3的源极电压Vs与漏极电压Vd相同。

S103、第三晶体管T3截止。

S104、信号输入端Vdata输出数据电压Vi。

由于上述放大子电路20中设置有用于消除第一晶体管T1的阈值电压的第一二极管D1，以及用于消除第二晶体管T2的阈值电压的第二二极管D2。因此，第一晶体管T1和第二晶体管T2处于临界导通状态，不再受到其阈值电压的影响。

在此情况下，当数据电压Vi＞0时，执行步骤S105、第一晶体管T1导通。

此时，第一晶体管T1处于放大区，第二晶体管T2处于截止区。

或者，当数据电压Vi＜0时，执行步骤S106、第二晶体管T2导通。

此时，第二晶体管T2处于放大区，第一晶体管T1处于截止区。

在第一晶体管T1或第二晶体管T2导通后，执行步骤S107、对存储电容进行充电。

其中，当第一晶体管T1导通时，将第一电压端V1提供的直流正电压VDD输入至存储电容。或者，当第二晶体管T2导通时，将第二电压端V2提供的直流负电压-VDD输入至存储电容。

此时，放大子电路20输出的电压Vo＝Vi，但是放大子电路20输出的电流Io＝A×Ii。

其中，A为放大子电路20的电流放大倍数。A的数值与第一晶体管T1和第二晶体管T2的面积成正比。

在此情况下，上述存储电容存储的电荷Q满足一下公式：

Q＝Io×t＝A×Ii×t＝A×t×∫Ii(t)dt。

其中，t为存储电容的充电时间。

此外，由于Q＝Cst×Vgs；其中，Cst为存储电容的电容值，Vgs为第四晶体管T4的栅源电压。

因此，充电时间t＝Cst×Vgs/(A×∫Ii(t)dt)……..(1)。

由公式(1)可知，存储电容的充电时间t与放大子电路20的电流放大倍数A成反比。因此，在上述放大子电路20的作用下，可以有效减小存储电容Cst的充电时间。

在此基础上，当存储电容充电后，执行步骤S108、第四晶体管T4导通。

S109、有机发光二极管D3点亮。

本申请实施例提供一种显示装置，该显示装置包括如上所述的任意一种像素驱动电路。上述显示装置具有与前述实施例提供的像素驱动电路相同的技术效果，此处不再赘述。

需要说明的是，在本实用新型实施例中，显示装置可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。