一种数字驱动像素电路和显示装置的制作方法

本发明实施例涉及显示技术领域，尤其涉及一种数字驱动像素电路和显示装置。

背景技术：

近年来显示技术发展迅猛，对于显示装置的驱动成为研发的热点问题。

现有技术中，对显示装置的驱动包括模拟驱动和数字驱动。相较于模拟驱动，数字驱动具有功耗低，信号不易受到干扰，对驱动器件一致性容忍度高等优点。但随着显示装置的像素密度越来越高，像素尺寸越来越小，数字驱动像素电路中存在存储电容过小造成的对信号保持率低，影响显示效果的问题。

技术实现要素：

本发明提供一种数字驱动像素电路和显示装置，以实现像素电路中驱动电压的良好保持，进而使得驱动发光模块的驱动电流保持稳定，进而提高显示装置显示画面亮度的均匀性，提高显示效果。

第一方面，本发明实施例提供了一种数字驱动像素电路，包括数据电压写入模块、存储模块、驱动电压写入模块、驱动模块和发光模块；

驱动电压写入模块包括控制端、第一端和第二端，驱动电压写入模块的控制端与数据电压写入模块电连接，驱动电压写入模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，驱动电压写入模块的第二端与驱动模块的控制端电连接；

数据电压写入模块用于向驱动电压写入模块的控制端写入数据电压；

存储模块用于存储驱动电压写入模块的控制端的电压；

驱动电压写入模块用于根据驱动电压写入模块的控制端的电压导通或关断，并在导通时将第一电压输入端输入的电压写入到驱动模块的控制端；

驱动模块用于根据驱动模块控制端的电压驱动发光模块发光；使得驱动模块控制端的电位可以保持稳定，进而使得显示装置显示的画面亮度均匀，提高显示效果。

其中，数据电压写入模块的控制端与数字驱动像素电路的扫描信号输入端电连接，数据电压写入模块的第一端与数字驱动像素电路的数据电压输入端电连接，数据电压写入模块的第一端与数字驱动像素电路的驱动电压写入模块的控制端电连接；

存储模块的第一端与像素电路的驱动电压写入模块的控制端电连接，存储模块的第二端与像素电路的驱动电压写入模块的第一端电连接；

驱动模块的控制端与驱动电压写入模块的第二端电连接，驱动模块的第一端与像素电路的第二电压信号输入端电连接，驱动模块的第二端与发光模块的第一端电连接；

发光模块的第二端与像素电路的第三电压信号输入端电连接。

其中，数据电压写入模块包括第一晶体管，驱动电压写入模块包括第二晶体管，驱动模块包括第三晶体管，存储模块包括第一电容，发光模块包括有机发光器件；

第一晶体管的栅极作为数据电压写入模块的控制端，第一晶体管的第一极作为数据电压写入模块的第一端，第一晶体管的第二极作为数据电压写入模块的第二端；

第二晶体管的栅极作为驱动电压写入模块的控制端，第二晶体管的第一极作为驱动电压写入模块的第一端，第二晶体管的第二极作为驱动电压写入模块的第二端；

第三晶体管的栅极作为驱动模块的控制端，第三晶体管的第一极作为驱动模块的第一端，第三晶体管的第二极作为驱动模块的第二端；

第一电容的两个极板分别作为存储模块的第一端和第二端；

有机发光器件的第一极作为发光模块的第一端，有机发光器件的第二极作为发光模块的第二端。

其中，还包括误发光关断模块，误发光关断模块的第一端与发光模块的第一端电连接，误发光关断模块的第二端与发光模块的第二端电连接，误发光关断模块的控制端用于输入控制信号，以使误发光关断模块在驱动电压写入模块关断时导通；进而可以实现对发光模块的可靠控制，保证在驱动模块关断时，发光模块不会因为像素电路中漏电流的存在而发光，进而使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

其中，误发光关断模块包括第四晶体管，第四晶体管的栅极作为误发光关断模块的控制端，第四晶体管的第一极作为误发光关断模块的第一端，第四晶体管的第二极作为误发光关断模块的第二端。

其中，第二晶体管和第四晶体管的沟道类型不同；第四晶体管的栅极与第二晶体管的栅极电连接；进而可以使得第四晶体管的栅极无需连接单独的控制线，对于包含该数字驱动像素电路的显示装置来说，不会增加布线数量，有利于实现较高的像素密度。

其中，第二晶体管和第四晶体管的沟道类型相同，第四晶体管的栅极与数字驱动像素电路的第一控制输入端电连接；进而可以使得制备数字驱动像素电路中的薄膜晶体管时，制备工艺更加简化。

其中，数字驱动像素电路还包括发光控制模块，发光控制模块包括控制端、第一端和第二端，发光控制模块的控制端与像素电路的发光控制信号输入端电连接，发光控制模块的第一端与像素电路的第二电压信号输入端电连接，发光控制模块的第二端与驱动模块的第一端电连接，进而可以实现对发光模块更加有效的控制。

第二方面，本发明实施例还提供了一种显示装置，包括第一方面提供的数字驱动像素电路，还包括扫描驱动电路、数据驱动电路、驱动芯片、多条扫描线、多条数据线以及多条第一电压信号线，数据驱动电路集成于驱动芯片中；数字驱动像素电路包括数据电压输入端、扫描信号输入端和第一电压信号输入端；

扫描驱动电路的端口与扫描线电连接，数据驱动电路的端口与数据线电连接，数字驱动像素电路的扫描信号输入端电连接一条扫描线，数字驱动像素电路的数据电压输入端电连接一条数据线，驱动芯片通过第一电压信号线与数字驱动像素电路的第一电压信号输入端电连接。

其中，驱动芯片包括一个第一电压信号输出端；多条第一电压信号线的一端连接第一电压信号输出端，数字驱动像素电路的第一电压信号输入端电连接一条第一电压信号线；多条第一电压信号线相互连接成网格状；相比现有技术中通过单独的数据线提供数据电压，使rc延迟降低，使得位于显示画面不同位置的发光模块的发光亮度更加接近，更加有利于对发光模块发光亮度的均一性控制。

本发明提供了数字驱动像素电路和显示装置，通过在像素电路中设置驱动电压写入控制模块，其中，驱动电压写入控制模块的控制端与数据电压写入模块电连接，驱动电压写入模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，数据电压写入模块的第二端与驱动模块的控制端电连接；驱动电压写入模块根据驱动电压写入模块的控制端的电压导通或关断，并在导通时将第一电压输入端输入的电压写入到驱动模块的控制端，使得驱动模块控制端的电位可以保持稳定，进而使得显示装置显示的画面亮度均匀，提高显示效果。

附图说明

图1是本发明实施例提供的一种数字驱动像素电路的结构示意图；

图2是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图3是本发明实施例提供的数字驱动像素电路的在一个子帧内的一种工作时序图；

图4是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；

图5是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图6是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图7是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；

图8是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；

图9是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图11是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图12是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中，存在数字驱动像素电路中存储电容过小造成的对信号保持率低，影响显示效果的问题。经发明人研究发现，出现上述问题的原因在于，现有数字驱动像素电路中通常包括存储电容和驱动晶体管，存储电容的两端分别与驱动晶体管的栅极和源极电连接，其中源极通常输入固定电压。随着显示装置的像素密度越来越高，像素尺寸越来越小，相应的存储电容的面积也越来越小，造成将数据电压写入到驱动晶体管的栅极后，存储电容对驱动晶体管栅极电压的保持能力较差，使得驱动晶体管栅极电压不能保持稳定，进而使得发光器件的驱动电流不能保持稳定，导致显示装置显示画面时均匀性较差，显示效果较差。

基于上述原因，本发明实施例提供一种数字驱动像素电路，图1是本发明实施例提供的一种数字驱动像素电路的结构示意图，参考图1，该数字驱动像素电路包括数据电压写入模块110、存储模块120、驱动电压写入模块130、驱动模块140和发光模块150；

驱动电压写入模块130包括控制端g2、第一端和第二端，驱动电压写入模块130的控制端g2与数据电压写入模块110电连接，驱动电压写入模块130的第一端与数字驱动像素电路的第一电压信号输入端vctr电连接，驱动电压写入模块130的第二端与驱动模块140的控制端g3电连接；

数据电压写入模块110用于向驱动电压写入模块130的控制端g2写入数据电压；

存储模块120用于存储驱动电压写入模块130的控制端g2的电压；

驱动电压写入模块130用于根据驱动电压写入模块130的控制端g2的电压导通或关断，并在导通时将第一电压信号输入端vctr输入的电压写入到驱动模块140的控制端g3；

驱动模块140用于根据驱动模块140控制端g3的电压驱动发光模块150发光。

相比于模拟驱动中每个灰阶对应一个数据电压，即一个数据电压对应发光模块的一个发光亮度。数字驱动像素电路中发光器件的工作状态只包括亮态和暗态，且亮态时的发光亮度是一致的。其中，数字驱动像素电路的工作时序包括数字1状态时序和数字0状态时序，其中数字1状态时序对应发光模块的亮态，数字0状态时序对应发光模块的暗态。数字驱动像素电路通过控制发光模块140的发光时间长短(即亮态和暗态的时长)来实现灰阶控制。

具体的，本实施例提供的数字驱动像素电路中，包括驱动电压写入模块130，驱动电压写入模块130包括控制端g2、第一端和第二端，驱动电压写入模块130的控制端g2与数据电压写入模块110电连接，驱动电压写入模块130的第一端与数字驱动像素电路的第一电压信号输入端vctr电连接，数据电压写入模块110的第二端与驱动电压写入模块140的控制端g2电连接。数据电压写入模块110将数据电压写入到驱动电压写入模块130的控制端g2后，存储模块120对驱动电压写入模块130的控制端g2的电位进行存储保持。与传统像素电路相比，本发明实施例中存储模块120对驱动电压写入模块130控制端g2的电位进行保持，使驱动电压写入模块130保持导通或关断状态即可，而不是保持驱动模块140控制端g3的电位，因此，即使存储模块120的存储能力较差，也不会影响到驱动模块140控制端g3的电位。

驱动电压写入模块130根据其控制端g2的电压导通或者关断，例如驱动电压写入模块130控制端g2的电位为低电平(例如-5v)时，驱动电压写入模块130导通，驱动电压写入模块130控制端g2的电位为高电平(例如+5v)时，驱动电压写入模块130关断。驱动电压写入模块130导通时，数字驱动像素电路的第一电压信号输入端vctr输入的电压信号通过导通的驱动电压写入模块130传输至驱动模块140的控制端g3，此时驱动模块140控制端g3的电位等于第一电压信号输入端vctr输入的电压信号，该电压信号可为恒定信号，即在驱动电压写入模块130导通时，第一电压输入端vctr保持向驱动模块140的控制端g3输入恒定电压信号，进而使得驱动模块140控制端g3的电位保持稳定，使得驱动模块140根据其控制端g3对发光模块150进行驱动时，驱动发光模块150的驱动电流保持稳定，进而提高显示装置显示画面亮度的均匀性，提高显示效果。

本发明实施例提供的数字驱动像素电路，通过在像素电路中设置驱动电压写入控制模块，其中，驱动电压写入控制模块的控制端与数据电压写入模块电连接，驱动电压写入模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，数据电压写入模块的第二端与驱动模块的控制端电连接；驱动电压写入模块根据驱动电压写入模块的控制端的电压导通或关断，并在导通时将第一电压信号输入端输入的电压写入到驱动模块的控制端，使得驱动模块控制端的电位可以保持稳定，进而使得显示装置显示的画面亮度均匀，提高显示效果。

以上为本发明的核心思想，下面继续结合实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

继续参考图1，在上述方案的基础上，可选的，数据电压写入模块110的控制端g1与数字驱动像素电路的扫描信号输入端scan电连接，数据电压写入模块110的第一端与数字驱动像素电路的数据电压输入端data电连接，数据电压写入模块110的第一端与数字驱动像素电路的驱动电压写入模块130的控制端g2电连接；

存储模块120的第一端与像素电路的驱动电压写入模块130的控制端g2电连接，存储模块120的第二端与像素电路的驱动电压写入模块130的第一端电连接；

驱动模块140的控制端g3与驱动电压写入模块130的第二端电连接，驱动模块140的第一端与像素电路的第二电压信号输入端vdd电连接，驱动模块140的第二端与发光模块150的第一端电连接；

发光模块150的第二端与像素电路的第三电压信号输入端vss电连接。

如上述实施例所述的，数字像素电路的工作时序包括数字0状态时序和数字1状态时序，并将一帧画面在时间上分成多个子帧，其中，数字0状态对应数据电压输入端data输入高电平的子帧状态，数字1状态对应数据电压输入端data输入低电平的子帧状态；或者数字0状态对应数据电压输入端data输入低电平的子帧状态，数字1状态对应数据电压输入端data输入高电平的子帧状态。例如，对于ltps背板，驱动电压写入模块130为p型薄膜晶体管，则数字0状态对应数据电压输入端data输入高电平的子帧状态(驱动模电压写入块130关断，驱动模块140关断，对应发光模块140的暗态)，数字1状态对应数据电压输入端data输入低电平的子帧状态(驱动电压写入模块130导通，驱动模块140导通，对应发光模块140的亮态)。

对于数字0状态时序的子帧和数字1状态时序的子帧，上述数字驱动像素电路的工作时序可以包括数据写入阶段和发光阶段；在数据写入阶段，扫描信号输入端scan输入相应的控制信号使数据电压写入模块110导通，数据电压输入端data输入的数据信号通过导通的数据电压写入模块110写入到驱动电压写入模块130的控制端；

存储模块120可对驱动电压写入模块130的控制端g2的电位进行存储保持；

在发光阶段，驱动电压写入模块130根据其控制端g2的电位导通或关断，例如当驱动电压写入模块130的控制端g2的电位为低电平时，驱动电压写入模块130导通；当驱动电压写入模块130的控制端g2的电位为高电平时，驱动电压写入模块130关断。若在数据写入阶段，数据电压写入模块110向驱动电压写入模块130的控制端g2写入低电平数据信号，则在发光阶段驱动电压写入模块130导通，数字驱动像素电路的第一电压信号输入端vctr输入的恒定电压信号通过导通的驱动电压写入模块130写入驱动模块140的控制端g3，驱动模块140可以根据控制端g3的电压驱动发光模块150发光。并且，因驱动模块140控制端g3通过导通的驱动电压写入模块130直接接收数字驱动像素电路的第一电压信号输入端vctr输入的电压信号，为保证驱动模块140控制端g3的电位稳定，第一电压信号输入端vctr可接入恒定电压，使得在发光阶段，驱动模块140控制端g3的电位恒定，使得驱动模块140对发光模块150的驱动电流恒定，进而使得发光模块150的发光亮度不会随着时间而下降，使得发光模块150的发光亮度均匀，提高显示效果。

若在数据写入阶段，数据电压写入模块110向驱动电压写入模块130的控制端写入高电平数据信号，则在发光阶段驱动电压写入模块130关断，数字驱动像素电路的第一电压信号输入端vctr输入的恒定电压信号不能写入驱动模块140的控制端g3，发光模块150不发光。

需要说明的是，为保证数据信号能够完全写入到驱动电压写入模块130的控制端g2，数据写入阶段(数据电压输入端data输入数据信号的脉冲的设定时长和数据电压写入模块110导通的设定时长)通常较长，而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到驱动电压写入模块130控制端g2所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段，驱动电压写入模块130根据自身控制端g2的电位导通或者关断，驱动电压写入模块130导通时，第一电压信号输入端vctr输入的电压信号输入到驱动模块140的控制端g3，驱动模块140导通，发光模块150在数据写入阶段也可发光；驱动电压写入模块130关断时，第一电压信号输入端vctr输入的电压信号不能输入到驱动模块140的控制端g3，驱动模块140关断，发光模块150在数据写入阶段不发光。

并且，本发明实施例提供的数字驱动像素电路，可通过调节第一电压信号输入端vctr输入的电压值大小调节写入到驱动模块140控制端的电位，进而可以调节发光模块150的发光亮度。

图2是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图2，数据电压写入模块110包括第一晶体管t1，驱动电压写入模块130包括第二晶体管t2，驱动模块140包括第三晶体管t3，存储模块120包括第一电容c1，发光模块150包括有机发光器件d1；

第一晶体管t1的栅极作为数据电压写入模块110的控制端g1，第一晶体管t1的第一极作为数据电压写入模块110的第一端，第一晶体管t1的第二极作为数据电压写入模块110的第二端；

第二晶体管t2的栅极作为驱动电压写入模块130的控制端，第二晶体管t2的第一极作为驱动电压写入模块130的第一端，第二晶体管t2的第二极作为驱动电压写入模块130的第二端；

第三晶体管t3的栅极作为驱动模块140的控制端，第三晶体管t3的第一极作为驱动模块140的第一端，第三晶体管t3的第二极作为驱动模块140的第二端；

第一电容c1的两个极板分别作为存储模块120的第一端和第二端；

有机发光器件d1的第一极作为发光模块150的第一端，有机发光器件d1的第二极作为发光模块150的第二端。

数字驱动像素电路中，常用的扫描方法包括子场扫描法，即将一帧画面在时间上分成多个子帧，通过控制在每个子帧中向驱动电压写入模块130控制端g2写入的数据信号，进而控制第一电压信号输入端vctr在每个子帧内是否向驱动模块140的控制端是否写入电压信号以及每个子帧的时间控制有机发光器件d1的发光时长，进而控制有机发光器件d1的显示灰阶。例如对于16灰阶的显示，可将一帧画面在时间上划分为4个子帧，每个子帧的时间之比为1：2：4：8。如上所述的，每个子帧中，向第二晶体管t2栅极写入的数据可以高电位数据信号或低电位数据信号来控制有机发光器件d1在该子帧内的亮暗状态，进而控制有机发光器件d1的发光时长。图3是本发明实施例提供的数字驱动像素电路的在一个子帧内的一种工作时序图；图4是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图。图3和图4所示数字驱动像素电路的工作时序可对应图2所示的像素电路。

以下以第一晶体管t1、第二晶体管t2、第三晶体管t3为p型晶体管为例进行示例性说明。图3所示数字驱动像素电路的工作时序对应数字1状态(有机发光器件的亮态)，在该子帧内，数据电压输入端data输入低电位数据信号(例如-5v)；图4所示数字驱动像素电路的工作时序对应数字0状态(有机发光器件的暗态)，在该子帧内，数据电压输入端data输入高电位数据信号(例如+5v)。

参考图2和图3，在图3所示时序图对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

第一电容c1可对第二晶体管t2栅极的低电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极低电位数据信号导通，第一电压信号输入端vctr输入的电压信号通过导通的第二晶体管t2写入到第三晶体管t3的栅极。第一电压信号输入端vctr输入的电压信号可以为一个恒定的低电压信号(例如-5v)。因此，第三晶体管t3根据其栅极的输入的电位导通，第三晶体管t3根据其栅极的电位和第一极(具体可以是第三晶体管t3的源极)的电位驱动有机发光器件d1发光。因第三晶体管t3的源极连接数字驱动像素电路的第二电压信号输入端vdd电连接，其电位固定；第三晶体管t3的栅极电位为第一电压信号输入端vctr输入的电压，其电位也固定，根据驱动电流计算公式vgs为驱动晶体管的栅源电压差，vg为驱动晶体管的栅极电压，vs为驱动晶体管的源极电压，vth为驱动晶体管的阈值电压，因此驱动电流固定，在发光阶段有机发光器件d1的发光亮度均匀一致，保证显示效果良好。

参考图2和图4，在图4所示时序图对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

第一电容c1可对第二晶体管t2栅极的高电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极的高电位数据信号截止，第一电压信号输入端vctr输入的电压信号不能写到第三晶体管t3的栅极。因此，第三晶体管t3根据其栅极的输入的电位截止，该子帧内有机发光器件d1不发光。

通过控制对应数字0状态的子帧的时间与对应数字1状态的的子帧时间，可以实现不同灰阶的显示。例如，对于16灰阶的显示，将一帧画面在时间上划分为4个子帧，分别为第一子帧、第二子帧、第三子帧、第四子帧，每个子帧的时间之比依次为1：2：4：8。例如要实现7灰阶显示时，数据电压输入端第一子帧、第二子帧、第三子帧对应数字1状态时序，以使第三晶体管t3在第一子帧、第二子帧、第三子帧内导通，使有机发光器件d1在第一子帧、第二子帧和第三子帧发光；数据电压输入端第四子帧内对应数字0状态时序，以使第三晶体管t3在第四子帧的发光阶段关断，使有机发光器件d1在第四子帧的发光阶段不发光，即可实现7灰阶显示。对于其他灰阶，与7灰阶显示原理相同，在此不再赘述。

图5是本发明实施例提供的另一种数字驱动像素电路的结构示意图。参考图5，在上述方案的基础上，数字驱动像素电路还包括误发光关断模块160，误发光关断模块160的第一端与发光模块150的第一端电连接，误发光关断模块160的第二端与发光模块150的第二端电连接，误发光关断模块160的控制端g4用于输入控制信号，以使误发光关断模块160在驱动电压写入模块130关断时导通。

具体的，因驱动电压写入模块130关断时，第一电压信号输入端vctr输入的电压信号不能写入到驱动模块140的控制端，进而使得驱动模块140关断，不对发光模块150进行驱动。驱动电压写入模块130关断时误发光关断模块160导通，使得发光模块150的第一端和第二端的电位相等，使得发光模块150被完全关闭而不发光，进而可以实现对发光模块150的可靠控制，保证在驱动模块140关断时，发光模块150不会因为像素电路中漏电流的存在而发光，进而使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

图6是本发明实施例提供的另一种数字驱动像素电路的结构示意图。参考图6，在上述方案的基础上，在上述方案的基础上，误发光关断模块160包括第四晶体管t4，第四晶体管t4的栅极作为误发光关断模块160的控制端g4，第四晶体管t4的第一极作为误发光关断模块160的第一端，第四晶体管t4的第二极作为误发光关断模块160的第二端。

图6所示数字驱动像素电路的工作时序仍可包括数据接入阶段和发光阶段。图7是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；图8是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图。图7和图8所示数字驱动像素电路的工作时序可对应图6所示的像素电路。以下以第一晶体管t1、第二晶体管t2、第三晶体管t3为p型晶体管为例，第四晶体管t4为n型晶体管为例进行示例性说明。图7所示数字驱动像素电路的工作时序对应数字1状态(有机发光器件的亮态)，在该子帧内，数据电压输入端data输入低电平；图8所示数字驱动像素电路的工作时序对应数字0状态(有机发光器件的暗态)，在该子帧内，数据电压输入端data输入高电平。

参考图6和图7，在图7所示时序图对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

第一电容c1可对第二晶体管t2栅极低电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极低电位数据信号导通，第一电压信号输入端vctr输入的电压信号通过导通的第二晶体管t2写入到第三晶体管t3的栅极；第四晶体管t4的栅极输入低电平信号，第四晶体管t4截止。第三晶体管t3根据其栅极的输入的电位导通，第三晶体管t3根据其栅极的电位和源极的电位驱动有机发光器件d1发光。

参考图6和图7，需要说明的是，为保证数据信号能够完全写入到第二晶体管t2的栅极，数据写入阶段(数据电压输入端data输入数据信号的脉冲设定时长和第一晶体管t1导通的时长)通常较长，而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到第二晶体管t2栅极所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段t1，第二晶体管t2栅极的电位为写入的低电位数据信号，第二晶体管t2导通，第一电压信号输入端vctr输入的电压信号不能写到第三晶体管t3的栅极，第三晶体管t3导通，第四晶体管t4的栅极输入低电平，使得第三晶体管t4关断，使有机发光器件d1发光。

参考图6和图8，在图8所示时序图对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；在数据写入阶段t1，第二晶体管t2处于截止状态；第四晶体管t4的栅极输入高电平信号，第四晶体管t4导通，因此有机发光器件d1阳极电位与阴极电位相同，有机发光器件d1被完全关断而不发光；

第一电容c1可对第二晶体管t2栅极低电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极低电位数据信号截止，第一电压信号输入端vctr输入的电压信号不能写到第三晶体管t3的栅极。因此，第三晶体管t3根据其栅极的输入的电位截止；第四晶体管t4的栅极输入高电平信号，第四晶体管t4导通，因此有机发光器件d1阳极电位与阴极电位相同，有机发光器件d1被完全关断而不发光。

参考图6和图8，需要说明的是，为保证数据信号能够完全写入到第二晶体管t2的栅极，数据写入阶段(数据电压输入端data输入数据信号的脉冲时长和第一晶体管t1导通的时长)通常较长，而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到第二晶体管t2栅极所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段t1，第二晶体管t2栅极的电位为写入的高电位数据信号，第二晶体管t2关断，第一电压信号输入端vctr输入的电压信号不能写到第三晶体管t3的栅极，第三晶体管t3关断，第四晶体管t4的栅极输入高电平，使得第四晶体管t4导通，使有机发光器件d1被完全关断，防止有机发光器件d1误发光。

本实施例提供的像素电路，通过在第二晶体管t2截止时控制第四晶体管t4导通，因第二晶体管t2截止时第一电压信号输入端vctr输入的电压信号不能写入到第三晶体管t3的栅极，使得第二晶体管t2截止时第三晶体管t3也截止，第四晶体管t4导通，有机发光器件d1阳极与阴极的电位相等，进而使得第二晶体管t2截止时有机发光器件d1被完全关闭，进而可以实现对发光模块150的可靠控制，保证在驱动模块140关断时，发光模块150不会因为像素电路中漏电流的存在而发光，进而使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

图9是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图9，在上述方案的基础上，可选的，第二晶体管t2和第四晶体管t4的沟道类型不同；第四晶体管t4的栅极与第二晶体管t2的栅极电连接。

本发明实施例中，误发光关断模块160在驱动电压写入模块130关断时导通，即第四晶体管t4在第二晶体管t2关断时导通。第四晶体管t4和第二晶体管t2采用沟道类型不同的晶体管，第四晶体管t4的栅极和第二晶体管t2的栅极电连接，可以使得第四晶体管t4的栅极和第二晶体管t2的栅极输入相同的控制信号时，第二晶体管t2和第四晶体管t4的导通关断状态相反，进而可以保证在第二晶体管t2关断时，第四晶体管t4导通；使得在第二晶体管t2关断时(即第三晶体管t3关断时)，有机发光器件d1的两端电位是相同的，使得发光器件被完全关闭，不会因为像素电路中漏电流而发光，进而可以精确控制发光器件的发光时长，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。并且，第四晶体管t4和第二晶体管t2的栅极电连接，可以使得第四晶体管t4的栅极无需连接单独的控制线，对于包含该数字驱动像素电路的显示装置来说，不会增加布线数量，有利于实现较高的像素密度。

图3和图4所示数字驱动像素电路的工作时序也可对应图9所示的像素电路。以下仍以第一晶体管t1、第二晶体管t2、第三晶体管t3为p型晶体管，第四晶体管t4为n型晶体管为例进行示例性说明。参考图9和图3，在图3对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；在数据写入阶段t1，第二晶体管t2处于截止状态；

第一电容c1可对第二晶体管t2栅极低电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极低电位数据信号导通，第一电压信号输入端vctr输入的电压信号通过导通的第二晶体管t2写入到第三晶体管t3的栅极；第四晶体管t4根据其栅极低电位截止。第三晶体管t3根据其栅极的输入的电位导通，第三晶体管t3根据其栅极的电位和源极的电位驱动有机发光器件d1发光。

参考图9和图4，在图4所示时序图对应的子帧内，在数据写入阶段t1，扫描信号输入端scan向第一晶体管t1的栅极输入低电平信号，第一晶体管t1导通，数据电压输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；在数据写入阶段t1，第二晶体管t2处于截止状态；

第一电容c1可对第二晶体管t2栅极高电位数据信号进行存储；

在发光阶段t2，第二晶体管t2根据其栅极高电位数据信号截止，第一电压信号输入端vctr输入的电压信号不能写到第三晶体管t3的栅极。因此，第三晶体管t3根据其栅极的输入的电位截止；第四晶体管t4根据其栅极高电位数据信号导通，因此有机发光器件d1阳极电位与阴极电位相同，有机发光器件d1被完全关断而不发光。

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图10，在上述方案的基础上，可选的，第二晶体管t2和第四晶体管t4的沟道类型相同，第四晶体管t4的栅极与数字驱动像素电路的第一控制输入端en电连接。

第二晶体管t2和第四晶体管t4的沟道类型相同，可以使得制备数字驱动像素电路中的薄膜晶体管时，制备工艺更加简化。可选的，第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4的沟道类型都相同，进而进一步简化制备工艺。

需要说明的是，图10所提供像素电路第一控制输入端en的时序与图6像素电路中第一控制输入端en的信号相反，其他信号的时序与图7和图8一致，在此不再赘述。

图11是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图11，可选的，数字驱动像素电路还包括发光控制模块170，发光控制模块170包括控制端、第一端和第二端，发光控制模块170的控制端g5与像素电路的发光控制信号输入端em电连接，发光控制模块170的第一端与像素电路的第二电压信号输入端vdd电连接，发光控制模块170的第二端与驱动模块140的第一端电连接。

具体的，发光控制模块170的控制端可与数字驱动像素电路的发光控制信号输入端em电连接，发光控制信号输入端em用于向发光控制模块170的控制端输入发光控制信号。在数字驱动像素电路中加入发光控制模块170后，更加有利于对发光模块150的控制。示例性的，加入发光控制模块170后，可以在包括该数字驱动像素电路的显示面板中的所有像素都写入数据后，通过向所有数字驱动像素电路中的发光控制模块170的输入端输入控制信号，使得显示面板中所有像素一起打开，所有发光模块150一起发光，使得显示效果更加良好。其中，发光控制模块170可选为薄膜晶体管。

本发明实施例还提供了一种显示装置，图12是本发明实施例提供的一种显示装置的结构示意图，参考图12，该显示装置包括本发明任意实施例提供的数字驱动像素电路，还包括扫描驱动电路210、数据驱动电路220、驱动芯片230、多条扫描线(s1、s2、s3……)、多条数据线(d1、d2、d3……)以及多条第一电压信号线(vl)，数据驱动电路220集成与驱动芯片230中；数字驱动像素电路包括数据电压输入端data、扫描信号输入端scan和第一电压信号输入端vctr；

扫描驱动电路210的端口与扫描线电连接，数据驱动电路220的端口与数据线电连接，数字驱动像素电路的扫描信号输入端scan电连接一条扫描线，数字驱动像素电路的数据电压输入端data电连接一条数据线，驱动芯片230通过第一电压信号线与数字驱动像素电路的第一电压信号输入端vctr电连接。

需要说明的是，图12中只是示意性的示出了用以驱动一个子像素的数字驱动像素电路的扫描信号输入端scan和数据电压输入端data，用以驱动其他子像素的数字驱动像素电路的扫描信号输入端scan和数据电压输入端data与该子像素所示出的结构类似。

因第一电压信号线连接驱动芯片230和数字驱动像素电路的第一电压信号输入端vctr，驱动芯片230向第一电压信号线的输出电压调节向第一电压信号输入端vctr输入的电压，进而调节驱动模块140控制端的电压，最终可以达到调节发光模块150亮度的目的。

本发明实施例提供的显示装置，包括本发明任意实施例提供的数字驱动像素电路，通过在像素电路中设置驱动电压写入控制模块，其中，驱动电压写入控制模块的控制端与数据电压写入模块电连接，驱动电压写入模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，数据电压写入模块的第二端与驱动模块的控制端电连接；驱动电压写入模块根据驱动电压写入模块的控制端的电压导通或关断，并在导通时将第一电压信号输入端输入的电压写入到驱动模块的控制端，使得驱动模块控制端的电位可以保持稳定，进而使得显示装置显示的画面亮度均匀，提高显示效果。

继续参考图12，在上述方案的基础上，可选的，驱动芯片230包括一个第一电压信号输出端ctrl；多条第一电压信号线的一端连接第一电压信号输出端ctrl，另一端连接数字驱动像素电路的第一电压信号输入端vctr；多条第一电压信号线相互连接成网格状。

具体的，驱动芯片230包括一个电压信号输出端，驱动芯片230通过该第一电压信号输出端ctrl为整个显示装置的第一电压信号线提供电压信号，进而为整个显示装置内像素电路的驱动模块的控制端提供电压信号，并且多条第一电压信号线相互连接成网格状，可以减小第一电压信号线的电阻，相比现有技术中通过单独的数据线提供数据电压，使rc延迟降低，使得位于显示画面不同位置的发光模块的发光亮度更加接近，更加有利于对发光模块发光亮度的均一性控制。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。