信号增强电路、GOA控制电路及信号增强方法与流程

本申请涉及goa技术领域，具体而言，本申请涉及一种信号增强电路、goa控制电路及信号增强方法。

背景技术：

goa(gatedriveronarray，阵列基板行驱动)技术作为现在大部分lcd(liquidcrystaldisplay，液晶显示器)显示产品的栅极驱动电路，使产品具有窄边框、低成本的优势，goa技术多使用tft(thinfilmtransistor，薄膜晶体管)来代替gateic(gateinteratedcircuit，栅极集成电路)，然而这种设计由于goa模型的设计弊端及工艺波动，常常会出现长时间高温运行后的goa不良，多数原因是因为tft特性在高温及持续偏压下发生偏移，导致tft的开态电流ion变化，导致goa单元电路中的下拉节点的电压下降，降噪能力下降，进而影响goa单元电路的输出，产生闪屏不良现象。

技术实现要素：

本申请针对现有方式的缺点，提出一种信号增强电路、goa控制电路及信号增强方法，用以解决现有技术存在goa单元电路中的下拉节点电压下降导致闪屏不良的技术问题。

第一方面，本申请实施例提供了一种信号增强电路，包括：电压采样电路、电压比较电路、信号选择电路和开关电路；

电压采样电路的输入端、输出端分别与信号增强电路之外的阵列基板行驱动goa单元电路的下拉节点、电压比较电路的第一输入端电连接；

电压比较电路的第二输入端、输出端分别与参考电压端、信号选择电路的第一输入端电连接；

信号选择电路的输出端与开关电路的第一端电连接；

开关电路的第二端与第一电平信号端电连接；开关电路的第三端与goa单元电路中的下拉节点控制单元电连接，并通过下拉节点控制单元与下拉节点电连接。

第二方面，本申请实施例提供了一种goa控制电路，包括goa单元电路和本申请实施例第一方面提供的信号增强电路；

goa单元电路中的下拉节点控制单元的第一端、第二端、第三端分别与第一电平信号端、信号增强电路中开关电路的第三端、goa单元电路中的下拉节点电连接。

第三方面，本申请实施例提供了一种信号增强方法，应用于本申请实施例第一方面提供的信号增强电路，信号增强方法包括：

信号增强电路中的电压采样电路采集goa单元电路中的下拉节点电压并输出；

信号增强电路中的电压比较电路将接收到的下拉节点电压与参考电压进行比较，根据比较结果输出触发信号；

信号增强电路中的信号选择电路根据接收到的触发信号输出开关控制信号，控制信号选择电路中的开关电路导通或关断；

开关电路在导通状态下向goa单元电路中的下拉节点控制单元输出第一电平信号，使得下拉节点控制单元向goa单元电路中的下拉节点提供第一电平信号。

本申请实施例提供的技术方案，至少具有如下有益效果：

本申请实施例可通过电压采样电路对goa单元电路中pd节点电压进行监控和采集，通过电压比较电路对pd节点电压与参考电压端ref的参考电压进行比较，判断pd节点电压的大小，通过信号选择电路对开关电路进行控制，通过开关电路对pd节点进行控制，以提升pd节点电压，防止由于pd节点电压过低出现抖动横纹和闪屏不良。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为传统的goa单元电路的电路原理示意图；

图2为图1所示goa单元电路的正常工作时序示意图；

图3为图1所示goa单元电路在下拉节点电压过低时的工作时序示意图；

图4为本申请实施例提供的一种信号增强电路的结构框架示意图；

图5为本申请实施例提供的信号增强电路中电压采样电路的一种电路原理示意图；

图6为本申请实施例提供的信号增强电路中电压比较电路的一种电路原理示意图；

图7为本申请实施例提供的信号增强电路中信号选择电路的一种电路原理示意图；

图8为本申请实施例提供的一种goa控制电路的电路原理示意图；

图9为本申请实施例提供的一种信号增强方法的流程示意图；

图10为图8所示goa控制电路的一种工作时序示意图。

图中：

401为电压采样电路，402为电压比较电路，403为信号选择电路，404为开关电路，u1为电压采样电路的输出电压，u2为电压比较电路的输出电压，out为信号选择电路的输出端；

m1为第一晶体管，t2为第二晶体管，m3至m12分别为第三晶体管至第十二晶体管，c1为第一电容，c2为第二电容，r1为第一电阻，r2为第二电阻，r3为第三电阻；

gch为第一电平信号端，vgl为第二电平信号端，vgh为第三电平信号端，gcl为第四电平信号端，vss为第五电平信号端，input为goa单元电路的输入端，output为goa单元电路的输出端，clk为时钟信号端，reset为复位信号端，ref为参考电压端；

pd为goa单元电路的下拉节点，pu为goa单元电路的上拉节点，pd_cn为下拉控制节点。

具体实施方式

下面详细描述本申请，本申请实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

首先对传统的goa设计的原理及其缺陷进行如下介绍：

传统的goa单元电路通常是如图1所示的10t1c的结构，即包括10个晶体管(分别对应图1中的晶体管m3～m12)和1个电容(对应图1中的电容c2)，图1所示的输入端intput和输出端output分别与第n-1条栅线gate(n-1)和第n条栅线gate(n)电连接(其中n为大于1的正整数)，其余各组件的功能将在后续部分结合图8详述，此处不作赘述。

图2和图3分别示出了图1所示的goa单元电路的正常工作时序和下拉(pd)节点电压过低时的工作时序。当goa单元电路正常工作时，在保持阶段pd节点处于高电平，使晶体管m8和m9导通，上拉(pu)节点保持低电平，系统的抗噪能力良好，如图2所示；但由于gch端的电压在一帧时间内除了blanking时间(一图像帧画面显示结束后下一图像帧画面开始显示前的时间段，也称为消隐时间)外均保持为高电平，晶体管m10和m7长时间开启，容易老化而发生特性漂移，造成pd节点的电压下降，严重时甚至能降到0v，进而使pu节点在保持阶段降噪能力下降，被时钟信号端clk的信号耦合，产生如图3所示的multi输出(重复输出，或称多次输出)，输出端output也产生multi输出(如图3中gate(n)时序所示)，进而产生抖动横纹或闪屏不良的现象。

本申请的发明人进行研究发现传统goa设计的上述问题无法通过直接增大m10的尺寸来解决，理由如下：

参照图1，goa单元电路中的pd节点与pu节点的电压相互制约，当pu节点为高电平时，pd节点需要被拉到低电平，在这个过程中晶体管m10与m9同时处于导通状态，相当于电阻串联，若是直接增大晶体管m10的尺寸，会使下拉控制(pd_cn)节点的电压升高，晶体管m7的导通程度增大，pd节点的低电平升高，增加pu节点的电压的抬升难度，从而降低pu节点的高电平电压，影响goa输出，出现不良的现象。

即直接增大晶体管m10的尺寸，会使pd节点的电压整体提高，包括pd节点的低电平阶段，pu节点的低电平会升高，从而使pu节点电压抬升困难，甚至降低pu节点的高电平电压，直接影响goa输出信号质量。

本申请提供的信号增强电路、goa控制电路及信号增强方法，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

本申请实施例提供了一种信号增强电路，如图4所示，包括电压采样电路401、电压比较电路402、信号选择电路403和开关电路404。

电压采样电路401的输入端、输出端分别与信号增强电路之外的goa单元电路的pd节点(图4未示出该节点)、电压比较电路402的第一输入端电连接；电压比较电路402的第二输入端、输出端分别与参考电压端ref、信号选择电路403的第一输入端电连接；信号选择电路403的输出端out与开关电路404的第一端电连接；开关电路404的第二端与第一电平信号端gch电连接；开关电路404的第三端与goa单元电路中的下拉节点控制单元(图4中未示出该单元)电连接，并通过下拉节点控制单元与pd节点电连接。

本申请实施例提供的信号增强电路可通过电压采样电路401对goa单元电路中pd节点的电压(下称pd节点电压)进行监控和采集，通过电压比较电路402对pd节点电压与参考电压端ref的参考电压进行比较，判断pd节点电压的大小，通过信号选择电路403对开关电路404进行控制，通过开关电路404对pd节点进行控制，提升pd节点电压，防止由于pd节点电压过低出现抖动横纹和闪屏不良，其具体原理可参照后续的方法实施例，此处不作赘述。

可选的，如图5所示，电压采样电路401包括第一晶体管m1和第一电容c1；第一晶体管m1的控制极和第一极均与goa单元电路中的pd节点电连接，第一晶体管m1的第二极与电压比较电路402的第一输入端电连接；第一电容c1的两端分别与电压比较电路402的第一输入端、接地端电连接。

可选的，如图6所示，电压比较电路402包括电压比较器、第一电阻、第二电阻和第三电阻；第一电阻r1的第一端作为电压比较电路402的第一输入端，与第一晶体管m1的第二极电连接，第一电阻r1的第二端与电压比较器的第一输入端电连接；第二电阻r2的第一端作为电压比较电路402的第二输入端，与参考电压端ref电连接，第二电阻r2的第二端与电压比较器的第二输入端电连接；电压比较器的输出端与信号选择电路403的第一输入端电连接；第三电阻r3的两端分别与电压比较器的第一输入端和输出端电连接。

可选的，如图7所示，信号选择电路403包括选择器；选择器的第一输入端、输出端分别与电压比较器的输出端、开关电路404的第一端电连接；选择器的第二输入端、第三输入端分别与第一电平信号端gch、第二电平信号端vgl电连接。

可选的，第一电平信号端gch可输入恒定的第一电平信号(gch信号)，第二电平信号端vgl可输入恒定的第二电平信号(vgl信号)，gch信号的电位高于vgl信号的电位。

可选的，开关电路404包括第二晶体管；第二晶体管的控制极与选择器的输出端电连接；第二晶体管的第一极、第二极分别与第一电平信号端、下拉节点控制单元中的pd_cn节点(该节点未在图4至图7中示出)电连接。

基于同一发明构思，本申请实施例提供了一种goa控制电路，包括goa单元电路和本申请实施例提供的信号增强电路。

goa单元电路中的下拉节点控制单元的第一端、第二端、第三端分别与第一电平信号端gch、信号增强电路中开关电路404的第三端、goa单元电路中的pd节点电连接。

可选的，上述goa单元电路的结构可以是如图1所示的电路结构，上述goa单元电路和信号增强电路的连接关系可参照图8，图8中的晶体管t2可作为开关电路404中的第二晶体管，图8中的电压比较电路402省略了部分组件，该电压比较电路402的具体结构可参照图6。

可选的，参照如图1或图8，goa单元电路可包括输入单元、复位单元、输出单元、去噪单元、下拉节点控制单元和下拉单元，各单元可选的结构和功能介绍如下：

输入单元包括第三晶体管m3，其控制极、第一极、第二极分别与输入端input、第三电平信号端vgh、pu节点电连接；该输入单元可在输入端input的控制下，向pu节点提供第三电平信号端vgh的信号。

复位单元包括第四晶体管m4，其控制极、第一极、第二极分别与复位信号端reset、pu节点、第二电平信号端vgl电连接；该复位单元可在复位信号端reset的控制下，向pu节点提供第二电平信号端vgl输入的vgl信号。

输出单元包括第五晶体管m5和第二电容c2，第五晶体管m5的控制、第一极、第二极分别与pu节点、时钟信号端clk、输出端output电连接，第二电容c2的两端分别与pu节点和输出端output电连接；该输出单元可在pu节点的电位的控制下，将时钟信号端clk的信号输出至输出端output。

去噪单元包括第六晶体管m6，其控制极、第一极、第二极分别与第四电平信号端gcl、输出端output、第三电平信号端vss电连接；该去噪单元可在第四电平信号端gcl的信号的控制下对输出端output的输出信号进行去噪。

goa单元电路中的下拉节点控制单元可以包括第七晶体管m7、第八晶体管m8、第九晶体管m9及第十晶体管m10。第七晶体管m7的控制极、第一极、第二极分别与pd_cn节点、第一电平信号端gch、pd节点电连接；第八晶体管m8的控制极、第一极、第二极分别与pu节点、pd节点、第五电平信号端vss电连接；第九晶体管m9的控制极、第一极、第二极分别与pu节点、pd_cn节点、第五电平信号端vss电连接；第十晶体管m10的控制极和第一极均与第一电平信号端gch电连接，第十晶体管m10的第二极与pd_cn节点电连接；下拉节点控制单元可在pu节点的电位的控制下，向pd节点提供第五电平信号端vss的信号，或者在第一电平信号端gch的控制下，向pd节点提供第一电平信号端gch输入的gch信号。

下拉单元包括第十一晶体管m11和第十二晶体管m12，第十一晶体管m11的控制极、第一极、第二极分别与pd节点、pu节点、第五电平信号端vss电连接，第十二晶体管m12的控制极、第一极、第二极分别与pd节点、输出端output、第五电平信号端vss电连接；该下拉单元可在pd节点的电位的控制下，将第五电平信号端vss的信号输出至输出端output和pu节点。

本领域技术人员可以理解goa单元电路中的上述各单元的具体工作原理，此处不作赘述。

本申请实施例中的晶体管均可以是tft(p型或n型)，晶体管的控制极可以是薄膜晶体管的栅极，当上述晶体管为p型时，其第一极和第二极分别为源极和漏极，当上述晶体管为n型时，其第一极和第二极分别为漏极和源极，本申请实施例中的图1和图8均以n型晶体管为例进行说明。

本申请实施例提供的goa控制电路，通过设置如前所述的信号增强电路作为goa单元电路的外围电路，可实现对goa单元电路中pd节点电压的监控和采集，在采集pd节点电压较低提升pd节点电压，进而提升pd节点的驱动能力，增强goa单元电路输出信号的质量。

本申请实施例提供的信号增强电路以及goa控制电路的具体原理可参照后续的方法实施例，此处不作赘述。

基于同一发明构思，本申请实施例提供了一种信号增强方法，可应用于本申请实施例提供的信号增强电路，如图9所示，该信号增强方法包括：

s901，信号增强电路中的电压采样电路401采集goa单元电路中的下拉节点电压并输出。

可选地，参照图5所示的电压采样电路401，对pd节点电压的采集和输出由第一晶体管m1和第一电容c1来完成。

具体地，第一晶体管m1的控制极和第一极实时采集pd节点电压，当采集到的pd节点电压为高电平时，第一晶体管m1导通，第一晶体管m1的第二极将采集到的pd节点电压输出到电压比较电路402(图5中用u1来表示该输出电压)，并向第一电容c1充电，使第一电容c1保持高电平状态；当采集到的pd节点电压为低电平时，第一晶体管m1关断，由第一电容c1向后续的电压比较电路402输出高电平。

由上述采样过程可知，图5所示的电压采样电路401只采集pd节点的高电平信号，不采集pd节点的低电平信号，从而实现了对pd节点的高电平的监控和采集。

可选地，本申请实施例中所述的pd节点的高电平可以包括两种以上的高电平状态，例如可以包括第一高电平状态和第二高电平状态，即pd节点电压可以是第一高电平也可以是第二高电平，对应地，输出电压比较电路402的电压u1也可以是第一高电平或第二高电平。

可选地，第一高电平可以是高于参考电压端ref的参考电压(ref电压)的电压，第二高电平可以是低于ref电压的电压，且第一高电平的电位和第二高电平的电位均高于低电平的电位；在一个示例中，第一高电平、第二高电平和ref电压可分别为10v、5v和7v。

s902，信号增强电路中的电压比较电路402将接收到的下拉节点电压与参考电压进行比较，根据比较结果输出触发信号。

可选地，电压比较电路402在判断出下拉节点电压小于参考电压时，输出第一触发信号，否则输出第二触发信号。

可选地，参照图6所示的电压比较电路402，其第一输入端接收来自电压采样电路401的电压u1，第二输入端接收来自参考电压端ref的参考电压，电压比较器在对pd节点电压ref电压进行比较后输出相应的触发信号u2；其中，ref电压的大小可根据产品特性和实际需求进行设置和调节，u2可以是恒定的低电平信号也可以是恒定的高电平信号。

可选地，电压比较器在判断出pd节点电压小于ref电压时，输出恒定的高电平信号作为第一触发信号u21，否则输出恒定的低电平信号作为第二触发信号u22。

本领域技术人员可以理解，本申请实施例中的电压比较器还分别与正电源电压端和负电源电压端电连接，电压比较器在判断出pd节点电压小于ref电压时，输出正电源电压端提供的电压作为高电平信号，即此时第一触发信号u21>0，否则输出负电源电压端提供的电压作为低电平信号，即此时的第二触发信号u22<0。

s903，信号增强电路中的信号选择电路403根据接收到的触发信号输出开关控制信号，控制信号选择电路403中的开关电路404导通或关断。

在一个可选的实施方式中，信号选择电路403中的选择器在接收到第一触发信号时，输出第一电平信号，控制开关电路404中的第二晶体管导通；选择器在接收到第二触发信号时，输出第二电平信号，控制第二晶体管关断。

可选地，参照图7所示的信号选择电路403，该实施方式可由选择器来执行，具体地，选择器的第一输入端接收来自电压比较器的第一触发信号u21或第二触发信号u22，第二输入端接收来自第一电平信号端gch的gch信号，第三输入端接收来自第二电平信号端vgl的vgl信号；选择器在其第一输入端接收到第一触发信号u21时，将第二输入端接收到的gch信号输出至第二晶体管t2，使第二晶体管t2导通；选择器在其第一输入端接收到第二触发信号u22时，将第三输入端接收到的vgl信号输出至第二晶体管t2，使第二晶体管t2关断。

基于该种实施方式，信号选择电路403可以基于pd节点的实时电压的大小实时地控制输出信号的大小。

在另一个可选的实施方式中，信号选择电路403中的选择器在接收到第一触发信号后，持续输出第一电平信号，控制开关电路404中的第二晶体管持续导通。

可选地，参照图7所示的信号选择电路403，该实施方式(高电平触发模式)可由选择器来执行，选择器各输入端接收的信号如前所述，选择器在其第一输入端接收到第一触发信号u21时，将第二输入端接收到的gch信号持续输出至第二晶体管t2，使第二晶体管t2持续保持导通状态。

基于该种实施方式，当pd节点电压过低时，选择器可持续输出gch信号，使第二晶体管t2持续导通，即使后续接收到第二触发信号u22时，也不改变第二晶体管t2的导通状态，从而避免选择器和第二晶体管t2频繁切换状态。

可选地，在高电平触发模式下，还可根据实际需求对选择器持续输出gch信号的时间范围进行设置，使选择器在设置的时间范围内持续输出gch信号。

s904，开关电路404在导通状态下向goa单元电路中的下拉节点控制单元输出第一电平信号，使得下拉节点控制单元向goa单元电路中的下拉节点提供第一电平信号。

可选地，参照图8，开关电器中的第二晶体管t2在导通状态下，将该第二晶体管t2第一极接收到的gch信号输出至pd_cn节点，第七晶体管m7在pd_cn节点的gch信号的控制下导通，将该第七晶体管m7的第一极接收到的gch信号输出至pd节点，从而基于gch信号提升pd节点的电位。

下面结合图8以及图10所示的工作时序图，以高电平触发模式为例，对本申请实施例提供的信号增强方法的一种信号增强过程进行介绍：

阶段1：正常工作阶段

goa单元电路的第十晶体管m10正常工作，pd节点电压由第一高电平跳变至低电平，由图10可知，第一高电平的电位高于ref电压的电位，电压采样电路401的输出电压u1保持在第一高电平，电压比较电路402输出的触发信号u2保持在低电平，信号选择电路403的输出端out输出vgl信号，goa单元电路的输出端output的输出(即图10中的gate(n)信号)保持正常状态，画面显示正常。

阶段2：信号增强阶段

第十晶体管m10在长时间受gch信号的正向偏压后发生老化并关断，pd节点电压由低电平升至第二高电平，画面显示发生异常，显示面板若长时间高温运行也会加速该老化进程；由图10可知，第二高电平低于设置的ref电压，此时电压比较电路402输出的触发信号u2为高电平，信号选择电路403的输出端out输出gch信号(该输出持续到后续的阶段3)，控制备用的第二晶体管t2导通，使第二晶体管t2通过第七晶体管m7将gch信号输出至pd节点，以提升pd节点的电位。

阶段3：保持阶段

经过信号增强阶段的增强，本阶段中pd节点电压由第二高电平升至第一高电平并保持在第一高电平，增强了pd节点的驱动能力，goa单元电路保持正常输出状态，画面显示正常。

应用本申请实施例提供的技术方案，至少可以实现如下有益效果：

1)本申请实施例可通过电压采样电路对goa单元电路中pd节点电压进行监控和采集，通过电压比较电路对pd节点电压与参考电压端ref的参考电压进行比较，判断pd节点电压的大小，通过信号选择电路对开关电路进行控制，通过开关电路对pd节点进行控制，以提升pd节点电压，防止由于pd节点电压过低出现抖动横纹和闪屏不良。

2)基于第一晶体管m1和第一电容c1的共同作用，本申请实施例可的电压采样电路可屏蔽pd节点的低电平，实现对pd节点的高电平的监控和采集，根据pd节点的高电平可对晶体管是否老化和出现特性漂移进行判断，从而控制选择器的输出，使作为备用管的第二晶体管t2在pd节点的高电平降低到参考电压以下时导通，代替第十晶体管m10向goa单元电路的pd节点电压输出高电平，提升pd节点电压，增强pd节点的驱动能力，进而增加显示面板的寿命。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。