像素电路的制作方法

本揭示文件有关一种像素电路，尤指一种可补偿驱动晶体管临界电压变异的像素电路。

背景技术：

低温多晶硅薄膜晶体管(lowtemperaturepoly-siliconthin-filmtransistor，ltpstft)具有高载子迁移率与尺寸小的特点，适合应用于高解析度、窄边框以及低耗电的显示面板。目前业界广泛使用准分子激光退火(excimerlaserannealing，ela)技术来形成低温多晶硅薄膜晶体管的多晶硅薄膜。然而，由于准分子激光每一发的扫描功率并不稳定，不同区域的多晶硅薄膜会具有晶粒尺寸与数量的差异。因此，于显示面板的不同区域中，低温多晶硅薄膜晶体管的特性便会不同。

举例而言，不同区域的低温多晶硅薄膜晶体管会有着不同的临界电压(thresholdvoltage)，临界电压不同将会造成驱动电流产生差异，导致低温多晶硅薄膜晶体管的发光亮度不一致。在此情况下，显示面板在显示像时将会面临显示画面亮度不均匀的问题。

技术实现要素：

本发明提供一种像素电路，其主要系利用外部补偿电路以及缓冲电路，将补偿电压传送至像素电路内部进行补偿，解决临界电压变异产生的电流不均匀性，达到防止显示面板显示黑画面时的闪烁现象的功效。

本案的第一态样是在提供一种像素电路。该像素电路包含数据写入电路、发光二极管、驱动电路以及补偿电路。写入电路电性耦接至数据线、第一节点以及第二节点，用以接收扫描信号以及数据电压。发光二极管电性耦接至第二节点，用以接收第一电压。驱动电路电性耦接至第一节点以及第二节点并用以接收第二电压。补偿电路电性耦接至写入电路及接地端，用以接收控制信号、第一电压以及参考电压，并将补偿电压输出至写入电路。

本案的第二态样是在提供一种像素电路。该像素电路包含数据写入电路、驱动电路、发光二极管以及补偿电路。写入电路电性耦接至数据线以及第一节点，用以接收扫描信号。驱动电路电性耦接至第一节点以及第二节点，用以接收第一电压。发光二极管电性耦接至驱动电路并用以接收第二电压。补偿电路电性耦接至写入电路及接地端，用以接收控制信号以及第一电压，并将补偿电压输出至写入电路。

本案的第三态样是在提供一种像素电路。该像素电路包含数据写入电路、驱动电路、发光二极管以及补偿电路。写入电路电性耦接至数据线以及第一节点，用以接收扫描信号以及数据电压。驱动电路电性耦接至写入电路以及第二节点，用以接收第一电压。发光二极管电性耦接至驱动电路并用以接收第二电压。补偿电路电性耦接至电流源以及写入电路，用以接收电流源以及第一电压，并将数据电压输出至写入电路。

本发明的像素电路可利用外部补偿电路以及缓冲电路，将外部补偿电路产生的补偿电压传送至像素电路内部进行补偿，解决临界电压变异产生的电流不均匀性，达到防止显示面板显示黑画面时的闪烁现象的功效。

附图说明

为让揭示文件的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为根据本揭示文件一实施例的像素电路的电路图；

图2为根据本揭示文件一实施例的像素电路的运作时序图；

图3为根据本揭示文件一实施例的像素电路的电路图；

图4为根据本揭示文件一实施例的像素电路的运作时序图；

图5为根据本揭示文件一实施例的像素电路的电路图；以及

图6为根据本揭示文件一实施例的像素电路的运作时序图。

其中，附图标记：

100、200、300：像素电路

110、210、310：写入电路

120、220、320：发光二极管

130、230、330：驱动电路

140、240、340：补偿电路

141、341：运算放大器

241：加法器

dl：数据线

vdata：数据电压

idata：数据源

scan[n]：扫描信号

n1、n2、n3、n4、n5、n6、n7、n8、n9：节点

vdd：工作电压

vss：系统低电压

vref：参考电压

ctl：控制信号

ph：高电平

pl：低电平

id1、id2、id3：驱动电流

t1～t12：晶体管

c1～c6：电容

tp1：重置阶段

tp2：补偿阶段

tp3：写入阶段

tp4：发光阶段

具体实施方式

以下将配合相关图式来说明本发明的实施例。在图式中，相同的标号表示相同或类似的元件或方法流程。

请参阅图1。图1为根据本揭示文件一实施例的像素电路100的电路图。如图1所绘示，像素电路100包含数据写入电路110、发光二极管120、驱动电路130以及补偿电路140。像素电路100可控制流经发光二极管120的驱动电流id1的大小，进而使发光二极管120产生不同的灰阶亮度。

承上述，写入电路110电性耦接至数据线dl、节点n1及n2，用以接收扫描信号scan[n]以及由数据线dl输入的数据电压vdata。发光二极管120的第一端电性耦接至节点n2，发光二极管120的第二端用以接收工作电压vdd。驱动电路130电性耦接至节点n1及n2，并用以接收系统低电压vss。补偿电路140电性耦接至写入电路110及接地端，用以接收控制信号ctl、工作电压vdd以及参考电压vref，并将补偿电压输出至写入电路110。

写入电路110包含晶体管t1及t2，晶体管t1的第一端电性耦接至数据线dl，晶体管t1的第二端电性耦接至节点n1，晶体管t1的控制端电性耦接至扫描信号scan[n]。晶体管t2的第一端电性耦接至节点n2，晶体管t2的第二端电性耦接至补偿电路140，晶体管t2的控制端电性耦接至扫描信号scan[n]。写入电路110用以根据扫描信号scan[n]和数据电压vdata决定节点n1的电压电平，以及根据补偿电路140输入的补偿电压决定节点n2的电压。

驱动电路130包含晶体管t3及电容c1，晶体管t3的第一端用以接收系统低电压vss，晶体管t3的第二端电性耦接至节点n2，晶体管t3的控制端电性耦接至节点n1。电容c1的第一端电性耦接至节点n1，电容c1的第二端电性耦接至节点n2，驱动电路130用以产生驱动电流id1至发光二极管120。

补偿电路140包含晶体管t4及t5、电容c2以及运算放大器141，晶体管t4的第一端电性耦接至工作电压vdd，晶体管t4的第二端电性耦接至节点n3，晶体管t4的控制端电性耦接至控制信号ctl。晶体管t5的第一端电性耦接至接地端，晶体管t5的第二端电性耦接至节点n3，晶体管t5的控制端电性耦接至参考电压vref。电容c2的第一端电性耦接至节点n3，电容c2的第二端电性耦接至接地端。运算放大器141的第一输入端电性耦接至节点n3，运算放大器141的第二输入端电性耦接至运算放大器141的输出端，运算放大器141的输出端电性耦接至数据线dl及写入电路110，运算放大器141用以输出补偿电压。

实作上，晶体管t1～t5可以用p型的低温多晶硅薄膜晶体管来实现，但本实施例并不以此为限。例如，晶体管t1～t5也可以用p型的非晶硅(amorphoussilicon)薄膜晶体管或其他型式的薄膜晶体管来实现。

以下将配合图1和图2来进一步说明像素电路100的运作方式，图2为根据本揭示文件一实施例的像素电路100的运作时序图。如图2所示，在像素电路100的运作过程中，工作电压vdd工作于高电平vhigh(高于参考电压vref)，控制信号ctl和扫描信号scan[n]会于高电平ph和低电平pl之间切换。

于此实施例中，由于激光扫描的方向与数据线dl的方向平行，因此如果激光发出的能量一致，即可假设补偿电路140中晶体管t5的特性(例如，临界电压)与晶体管t3的特性类似，因此可以将节点n3的电压用于对同一列的像素电路进行补偿。

承上述，在重置阶段tp1中，控制信号ctl为低电平pl，使得晶体管t4为导通状态，将节点n3的电压电平重置到高电平vhigh。接着，于补偿阶段tp2中，控制信号ctl为高电平ph，使得晶体管t4从导通状态转态为关闭状态，因此节点n3的电压会通过晶体管t5将原本于高电平vhigh的电压放电至补偿电压vref+|vth5|。接着运算放大器141由于虚接地(virtualground)的特性，会让运算放大器141的正端及负端的电压值相同，而运算放大器141的负端又耦接至输出端，因此运算放大器141会将补偿电压vref+|vth5|输出至写入电路110的晶体管t2。

承上述，于写入阶段tp3中，扫描信号scan[n]为低电平pl，使得晶体管t1及t2为导通状态，数据电压vdata由数据线dl输入至节点n1，补偿电压vref+|vth5|由补偿电路140输入至节点n2。接着，于发光阶段tp4中，扫描信号scan[n]为高电平ph，使得晶体管t1及t2转态为关闭状态，由于节点n1的数据电压vdata和节点n2的补偿电压vref+|vth5|的电压差值，使得晶体管t3为导通状态，使得晶体管t3产生的驱动电流id1由《公式1》可得知。再者，由于假设晶体管t3的特性与晶体管t5类似，因此晶体管t3的临界电压|vth3|与晶体管t5的临界电压|vth5|相同，两者可相互抵消，《公式1》如下所示：

id＝k(vref+|vth5|-vdata-|vth3|)²

＝k(vref-vdata)²《公式1》

于此实施例中，由《公式1》可知，驱动电流id1与驱动电路130的临界电压无关。因此，即使显示面板中不同区域的驱动晶体管130具有不同的特性(例如，不同的临界电压)，驱动电流id1和数据电压vdata仍会维持固定的对应关系。

于另一实施例中，请参阅图3。图3为根据本揭示文件一实施例的像素电路200的电路图。如图3所绘示，像素电路200包含数据写入电路210、发光二极管220、驱动电路230以及补偿电路240。像素电路200可控制流经发光二极管220的驱动电流id2的大小，进而使发光二极管220产生不同的灰阶亮度。

承上述，写入电路210电性耦接至数据线dl以及节点n1，用以接收扫描信号scan[n]以及由数据线dl输入的数据电压vdata和补偿电压。驱动电路230电性耦接至节点n1及n2，用以接收工作电压vdd。发光二极管220电性耦接至驱动电路230并用以接收系统低电压vss。补偿电路240电性耦接至写入电路210及接地端，用以接收控制信号ctl以及工作电压vdd，并将补偿电压输出至写入电路210。

写入电路210包含晶体管t6，晶体管t6的第一端电性耦接至数据线dl，晶体管t6的第二端电性耦接至节点n4，晶体管t6的控制端电性耦接至扫描信号scan[n]。写入电路210用以根据扫描信号scan[n]以及数据电压vdata和补偿电压的总和决定节点n4的电压电平。

驱动电路230包含晶体管t7及电容c3，晶体管t7的第一端电性耦接至节点n5，晶体管t7的第二端电性耦接至发光二极管220，晶体管t7的控制端电性耦接至节点n4。电容c3的第一端电性耦接至节点n4，电容c3的第二端电性耦接至节点n5，驱动电路230用以产生驱动电流id2至发光二极管220。

补偿电路240包含晶体管t8及t9、电容c4以及加法器241，晶体管t8的第一端电性耦接至接地端，晶体管t8的第二端电性耦接至节点n6，晶体管t8的控制端电性耦接至控制信号ctl。晶体管t9的第一端电性耦接至工作电压vdd，晶体管t5的第二端电性耦接至节点n6，晶体管t9的控制端电性耦接至节点n6。电容c4的第一端电性耦接至节点n6。加法器241电性耦接至电容c4的第二端、数据线dl及写入电路210，加法器241接收源极集成电路(sourceic)输入的数据电压vdata后，会将数据电压vdata和补偿电压合并后输出。

实作上，晶体管t6～t9可以用p型的低温多晶硅薄膜晶体管来实现，但本实施例并不以此为限。例如，晶体管t6～t9也可以用p型的非晶硅(amorphoussilicon)薄膜晶体管或其他型式的薄膜晶体管来实现。

以下将配合图3和图4来进一步说明像素电路200的运作方式，图4为根据本揭示文件一实施例的像素电路200的运作时序图。如图4所示，在像素电路200的运作过程中，工作电压vdd工作于高电平vhigh(高于参考电压vref)，控制信号ctl和扫描信号scan[n]会于高电平ph和低电平pl之间切换。

于此实施例中，补偿电路240中晶体管t9的特性(例如，临界电压)与晶体管t7的特性类似，且晶体管t9与晶体管t7位于同一列，因此可以将节点n6的电压用于对同一列的像素电路进行补偿。

承上述，在重置阶段tp1中，控制信号ctl为低电平pl，使得晶体管t8为导通状态，将节点n6的电压电平拉低至低电平vlow。接着，于补偿阶段tp2中，控制信号ctl为高电平ph，使得晶体管t8从导通状态转态为关闭状态，因此节点n6的电压会放通过晶体管t9将原本于低电平vlow的电压充电至补偿电压vdd-|vth9|。接着加法器241会将补偿电压vdd-|vth9|与数据电压vdata相加后再输出至写入电路210的晶体管t6。

承上述，于写入阶段tp3中，扫描信号scan[n]为低电平pl，使得晶体管t6为导通状态，补偿电压vdd-|vth9|与数据电压vdata由数据线dl输入至节点n4。接着，于发光阶段tp4中，扫描信号scan[n]为高电平ph，使得晶体管t6转态为关闭状态，由于节点n4的电压为vdata+vdd-|vth9|和节点n5的工作电压vdd的电压差值，使得晶体管t7为导通状态，使得晶体管t7产生的驱动电流id2由《公式2》可得知。再者，由于假设晶体管t9的特性与晶体管t7类似，因此晶体管t9的临界电压|vth9|与晶体管t7的临界电压|vth7|相同，两者可相互抵消，《公式2》如下所示：

id＝k(vsg-|vth7|)²

＝k(vdd-vdata-vdd+|vth9|-|vth7|)²

＝k(-vdata)²《公式2》

于此实施例中，由《公式2》可知，驱动电流id2与驱动电路230的临界电压无关。因此，即使显示面板中不同区域的驱动晶体管230具有不同的特性(例如，不同的临界电压)，驱动电流id2和数据电压vdata仍会维持固定的对应关系。

于另一实施例中，请参阅图5。图5为根据本揭示文件一实施例的像素电路300的电路图。如图5所绘示，像素电路300包含数据写入电路310、发光二极管320、驱动电路330以及补偿电路340。像素电路300可控制流经发光二极管320的驱动电流id3的大小，进而使发光二极管320产生不同的灰阶亮度。

承上述，写入电路310电性耦接至数据线dl以及节点n1，用以接收扫描信号scan[n]以及由数据线dl输入的电流源idata。驱动电路330电性耦接至节点n7及n8，用以接收工作电压vdd。发光二极管320电性耦接至驱动电路330并用以接收系统低电压vss。补偿电路340电性耦接至写入电路310及接地端，用以根据电流源idata决定数据电压vdata，并将数据电压vdata输出至写入电路310。

写入电路310包含晶体管t10，晶体管t10的第一端电性耦接至数据线dl，晶体管t10的第二端电性耦接至节点n7，晶体管t10的控制端电性耦接至扫描信号scan[n]。写入电路310用以根据扫描信号scan[n]以及电流源idata决定节点n7的电压电平。

驱动电路330包含晶体管t11及电容c5，晶体管t11的第一端电性耦接至节点n8，晶体管t11的第二端电性耦接至发光二极管320，晶体管t11的控制端电性耦接至节点n7。电容c5的第一端电性耦接至节点n7，电容c5的第二端电性耦接至节点n8，驱动电路330用以产生驱动电流id3至发光二极管320。

补偿电路340包含晶体管t12、电容c6以及运算放大器341，晶体管t12的第一端电性耦接至工作电压vdd，晶体管t12的第二端电性耦接至电流源idata，晶体管t4的控制端电性耦接至节点n9。电容c6的第一端电性耦接至晶体管t12的第一端，电容c6的第二端电性耦接至节点n9。运算放大器341的第一输入端电性耦接至节点n9，运算放大器341的第二输入端电性耦接至运算放大器341的输出端，运算放大器341的输出端电性耦接至数据线dl及写入电路310，运算放大器341用以输出数据电压vdata。

实作上，晶体管t10～t12可以用p型的低温多晶硅薄膜晶体管来实现，但本实施例并不以此为限。例如，晶体管t10～t12也可以用p型的非晶硅(amorphoussilicon)薄膜晶体管或其他型式的薄膜晶体管来实现。

以下将配合图5和图6来进一步说明像素电路300的运作方式，图5为根据本揭示文件一实施例的像素电路300的运作时序图。如图6所示，在像素电路300的运作过程中，工作电压vdd工作于高电平vhigh，扫描信号scan[n]会于高电平ph和低电平pl之间切换。

于此实施例中补偿电路340中晶体管t12的特性(例如，临界电压)与晶体管t11的特性类似，且晶体管t11和晶体管t12位于同一列，因此可以将节点n9的电压用于对同一列的像素电路进行补偿。

于写入阶段tp3中，源极集成电路(sourceic)提供的电流源idata流过晶体管t12，可以决定节点n9的电压，节点n9的电压可由《公式3》得知，接着将节点n9的电压视为数据电压vdata。接着，运算放大器341由于虚接地(virtualground)的特性，会让运算放大器341的正端及负端的电压值相同，而运算放大器341的负端又耦接至输出端，因此运算放大器341会将数据电压vdata输出至写入电路310的晶体管t10，并且此时扫描信号scan[n]为低电平pl，使得晶体管t10为导通状态，数据电压vdata由数据线dl输入至节点n7。《公式3》如下所示：

idata＝k(vsg-|vth12|)²

＝k(vdd-vg_t12-|vth12|)²

接着，于发光阶段tp4中，扫描信号scan[n]为高电平ph，使得晶体管t10转态为关闭状态，由于节点n7数据电压vdata和节点n8的工作电压vdd的电压差值，使得晶体管t11为导通状态，使得晶体管t11产生的驱动电流id3由《公式4》可得知。再者，由于假设晶体管t11的特性与晶体管t12类似，因此晶体管t11的临界电压|vth11|与晶体管t12的临界电压|vth12|相同，两者可相互抵消，《公式4》如下所示：

于此实施例中，由《公式4》可知，驱动电流id3与驱动电路330的临界电压无关。因此，即使显示面板中不同区域的驱动晶体管330具有不同的特性(例如，不同的临界电压)，驱动电流id3和数据源idata仍会维持固定的对应关系。

综上所述，本发明的像素电路可利用外部补偿电路、缓冲电路(buffercircuit)或是加法器的电路架构，将外部补偿电路产生的补偿电压传送至像素电路内部进行补偿，解决临界电压变异产生的电流不均匀性，达到防止显示面板显示黑画面时的闪烁现象，进而增加显示画面的对比度的功效。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本发明的较佳实施例，凡依本发明请求项所做的均等变化与修饰，皆应属本发明的涵盖范围。