像素电路及其驱动方法、和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、和显示装置。

背景技术：

近年来，得益于有源矩阵有机发光二极管(active-matrixorganiclight-emittingdiode，简称amoled)显示器的优异显示效果，国内外amoled产业发展迅速，各种像素电路相继被开发出来。但是，在实际生产中所用到的准分子激光退火(excimerlaserannel，简称ela)及掺杂(doping)工艺并不能够保证薄膜晶体管(thinfilmtransistor，简称tft)的均一性良好，从而存在阈值电压vth偏差现象。

阈值电压vth的偏差会导致像素在发光阶段各像素的亮度均一性很差，造成显示装置显示效果不佳的问题。

技术实现要素：

本发明实施例提供一种像素电路及其驱动方法、和显示装置，以解决现有技术中由于tft的阈值电压vth偏差，导致显示装置显示效果不佳的问题。

为了解决上述技术问题，本发明提供技术方案如下：

第一方面，本发明实施例提供一种像素电路，包括发光元件、数据写入子电路、发光控制子电路、储能子电路和驱动子电路；

所述数据写入子电路用于在数据写入控制线提供的数据写入控制信号的控制下，控制数据线上的电压信号写入所述驱动子电路的控制端；

所述发光控制子电路用于在发光控制线提供的发光控制信号的控制下，控制所述驱动子电路的第一端与所述发光元件之间连通；

所述驱动子电路的第二端与电源电压端连接，所述驱动子电路用于在其控制端的电位的控制下，控制所述驱动子电路的第一端与所述驱动子电路的第二端之间连通；

所述储能子电路分别与所述驱动子电路的控制端、所述驱动子电路的第一端和所述发光控制线连接，用于控制所述驱动子电路的第一端的电位。

进一步地，所述储能子电路包括第一存储电容和第二存储电容；

所述第一存储电容的第一端与所述驱动子电路的控制端连接，所述第二存储电容的第二端与所述驱动子电路的第一端连接；

所述第二存储电容的第一端与所述驱动子电路的第一端连接，所述第二存储电容的第二端与所述发光控制线连接。

进一步地，所述数据写入子电路包括数据写入晶体管，所述数据写入晶体管的控制极与数据写入控制线连接，所述数据写入晶体管的第一极与所述驱动子电路的控制端连接，所述数据写入晶体管的第二极与所述数据线连接。

进一步地，所述发光控制子电路包括发光控制晶体管，所述发光控制晶体管的控制极与所述发光控制线连接，所述发光控制晶体管的第一极与所述发光元件连接，所述数据写入晶体管的第二极与所述驱动子电路的第一端连接。

进一步地，所述像素电路还包括防误亮晶体管、复位信号线和初始电压信号线，所述防误亮晶体管的控制极与所述复位信号线连接，所述防误亮晶体管的第一极与所述发光元件连接，所述防误亮晶体管的第二极与所述初始电压信号线连接。

进一步地，所述驱动子电路包括驱动晶体管；

所述驱动晶体管的控制极为所述驱动子电路的控制端，所述驱动晶体管的第一极为所述驱动子电路的第一端，所述驱动晶体管的第二极为所述驱动子电路的第二端。

进一步地，所述发光元件为有机发光二极管；

所述发光控制子电路与所述有机发光二极管的阳极连接，所述有机发光二极管的阴极与阴极电压端连接。

第二方面，本发明实施例还提供一种像素电路的驱动方法，应用于如上所述的像素电路，显示周期包括依次设置的重置阶段和补偿阶段，所述像素驱动方法包括：

在重置阶段，所述数据写入子电路在数据写入控制信号的控制下，向驱动子电路的控制端提供数据线上的参考电压，以使得所述驱动子电路的第一端与所述驱动子电路的第二端之间连通，发光控制子电路在发光控制信号的控制下，控制所述驱动子电路的第一端与发光元件之间连通，以重置所述驱动子电路的第一端的电位；

在补偿阶段，发光控制子电路在发光控制信号的控制下，控制断开所述驱动子电路的第一端与所述发光元件之间的连接，所述驱动子电路在其控制端的控制下，控制该驱动子电路的第一端与该驱动子电路的第二端之间连通，以通过电源电压端输入的电源电压为储能子电路充电，以提升所述驱动子电路的第一端的电位至预设电位。

进一步地，所述显示周期还包括依次设置于所述补偿阶段之后的数据写入阶段和发光阶段；所述像素驱动方法还包括：

在所述数据写入阶段，所述数据写入子电路在数据写入控制信号的控制下，向所述驱动子电路的控制端提供写入所述数据线上的数据电压，所述发光控制子电路在发光控制信号的控制下，控制断开所述驱动子电路的第一端与所述发光元件之间的连接，所述驱动子电路在其控制端的控制下，控制所述驱动子电路的第一端与第二端之间连通，以通过电源电压端输入的电源电压为储能子电路充电，从而提升所述驱动子电路的第一端的电位；其中，所述数据写入控制线在所述数据线提供数据电压的时长达到预设时长时，向所述数据写入子电路输出停止写入控制信号，以断开所述驱动子电路的控制端与所述数据线的连接；

在发光阶段，所述数据信号写入模块断开与所述驱动子电路的控制端之间的连接，所述发光控制子电路在发光控制信号的控制下，控制所述驱动子电路的第一端与所述发光元件之间连通，所述驱动子电路驱动所述发光元件基于所述数据电压进行发光。

第三方面，本发明实施例还提供一种显示装置，包括如上所述的像素电路。

本发明提供的技术方案中，能够在数据线上的数据电压写入驱动子电路的控制端之前，补偿驱动子电路的第一端的电位，以降低甚至消除后续驱动子电路中阈值电压vth偏移对发光的影响，提高各像素内发光元件发光亮度的均一性，进而提高显示装置的显示效果。因此，本发明提供的技术方案能够提高显示装置的显示效果。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中像素电路的结构示意图；

图2为本发明一实施例提供的像素电路的结构示意图；

图3为本发明一实施例提供的像素电路的结构示意图；

图4为本发明一实施例提供的像素电路的结构示意图；

图5为本发明一实施例提供像素电路的驱动方法在一帧画面的显示时长内数据线、数据写入控制线和发光控制线的信号时序图；

图6为本发明一实施例提供像素电路各部分在数据写入阶段和补偿阶段的状态示意图；

图7为本发明一实施例提供像素电路各部分在发光阶段的状态示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

现有技术中，以最基本的2t1c电路为例，如图1所示，第一晶体管t1的栅极连接栅线scan，t1的源极连接数据信号线data，t1的漏极与第二晶体管t2的栅极及电容c的一端连接；第二晶体管t2的源极连接高电压信号端vdd，漏极连接有机发光二极管d的阳极；有机发光二极管d的阴极电性连接公共接地电极vss；电容c的一端连接第一晶体管t1的漏极，另一端连接第二晶体管t2的源极。栅线scan控制第一晶体管t1打开，数据信号线data的数据信号电压经过第一晶体管t1进入到第二晶体管t2的栅极及电容c，然后第一晶体管t1闭合，由于电容c作用，第二晶体管t2的栅极电压仍可继续保持数据信号电压，使得第二晶体管t2处于导通状态，高电压信号端vdd与数据信号电压对应的驱动电流通过第二晶体管t2进入有机发光二级管d，驱动有机发光二级管d发光。

然而，由于上述晶体管制作的的工艺缺陷，第二晶体管t2的阈值电压vth在有机发光二极管d发光过程中会发生不同程度的漂移，在采用上述2t1c驱动子电路进行驱动时，各像素的亮度均一性较差，造成显示装置显示效果不佳的问题。

本发明实施例针对上述问题，提供一种像素电路及其驱动方法、和显示装置，能够提高各像素内发光元件发光亮度的均一性，进而提高显示装置的显示效果。

本发明实施例提供一种像素电路100，如图2所示，包括发光元件110、数据写入子电路120、发光控制子电路130、储能子电路140和驱动子电路150；

所述数据写入子电路120用于在数据写入控制线x提供的数据写入控制信号的控制下，控制数据线dl上的电压信号写入所述驱动子电路150的控制端；

所述发光控制子电路130用于在发光控制线em提供的发光控制信号的控制下，控制所述驱动子电路150的第一端与所述发光元件110之间连通；

所述驱动子电路150的第二端与电源电压端vdd连接，所述驱动子电路150用于在其控制端的电位的控制下，控制所述驱动子电路150的第一端与所述驱动子电路150的第二端之间连通；

所述储能子电路140分别与所述驱动子电路150的控制端、所述驱动子电路150的第一端和所述发光控制线em连接，用于控制所述驱动子电路150的第一端的电位。

本发明实施例中，能够在数据线上的数据电压写入驱动子电路的控制端之前，补偿驱动子电路的第一端的电位，以降低甚至消除后续驱动子电路中阈值电压vth偏移对发光的影响，提高各像素内发光元件发光亮度的均一性，进而提高显示装置的显示效果。因此，本发明提供的技术方案能够提高显示装置的显示效果。

上述发光元件可以为有机发光二极管(organiclight-emittingdiode，简称oled)，所述发光控制子电路130与所述oled的阳极连接，所述oled的阴极与公共接地端vss连接。通过控制流过oled的电流即能够控制发光元件的发光亮度，便于提高显示装置中各发光元件发光亮度的均一性。当然，发光元件还可以是其他发光二极管，例如：量子发光二极管(quantumdotlightemittingdiodes，简称qled)、多分区布光独立控制发光二极管uled等。

上述数据写入子电路120的控制端与数据写入控制线x连接，从而数据写入子电路120的控制端能够接收到数据写入控制线x提供的数据写入控制信号。数据写入子电路120的第一端与驱动子电路150的控制端连接，数据写入子电路120的第二端与数据线dl连接。在数据写入子电路120的控制端接收到数据写入控制信号时，数据写入子电路120的第一端和数据写入子电路120的第二端导通，从而数据线dl上的电压信号能够写入至驱动子电路150的控制端。

上述发光控制子电路130的控制端与发光控制线em连接，从而发光控制子电路130的控制端能够接收到发光控制线em提供的发光控制信号。发光控制子电路130的第一端与发光元件110连接，发光控制子电路130的第二端与驱动子电路150的第一端连接。在发光控制子电路130的控制端接收到发光控制信号时，发光控制子电路130的第一端和发光控制子电路130的第二端导通，从而能够控制所述驱动子电路150的第一端与所述发光元件110之间连通。

上述驱动子电路150的第二端与电源电压端vdd连接，在数据写入子电路120的第一端与数据写入子电路120的第二端导通时，根据驱动子电路150的控制端的电位(即数据线dl提供的电压信号)来控制驱动子电路150的第一端和驱动子电路150的第二端之间导通。从而电源电压端vdd的电能能够传递至驱动子电路150的第一端，提升驱动子电路150的第一端的电位。

上述储能子电路140与驱动子电路150的第一端连接，驱动子电路150的第一端和驱动子电路150的第二端之间导通后，电源电压端vdd的电能从驱动子电路150的第一端经过第二端进入储能子电路140，在储能子电路140与发光元件110之间断开的情况下，驱动子电路150的第一端和驱动子电路150的第二端之间导通的时间越长，驱动子电路150的第一端的电位越高。

进一步地，如图3所示，所述储能子电路140包括第一存储电容c1和第二存储电容c2；

所述第一存储电容c1的第一端与所述驱动子电路150的控制端连接，所述第一存储电容c1的第二端与所述驱动子电路150的第一端连接；

所述第二存储电容c2的第一端与所述驱动子电路150的第一端连接，所述第二存储电容c2的第二端与所述发光控制线em连接。

其中，第一存储电容c1的第二端的电位，即为第一存储电容c2的第一端的电位，即为驱动子电路150第一端的电位。

第一存储电容c1用于存储驱动子电路150的控制端与驱动子电路150的第一端之间的电压。第二存储电容c2用于通过发光控制线em提供的电压信号拉低驱动子电路150的第一端的电位，另外，在数据线dl提供的数据电压写入驱动子电路150的控制端时，由于第一存储电容c1和第二存储电容c2的分压作用，将驱动子电路150控制端与第一端之间的电压差拉大，使得满足发光阶段驱动子电路150控制端与第一端之间的电压差要大于发光所需阈值电压的条件。

在具体的实施例中，控制极可以写成栅极，第一极可以写成源极，第二极可以写成漏极，并可以写明t1为n型薄膜晶体管。

进一步地，如图3所示，所述数据写入子电路120包括数据写入晶体管t1，所述数据写入晶体管t1的控制极与数据写入控制线x连接，所述数据写入晶体管t1的第一极与所述驱动子电路150的控制端连接，所述数据写入晶体管t1的第二极与所述数据线dl连接。

本实施例中，数据写入控制线x通过向数据写入晶体管t1的控制极输入高电平信号，能够使数据写入晶体管t1的第一端和数据写入晶体管t1的第二端导通，从而数据线dl上的电压信号能够写入驱动子电路150的控制端。数据写入控制线x通过向数据写入晶体管t1的控制极输入低电平信号，能够使数据写入晶体管t1的第一端和晶体管t1的第二端断开，从而数据线dl上的电压信号不能够写入驱动子电路150的控制端。

其中，如图3所示，数据写入控制线x可以为栅线gate，在一帧画面显示时段中，栅线gate提供扫描信号时数据写入晶体管t1的控制极接收高电平信号，能够使数据写入晶体管t1的第一端和晶体管t1的第二端导通，使数据线dl上的电压信号能够写入驱动子电路150的控制端。

其中，数据线dl提供的高电平信号为数据电压信号，数据线提供的低电平信号为参考电压信号。

进一步地，如图3所示，所述发光控制子电路130包括发光控制晶体管t2，所述发光控制晶体管t2的控制极与所述发光控制线em连接，所述发光控制晶体管t2的第一极与所述发光元件110连接，所述发光控制晶体管t2的第二极与所述驱动子电路150的第一端连接。

t2的控制极可以写成栅极，第一极可以写成源极，第二极可以写成漏极，并可以写明t2为n型薄膜晶体管。

本实施例中，发光控制线em通过向发光控制晶体管t2的控制极输入高电平信号，能够使发光控制晶体管t2的第一端和发光控制晶体管t2的第二端导通，从而驱动子电路150第一端能够与发光元件110的第二端连接，发光元件110可以进行发光。发光控制线em通过向发光控制晶体管t2的控制极输入低电平信号，能够使发光控制晶体管t2的第一端和发光控制晶体管t2的第二端断开，从而驱动子电路150第一端无法与发光元件110的第二端连接，发光元件110无法进行发光。

通过发光控制线em控制发光控制晶体管t2的通断，从而控制发光元件110的发光和储能子电路140的储能。

进一步地，如图4所示，所述像素电路还包括防误亮晶体管t4、复位信号线reset和初始电压信号线init，所述防误亮晶体管t4的控制极与所述复位信号线reset连接，所述防误亮晶体管t4的第一极与所述发光元件连接，所述防误亮晶体管t4的第二极与所述初始电压信号线init连接。

在一帧画面显示时段中，需要重置驱动子电路150的第一端的电位，此过程中发光控制晶体管t2的第一端和发光控制晶体管t2的第二端会处于导通状态，此时如图2所示，容易误触发发光元件110发光，影响显示装置的显示效果。

本实施例中，如图4所示，增加了防误亮晶体管t4、复位信号线reset和初始电压信号线init，在上述可能误触发发光元件110发光的阶段，通过复位信号线reset导通防误亮晶体管t4的第一极和防误亮晶体管t4的第二极，从而将发光元件的电压拉低至vinit，避免发光元件110发光，在发光阶段前断开防误亮晶体管t4的第一极和防误亮晶体管t4的第二极的连接，确保发光元件110正常发光。

以发光元件110为oled，且处于上述可能误触发发光元件110发光的阶段为例，防误亮晶体管t4的第一极与oled的阳极连接，oled的阴极与公共接地端vss连接，从而在复位信号线reset导通防误亮晶体管t4的第一极和防误亮晶体管t4的第二极时，使oled的阳极电位拉低至vinit，此时oled的阳极电位vinit与阴极电位vss的压差低于oled能够发光的电压。可以在发光控制线em关断发光控制晶体管t2之前，提前将vinit增加至驱动子电路150的第一端，进一步降低驱动子电路150的第一端的电位，之后随着发光控制线em关断发光控制晶体管t2，又可以进一步降低驱动子电路150的第一端的电位，并且可以提高发光元件110用于显示时的对比度。

复位信号线reset与数据写入控制线x的上升沿相同，复位信号线reset的下降沿可以早于数据写入控制线x的下降沿也可以与数据写入控制线x的下降沿相同，为了减少信号数量，简化像素电路，数据写入控制线x的信号可以复用为复位信号线reset的信号。

防误亮晶体管t4、复位信号线reset和初始电压信号线init配合，既可以避免发光元件110误发光，又可以提升发光元件110用于显示时的对比度，同时还可以重置驱动子电路150的第一端的电位，利于驱动子电路150的控制端与驱动子电路150的第一端之间的压差大于阈值电压vth，从而便于对驱动子电路150的第一端进行充电，使驱动子电路150的第一端更快的获取驱动子电路150的阈值电压vth。

进一步地，如图3所示，所述驱动子电路150包括驱动晶体管t3；

所述驱动晶体管t3的控制极为所述驱动子电路150的控制端，所述驱动晶体管t3的第一极为所述驱动子电路150的第一端，所述驱动晶体管t3的第二极为所述驱动子电路150的第二端。

通过数据写入子电路120向驱动晶体管t3的控制端提供不同高低电位的电压信号，从而控制与驱动晶体管t3的第二端连接的电源电压端调整驱动晶体管t3的第一端的电位。

需要说明的是，上述提到的数据写入晶体管t1、发光控制晶体管t2、驱动晶体管t3和防误亮晶体管t4，可以是p型晶体管，此时第一极为漏极，第二极为源极；也可以是n型晶体管，此时第一极为源极，第二极为漏极。上述晶体管可以均为同型晶体管，也可以分别为不同的晶体管，此处不作限定。

本发明实施例还提供一种像素电路的驱动方法，应用于如上所述的像素电路，显示周期包括依次设置的重置阶段和补偿阶段，所述像素驱动方法包括：

在重置阶段，所述数据写入子电路在数据写入控制信号的控制下，向驱动子电路的控制端提供数据线上的参考电压，以使得所述驱动子电路的第一端与所述驱动子电路的第二端之间连通，发光控制子电路在发光控制信号的控制下，控制所述驱动子电路的第一端与发光元件之间连通，以重置所述驱动子电路的第一端的电位；

在补偿阶段，发光控制子电路在发光控制信号的控制下，控制断开所述驱动子电路的第一端与所述发光元件之间的连接，所述驱动子电路在其控制端的控制下，控制该驱动子电路的第一端与该驱动子电路的第二端之间连通，以通过电源电压端输入的电源电压为储能子电路充电，以提升所述驱动子电路的第一端的电位至预设电位。

本发明提供的技术方案中，能够在补偿阶段补偿驱动子电路的第一端的电位，以降低甚至消除后续驱动子电路中阈值电压vth偏移对发光的影响，提高各像素内发光元件发光亮度的均一性，进而提高显示装置的显示效果。因此，本发明提供的技术方案能够提高显示装置的显示效果。

以下均以驱动子电路包括驱动晶体管t3为例进行说明。

发光控制线、数据写入控制线和数据线在一帧画面的显示时长内的电位变化如图5所示，其中，重置阶段对应图5中的ⅰ，补偿阶段对应图5中的ⅱ。

重置阶段的像素电路如图3所示，数据写入控制线x向数据写入子电路的控制端提供高电平信号(数据写入控制信号)，从而数据写入子电路的第一端和数据写入子电路的第二端连接，此时数据线dl提供参考电压vref，从而参考电压vref写入驱动晶体管t3的控制端，另外，发光控制线em向发光控制子电路提供高电平信号，使发光控制子电路的第二端与发光控制子电路的第一端连通。此时，驱动晶体管t3的控制端的电位为参考电压vref，驱动晶体管t3的第一端的电位为(vref-vg)×c1/(c1+c2)+vs，其中，vgs为前一帧时驱动晶体管t3的控制极的电压vg与驱动晶体管t3的第一极vs之间的电压差，vgs＞vth，vref-(vref-vg)×c1/(c1+c2)+vs＜0，以重置所述驱动晶体管t3的第一极的电位。

补偿阶段的像素电路各部分的状态示意图如图6所示，数据写入控制线x向数据写入子电路的控制端提供高电平信号(数据写入控制信号)，从而数据写入子电路的第一端和数据写入子电路的第二端连接，此时数据线dl提供参考电压vref，从而参考电压vref写入驱动晶体管t3的控制端。而发光控制线em向发光控制子电路提供低电平信号，使发光控制子电路的第二端与发光控制子电路的第一端断开。此时，驱动晶体管t3的控制端的电位为参考电压vref，而驱动晶体管t3的第一端的电位下拉至(vref-vg)×c1/(c1+c2)+vs+(vl-vh)×c2/(c1+c2)，其中，vl为使数据写入子电路或发光控制子电路导通的高电平电压，vh为使数据写入子电路或发光控制子电路关断的低电平电压。由于一般vl-vh都会比较低(vl约为-5v，vh约为5v，但不以此为限)，所以会导致驱动晶体管t3的第一端的电位很低。

本实施例中，vref＜vdd，因此驱动晶体管t3的vgd＝vref-vdd＜0且vgs＝vn1-vn2>vth，vgd为驱动晶体管t3的控制极的电压vg与驱动晶体管t3的第二极的电压vd之间的电压差。基于vgs及vgd的情况，可以确定驱动晶体管t3工作于饱和区，所以此时电源电压端vdd能够通过驱动晶体管t3会向驱动晶体管t3的第一端进行充电(或者说向储能子电路充电)，所以驱动晶体管t3的第一端的电位最终会达到vref-vth，及上述预设电压，达到补偿驱动晶体管t3的阈值电压vth的目的。在驱动晶体管t3的第一端的电位达到vref-vth时，驱动晶体管t3处于截止状态，即驱动晶体管t3的第一端与驱动晶体管t3的第二端断开。

进一步地，所述显示周期还包括依次设置于所述补偿阶段之后的数据写入阶段和发光阶段；所述像素驱动方法还包括：

在所述数据写入阶段，所述数据写入子电路在数据写入控制信号的控制下，向所述驱动子电路的控制端提供写入所述数据线上的数据电压，所述发光控制子电路在发光控制信号的控制下，控制断开所述驱动子电路的第一端与所述发光元件之间的连接，所述驱动子电路在其控制端的控制下，控制所述驱动子电路的第一端与第二端之间连通，以通过电源电压端输入的电源电压为储能子电路充电，从而提升所述驱动子电路的第一端的电位；其中，所述数据写入控制线在所述数据线提供数据电压的时长达到预设时长时，向所述数据写入子电路输出停止写入控制信号，以断开所述驱动子电路的控制端与所述数据线的连接；

在发光阶段，所述数据信号写入模块断开与所述驱动子电路的控制端之间的连接，所述发光控制子电路在发光控制信号的控制下，控制所述驱动子电路的第一端与所述发光元件之间连通，所述驱动子电路驱动所述发光元件基于所述数据电压进行发光。

发光控制线、数据写入控制线和数据线在一帧画面的显示时长内的电位变化如图5所示，其中，数据写入阶段对应图5中的ⅲ，发光阶段对应图5中的ⅳ。

数据写入阶段的像素电路各部分的状态示意图如图6所示，数据写入控制线x向数据写入子电路的控制端提供高电平信号(数据写入控制信号)，从而数据写入子电路的第一端和数据写入子电路的第二端连接，此时数据线dl提供数据电压vdata，从而数据电压vdata写入驱动晶体管t3的的控制端。而发光控制线em向发光控制子电路提供低电平信号，使发光控制子电路的第二端与发光控制子电路的第一端断开。此时，驱动晶体管t3的控制端的电位为数据电压vdata，而驱动晶体管t3的第一端的电位变为vref-vth+(vdata-vref)×c1/(c1+c2)，因此对应的vgs-vth＝(vdata-vref)×c2/(c1+c2)，vgs为驱动晶体管t3的控制端与驱动晶体管t3的第一端之间的压差，本实施例中，vdata的最小值＞vref且vdata-vdd＜vth，因此vgs＞vth且vgd＜vth，vgd为驱动晶体管t3的控制端与驱动晶体管t3的第二端之间的压差。驱动晶体管t3的第一端和驱动晶体管t3的第二端连通，从而电源电压端的电流能够流向驱动晶体管t3的第一端，提升驱动晶体管t3的第一端的电位(或者说向储能子电路充电)。

上述提升驱动晶体管t3的第一端的电位的过程中，驱动晶体管t3的控制端的电位为数据电压vdata，驱动晶体管t3的第一端的电位为vref-vth+(vdata-vref)×c1/(c1+c2)+δv(μn)，其中，δv(μn)是由于驱动晶体管t3内电子的迁移率而导致的驱动晶体管t3的第一端的电位变化量，δv(μn)取决于ⅲ阶段中数据线dl的上升沿和数据写入控制线x的下降沿之间的间隔时长，即上述的预设时长。该间隔时长内包括两个过程：一个过程为数据电压vdata写入储能子电路的过程，另一个过程为提升驱动晶体管t3的第一端的电位的过程。需要注意的是，提升驱动晶体管t3的第一端的电位需要控制该过程的时长，避免驱动晶体管t3的第一端的电位变为vdata-vth，以确保后续发光的显示效果。

发光阶段的像素电路各部分的状态示意图如图7所示，数据写入控制线x向数据写入子电路的控制端提供低电平信号(停止写入控制信号)，从而数据写入子电路的第一端和数据写入子电路的第二端断开，此时数据线dl提供的电压信号无法写入驱动晶体管t3的控制端。而发光控制线em向发光控制子电路提供高电平信号，使发光控制子电路的第二端与发光控制子电路的第一端连接。此时驱动晶体管t3的控制端和驱动晶体管t3的第一端的电位均为悬空(floating)状态，故此时驱动晶体管t3的控制端与驱动晶体管t3的第一端之间的压差vgs仍然没有受到发光控制线em电位变化的影响，vgs-vth＝vdata-[vref-vth+(vdata-vref)×c1/(c1+c2)+δv(μ)]-vth＝(vdata-vref)×c2/(c1+c2)-δv(μ)，对应的驱动发光元件发光的电流为1/2μncoxw/l[(vdata-vref)×c2/(c1+c2)-δv(μn)]²，其中，w为驱动晶体管t3的沟道宽度，l为驱动晶体管t3的沟道长度。在驱动晶体管t3的电子迁移率受到外界影响而提升后，会导致μn相应提升，且δv(μn)也会相应提升。

本实施例中，通过上述公式计算得到驱动发光元件发光的电流，能够在补偿驱动晶体管t3的阈值电压的基础上进一步补偿驱动晶体管t3的电子迁移率造成的显示均一性的降低，从而进一步提高显示装置的显示效果。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。