一种显示面板的放电电路和显示装置的制造方法
【技术领域】
[0001]本发明实施例涉及显示技术领域，尤其涉及一种显示面板的放电电路和显示装置。
【背景技术】
[0002]近年来，液晶显示器因其工作电压低、低功耗、低辐射、小空间占有率以及轻薄美观等优势而不断普及，称为市场主流的显示器件。目前，人们对于液晶显示器的要求不断提高，特别是整个显示器的显示画质要求越来越高。其中残影问题是影响画面显示质量的罪关键因素之一。
[0003]当液晶显示器断电以及各种测试后，液晶显示器中的像素电容来不及放电或者放电不完全，容易出现关机残影画面的现象。若这些电荷无法在下一次激活液晶显示器前完全排除，会使液晶显示器再次开启后，出现短暂的闪烁，导致液晶显示器的画面显示质量下降。
【发明内容】
[0004]本发明提供一种显示面板的放电电路和显示装置，以实现释放面试面板中的残留电荷，解决因残留电荷引起的画面闪烁问题。
[0005]第一方面，本发明实施例提供了一种显示面板的放电电路，包括:
[0006]至少一个第一晶体管，且所述第一晶体管的控制端与输入端短接，每个所述第一晶体管的输入端与高电位输入端、显示测试开关信号输入端，以及栅极驱动器的至少一个时钟信号输入端中的任意一个对应连接；
[0007]一第二晶体管，所述第二晶体管的控制端与所述第一晶体管的输出端连接，所述第二晶体管的输入端与公共电压输入端连接，所述第二晶体管的输出端与显示测试数据信号输入端连接；
[0008]—电容，所述电容的第一端与所述第一晶体管的输出端连接，所述电容的第二端与所述公共电压输入端连接。
[0009]第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的放电电路。
[0010]本发明提供的显示面板放电电路包括至少一个第一晶体管，一第二晶体管和一电容，其中将所述第一晶体管的控制端与输入端短接，每个所述第一晶体管的输入端与高电位输入端、显示测试开关信号输入端，以及栅极驱动器的至少一个时钟信号输入端中的任意一个对应连接；述第二晶体管的控制端与所述第一晶体管的输出端连接，所述第二晶体管的输入端与公共电压输入端连接，所述第二晶体管的输出端与显示测试数据信号输入端连接；所述电容的第一端与所述第一晶体管的输出端连接，所述电容的第二端与所述公共电压输入端连接。在显示面板正常工作、显示测试或模组测试过程中，第一晶体管导通为所述电容充电，当显示面板断电、显示测试或模组测试完成后，电容驱动第二晶体管导通使显示面板中残留的电荷释放出来，因此本发明提供的显示面板放电电路可以释放显示面板断电、显示测试或模组测试完成后残留的电荷，所以能够防止残留电荷导致的关机残影画面以及重启后的画面闪烁现象。
【附图说明】
[0011]图1为本发明实施例提供的一种显示面板的放电电路结构示意图；
[0012]图2为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0013]图3为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0014]图4为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0015]图5为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0016]图6为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0017]图7为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0018]图8为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0019]图9为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0020]图10为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0021]图11为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0022]图12为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0023]图13为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0024]图14为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0025]图15为采用图14所示的放电电路与现有技术的效果对比示意图；
[0026]图16为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0027]图17为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0028]图18为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0029]图19为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0030]图20为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0031]图21为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0032]图22为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0033]图23为本发明实施例提供的又一种显示面板的放电电路结构示意图；
[0034]图24为采用图23所示的放电电路与现有技术的效果对比示意图。
【具体实施方式】
[0035]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0036]本发明提供一种显示面板的放电电路，包括:
[0037]至少一个第一晶体管，且所述第一晶体管的控制端与输入端短接，每个所述第一晶体管的输入端与高电位输入端、显示测试开关信号输入端，以及栅极驱动器的至少一个时钟信号输入端中的任意一个对应连接；
[0038]—第二晶体管，所述第二晶体管的控制端与所述第一晶体管的输出端连接，所述第二晶体管的输入端与公共电压输入端连接，所述第二晶体管的输出端与显示测试数据信号输入端连接；
[0039]—电容，所述电容的第一端与所述第一晶体管的输出端连接，所述电容的第二端与所述公共电压输入端连接。
[0040]本发明提供的显示面板的放电电路工作原理如下:
[0041]在显示面板正常工作、显示测试或模组测试过程中，第一晶体管导通，为所述电容充电；当显示面板断电、显示测试或模组测试完成后，电容驱动第二晶体管导通使显示面板中残留的电荷释放出来，因此本发明提供的显示面板放电电路可以释放显示面板断电、显示测试或模组测试完成后残留的电荷，所以能够防止残留电荷导致的关机残影画面以及重启后的画面闪烁现象。
[0042]以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
[0043]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其他实施方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0044]图1为本发明实施例提供的一种显示面板的放电电路结构示意图，如图1所示，所述显示面板的放电电路包括:
[0045]第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，所述第一晶体管T1的输入端与高电位输入端VGH对应连接；
[0046]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管T1的输出端连接，所述第二晶体管T2的输入端与公共电压输入端Vcom连接，所述第二晶体管T2的输出端与显示测试数据信号输入端VT-DATA连接。
[0047]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接。
[0048]需要说明的是，除上述结构外，显示面板还包括其他支持其正常工作的元器件和结构，例如述显示面板包括多条数据线和多条扫描线，所述多条数据线和多条扫描线绝缘交叠限定多个像素单元，每个像素单元包括一像素开关Tpixel，所述像素开关Tpixel的控制端与对应的扫描线相连，所述像素开关Tpixel的输入端与对应数据线相连，所述像素开关Tpixel的输出端与像素电极相连；所述显示面板的各扫描线与驱动芯片接口相连以输入扫描信号。还包括像素电容Cpixel，显示测试扫描信号输入端VG，数据信号输入端Dn，扫描信号输入端Gn。其中显示测试扫描信号输入端VG用于在显示测试过程中为各像素单元输入扫描信号；显示测试数据信号输入端VT-DATA用于在显示测试过程中为各像素单元输入数据信号；扫描信号输入端Gn用于在显示面板正常工作过程中或者在模组测试时，为各像素单元提供扫描信号；数据信号输入端Dn用于在显示面板正常工作过程中或者在模组测试时，为各像素单元提供数据信号。
[0049]如图1所示，在显示面板进行正常的显示时，或者进行模组测试时，需要高电位输入端VGH提供高电位，由于第一晶体管T1输入端与控制端短接，所述此时第一晶体管T1导通，为所述电容C1充电。当显示面板断电时，电容C1驱动第二晶体管T2打开，此时，像素开关Tpixel自然漏电，显示面板中的各像素单元残留在像素电容Cpixel中的电荷可以通过第二晶体管T2释放。因此，本发明实施例提供的显示面板的放电电路可以解决显示面板断电以及模组测试后残留的电荷引起残留影像以及画面闪烁问题。
[0050]图2为本发明实施例提供的又一种显示面板的放电电路结构示意图，如图2所示，所述显示面板的放电电路包括:
[0051]第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，所述第一晶体管T1的输入端与显示测试开关信号输入端SWITCH对应连接；
[0052]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管T1的输出端连接，所述第二晶体管T2的输入端与公共电压输入端Vcom连接，所述第二晶体管T2的输出端与显示测试数据信号输入端VT-DATA连接；
[0053]—电容C1，所述电容C1的第一端与所述第一晶体管T