1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接；
[0054]第三晶体管T3，所述第三晶体管T3的控制端与输入端短接，并与所述电容C1的第一端连接，所述第三晶体管T3的输出端分别与显示测试扫描信号开关Mgn的控制端以及显示测试数据信号开关Mdn的控制端连接，所述显示测试扫描信号开关Mgn的输入端与显示测试扫描信号输入端VG相连，所述显不测试扫描信号开关M gn的输出端与对应的扫描线相连，所述显示测试数据信号开关Mdn的输入端与显示测试数据信号输入端VT-DATA相连，所述显示测试数据信号开关Mdn的输出端与对应数据线相连。
[0055]如图2所述，当进行显示测试时，第一晶体管T1导通，为电容C1充电。当显示测试完成后，电容C1驱动第三晶体管T3导通，显示测试扫描信号开关Mgn和显示测试扫描信号开关Mgn打开，此外电容C1还驱动第二晶体管T2打开，此时，像素开关Tpixel自然漏电，显示面板中的各像素单元残留在像素电容Cpixel中的电荷可以通过第二晶体管T2、显示测试扫描信号开关Mgn和显示测试扫描信号开关Mgn释放。因此，本发明实施例提供的显示面板的放电电路可以解决显示测试后残留的电荷引起残留影像以及画面闪烁问题。
[0056]图3为本发明实施例提供的又一种显示面板的放电电路结构示意图，如图3所示，所述放电电路包括:
[0057]第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，所述第一晶体管T1的输入端与高电位输入端VGH对应连接；
[0058]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管T1的输出端连接，所述第二晶体管T2的输入端与公共电压输入端Vcom连接，所述第二晶体管T2的输出端与显示测试数据信号输入端VT-DATA连接。
[0059]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接。
[0060]第三晶体管T3，所述第三晶体管T3的控制端与输入端短接，并与所述电容C1的第一端连接，所述第三晶体管T3的输出端分别与显示测试扫描信号开关Mgn的控制端以及显示测试数据信号开关Mdn的控制端连接，所述显示测试扫描信号开关Mgn的输入端与显示测试扫描信号输入端VG相连，所述显不测试扫描信号开关M gn的输出端与对应的扫描线相连，所述显示测试数据信号开关Mdn的输入端与显示测试数据信号输入端VT-DATA相连，所述显示测试数据信号开关Mdn的输出端与对应数据线相连。
[0061]需要说明的是，所述显示面板还包括显示测试开关信号输入端SWITCH，显示测试开关信号输入端SWITCH分别与所述显示测试扫描信号开关Mgn的控制端以及显示测试数据信号开关Mdn的控制端连接。
[0062]本发明实施例提供的显示面板的放电电路，在显示面板正常工作显示，以及模组测试时，高电平输入端VGH输入高电平，第一晶体管T1导通，为电容C1充电，当显示面板断电或者模组测试结束后，电容C1驱动第三晶体管T3导通。显示测试扫描信号开关Mgn和显示测试数据信号开关Mdn打开，第二晶体管T2打开，像素开关Tpixel自然漏电，显示测试后残留的电荷，以及断电后或者模组测试后残留的电荷均可以通过第二晶体管T2释放，从而避免残余电荷引起残留影像以及画面闪烁的问题。
[0063]图4为本发明实施例提供的又一种显示面板的放电电路结构示意图，如图3所示，所述放电电路包括:
[0064]2个第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，一个第一晶体管T1的输入端与显不测试开关信号输入端SWITCH对应连接，另一个第一晶体管T1的输入端与高电位输入端VGH对应连接；
[0065]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管T1的输出端连接，所述第二晶体管T2的输入端与公共电压输入端Vcom连接，所述第二晶体管T2的输出端与显示测试数据信号输入端VT-DATA连接；
[0066]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接；
[0067]第三晶体管T3，所述第三晶体管T3的控制端与输入端短接，并与所述电容C1的第一端连接，所述第三晶体管T3的输出端分别与显示测试扫描信号开关Mgn的控制端以及显示测试数据信号开关Mdn的控制端连接，所述显示测试扫描信号开关Mgn的输入端与显示测试扫描信号输入端VG相连，所述显不测试扫描信号开关M gn的输出端与对应的扫描线相连，所述显示测试数据信号开关Mdn的输入端与显示测试数据信号输入端VT-DATA相连，所述显示测试数据信号开关Mdn的输出端与对应数据线相连。
[0068]本发明实施例提供的显示面板的放电电路，在显示测试时，显示测试开关信号输入端SWITCH输入高电平，与显示测试开关信号输入端SWITCH连接的第一晶体管T1导通，为电容C1充电，当显示测试完成之后，电容C1驱动第三晶体管导通，显示测试扫描信号开关Mgn和显示测试数据信号开关Mdn打开，第二晶体管T2打开，像素开关Tpixel自然漏电，显示测试后残留在像素电容Cpixel中的电荷可以通过第二晶体管T2释放。当显示面板正常工作显示或者在进行模组测试时，高电平输入端VGH输入高电平，与所述高电平输入端VGH连接的第一晶体管T1导通，为所述电容C1通电，当显示面板断电或模组测试结束后，电容C1驱动第二晶体管T2打开，像素开关Tpixel自然漏电，显示面板断电后或者模组测试结束后残留在像素电容Cpixel中的电荷可以通过第二晶体管T2释放，从而避免残余电荷引起残留影像以及画面闪烁的问题。
[0069]图5为本发明实施例提供的又一种显示面板的放电电路的结构示意图，如图5所示，所述放电电路包括:
[0070]第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，所述第一晶体管T1的输入端与高电位输入端VGH对应连接；
[0071]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管Τ1的输出端连接，所述第二晶体管Τ2的输入端与公共电压输入端Vcom连接，所述第二晶体管Τ2的输出端与显示测试数据信号输入端VT-DATA连接。
[0072]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接。
[0073]第四晶体管T4，所述第四晶体管T4的控制端和输入端短接，且与所述电容C1的第一端连接，所述第四晶体管T4的输出端与显示测试扫描信号输入端VG连接。
[0074]本发明实施例提供的放电电路，在显示面板正常工作显示时或者在进行模组测试时，高电平输入端VGH输入高电平，第一晶体管T1导通，为电容C1充电，当显示面板断电或者模组测试结束后，电容C1驱动第四晶体管T4导通，从而使像素开关Tpixel打开，此外电容C1还驱动第二晶体管T2打开，显示面板断电后或者模组测试结束后残留在像素电容Cpixel中的电荷可以通过第二晶体管T2释放，从而避免残余电荷引起残留影像以及画面闪烁的问题。由于本实施例设置了第四晶体管T4，驱动像素开关Tpixel打开，加快了像素电容Cpixel中的电荷释放速度。
[0075]需要说明的是，图5示例性的在高电平输入端VGH串联一个第一晶体管T1，在其他实施方式中，还可以在显示测试开关信号输入端SWITCH串联一个第一晶体管T1 (参见图6)，通过设置第四晶体管T4，加快显示测试后残留电荷的释放；或者同时在显示测试开关信号输入端SWITCH和高电平输入端VGH分别串联一个第一晶体管T1 (参见图7)，通过设置第四晶体管T4，加快显示测试以及显示面板断电、模组测试残留电荷的释放。
[0076]图8为本发明实施例提供的又一种显示面板的放电电路的结构示意图，如图8所示，所述放电电路包括:
[0077]第一晶体管T1，且所述第一晶体管T1的控制端与输入端短接，所述第一晶体管T1的输入端与高电位输入端VGH对应连接；
[0078]第二晶体管T2，所述第二晶体管T2的控制端与所述第一晶体管T1的输出端连接，所述第二晶体管T2的输入端与公共电压输入端Vcom连接，所述第二晶体管T2的输出端与显示测试数据信号输入端VT-DATA连接；
[0079]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出端连接，所述电容C1的第二端与所述公共电压输入端Vcom连接；
[0080]第五晶体管T5，所述第五晶体管T5的控制端与所述电容C1的第一端连接，所述第五晶体管T5的输入端与显示测试扫描信号输入端VG连接，所述第五晶体管T5的输出端与所述公共电压输入端Vcom连接。
[0081]本发明实施例提供的放电电路，在显示面板正常工作显示画面时，或者在进行模组测试时，高电平输入端VGH输入高电平，第一晶体管T1导通，为电容C1充电，当显示面板断电或者模组测试结束后，电容C1驱动第二晶体管T2和第五晶体管T5打开，此时该放电电路不仅能够释放像素电容Cpixel中的电荷，还可以通过第五晶体管T5的打开，释放残留在扫描线上的电荷。
[0082]需要说明的是，图8示例性的为高电平输入端VGH串联一个第一晶体管T1，在其他实施方式中，若所述显示面板还包括显示测试开关信号输入端SWITCH，那么可以仅在显示测试开关信号输入端SWITCH串联一个第一晶体管T1，并设置第五晶体管T5 (参见图9);还可以在高电平输入端VGH和显示测试开关信号输入端SWITCH分别串联一个第一晶体管T1，并设置第五晶体管T5(参见图10)。
[0083]图11为本发明实施例提供的又一种显示面板的放电电路的结构示意图，如图11所示，所述放电电路包括:
[0084]第一晶体管Τ1，且所述第一晶体管Τ1的控制端与输入端短接，所述第一晶体管Τ1的输入端与高电位输入端VGH对应连接；
[0085]第二晶体管Τ2，所述第二晶体管Τ2的控制端与所述第一晶体管Τ1的输出端连接，所述第二晶体管Τ2的输入端与公共电压输入端Vcom连接，所述第二晶体管Τ2的输出端与显示测试数据信号输入端VT-DATA连接；
[0086]—电容C1，所述电容C1的第一端与所述第一晶体管T1的输出