阵列基板及液晶显示面板的制作方法
【技术领域】
[0001] 本发明涉及一种阵列基板及液晶显示面板。
【背景技术】
[0002] 液晶显示面板具有用于显示画面的显示区及围绕在显示区外围的非显示区。该液 晶显示面板通常包括阵列基板、对向基板、二配向膜及液晶层。阵列基板与对向基板相对 设置，液晶层配置于二基板之间且对应显示区，二配向膜分别形成于二基板相对的表面，以 将液晶层夹设其中。该阵列基板面向液晶层的表面形成有用于驱动显示的导电线路，该导 电线路对应显示区设置，导电线路包括多条数据线及分别与该多条数据线垂直相交的扫描 线。其中，在显示面板的制程中，常会在阵列基板的非显示区设置多个测试垫，该多个测试 通过连接桥分别与该多条数据线或该多条扫描线电性连接，以进行面板测试来确定该导电 线路是否正常。
[0003] 进一步地，该二配向膜通常为光配向式或摩擦配向式，用于对液晶层中的液晶分 子进行初始配向在一定的角度，当施加电压时，液晶层内产生电场，液晶层中的液晶分子发 生扭转而实现图像显示。其中，摩擦配向膜通常通过表面附有毛布的滚筒对该配向膜进行 滚动摩擦，从而使该配向膜顺着摩擦方向进行配向。
[0004] 但在实际使用中，摩擦配向式液晶分子时常不能按照预定方向配向，影响配向的 准确性，并最终影响图像显示效果。研究发现，此与该测试垫的存在对摩擦配向膜的配向均 匀性产生影响有关。由于各测试垫之间的间隙通常较大，使得对覆盖于其上的配向膜进行 摩擦配向时，容易出现摩擦不均匀的现象，而造成配向不均匀的结果。
【发明内容】
[0005] 鉴于以上内容，有必要提供一种利于配向均匀的阵列基板。
[0006] -种阵列基板，其一表面具有一显示区及位于该显示区周围的一非显示区，一配 向膜盖设于该阵列基板的该表面上，该阵列基板包括： 多条数据线，形成于该显示区；多条扫描线，分别与该多条数据线垂直相交；多个测试 垫，设置于与该显示区的至少一侧邻近的非显示区，与每一侧所述显示区对应的多个测试 垫并列设置，每一测试垫通过一连接桥电性连接至少一数据线或至少一扫描线；多个虚设 脚，分别与每一侧所述显示区对应的所述非显示区内的多个测试垫并列成排设置，该配向 膜覆盖该多条数据线、该多条扫描线、该多个测试垫及该多个虚设脚。
[0007] 还有必要提供一种配向均匀的液晶显示面板。
[0008] -种液晶显示面板，包括一阵列基板、与该阵列基板对应设置的一对向基板、分别 设于该阵列基板与该对向基板两相对表面的二配向膜及设于该二配向膜之间的液晶层，该 阵列基板的一表面具有一显示区及位于该显示区周围的一非显示区，该阵列基板进一步包 括：多条数据线，形成于该显示区；多条扫描线，形成于该显示区，且分别与该多条数据线 垂直相交；多个测试垫，设置于与该显示区的至少一侧邻近的非显示区，与每一侧所述显示 区对应的所述非显示区内的多个测试垫并列设置，每一测试垫通过一连接桥电性连接至至 少一数据线或至少一扫描线；多个虚设脚，分别与每一侧所述显示区对应的所述非显示区 内的多个测试垫并列成排设置；形成于该阵列基板表面的所述配向膜覆盖该多条数据线、 该多条扫描线、该多个测试垫及该多个虚设脚。
[0009] 相较于现有技术，该些虚设脚与该测试垫并列排设于该非显示区，能够减缓液晶 显示面板的配向膜铺设于其上时，由于该些测试垫的存在进而降低配向膜层间隔不均的差 异，因而，使得该配向膜在进行摩擦配向时，配向均匀性更好。
【附图说明】
[0010] 图1为本发明一较佳实施方式的液晶显示面板的剖视图。
[0011] 图2为本发明一较佳实施方式的液晶显示面板的平面示意图。
[0012] 图3为本发明一较佳实施方式的阵列基板上的测试线路示意图。
[0013] 图4为一变更实施方式的阵列基板上的测试线路示意图。
[0014] 图5为另一变更实施方式的阵列基板上的测试线路示意图。
[0015] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0016] 请首先参照图1及图2,图1为本发明一较佳实施方式的液晶显示面板100的剖视 图。图2为本发明一较佳实施方式的液晶显示面板的平面示意图。该液晶显示面板100包 括阵列基板110、对向基板120、二配向膜140及液晶层130。其中，液晶层130位于对向基 板120及阵列基板110之间，该二配向膜140分别设置于阵列基板110及对向基板120相 向的二表面，从而将液晶层130夹设其中。该二配向膜140均为摩擦配向膜140,用于对该 液晶层130进行预配向。该液晶层130的外侧可设有框胶层150用于防止该液晶层130外 溢。本实施方式中，该阵列基板110的其中一侧相较于该对向基板120长，从而凸出该对向 基板120外，该阵列基板110凸出该对向基板120外的一侧形成有线路区1021。
[0017] 请一并参考图3,图3为本发明一较佳实施方式的阵列基板上的测试线路示意图。 该阵列基板110具有一显示区101及一围绕该显示区101的非显示区102,该非显示区102 包括该线路区1021。该液晶层130对应形成于该显示区101，该框胶层150形成于该非显 示区102。该阵列基板110上的显示区101上形成有多条数据线111及多条扫描线112,该 多条扫描线112分别与该多条数据线111垂直相交，每二相邻的数据线111及二相邻的扫 描线112共同定义出一像素单元P，多个像素单元P呈矩阵排列。每一像素单元P内形成有 像素电极及薄膜晶体管(均未图示)。薄膜晶体管具有栅极、源极及漏极分别电性连接至一 扫描线112、一数据线111及一像素电极。需要说明的是，图3中仅示出了部分数据线111 及扫描线112,实际产品中的阵列基板110上的数据线111及扫描线112远不止图示中的数 量。
[0018] 进一步地，该阵列基板110的非显示区102内形成有多个测试垫113及与该多个 测试垫113并列设置的多个虚设脚115。每一该虚设脚115与一所述测试垫113的形状大 小及厚度相同，该多个虚设脚115与该多个测试垫113可同时由一导电膜层(未图示）图案 化而成。该多个虚设脚115起保持平整的作用，并不参与电性连接。该多个测试垫113分 别通过多个连接桥114对应电性连接至该多条数据线111及该多条扫描线112,从而形成测 试线路，可通过该测试线路对该阵列基板110的薄膜晶体管阵列进行检测。该多个连接桥 114在测试完毕后将会被去除或切断，然，该多个测试垫113仍留在该阵列基板110上。该 多个连接桥114被去除或切断后，一所述配向膜140形成于该阵列基板110表面且覆盖该 多条数据线111、该多条扫描线112、该多个测试垫113及该多个虚设脚115。
[0019] 进一步地，每一所述测试垫113对应与一所述连接桥114电性连接，每一连接桥 114与至少一所述数据线111或至少一所述扫描线112连接。可根据该测试垫113的数量 确定所述连接桥114的数量及连接方式，具体可根据需要确定。例如，可以是该测试垫113 的数量为两个，与一所述测试垫113连接的连接桥114与所有所述数据线111电连接，与另 一所述测试垫113