栅极驱动装置的制作方法

本发明是有关于一种栅极驱动装置，且特别是有关于一种用以驱动显示面板的栅极驱动装置。

背景技术：

在同步发光的主动式的发光二极管像素电路中，需在补偿阶段中多时开启所有的像素，以便能对画素中薄膜晶体管的导通电压的变异同时进行补偿的动作。在接下来的数据写入阶段，则需逐列的开启像素电路，以逐列的针对像素电路进行数据写入的动作。

在现有的技术领域中，同步发光的像素电路，常面临到多种问题。第一，同步发光的像素电路中需要设置特殊的信号以指示补偿阶段以及数据写入阶段的进行；第二，在应用于高分辨率的显示面板时，需要足够长的数据写入时间；第三，当栅极驱动电路中应用低温度多晶硅制程所制造的薄膜晶体管时，在当薄膜晶体管被断开时，仍可具有相对高电子移动率，并容易造成电路节点上产生漏电的现象。

技术实现要素：

本发明提供一种栅极驱动装置，可应用于高分辨率的显示面板上。

本发明的栅极驱动装置包括多个移位寄存电路。多个移位寄存电路相互串联耦接，并分别产生多个栅极驱动信号，其中第n级的移位寄存电路包括输出级电路、第一电压调整器、第二电压调整器、第三电压调整器、第四电压调整器以及第五电压调整器。输出级电路具有第一控制端以及第二控制端以分别接收第一控制信号及第二控制信号。输出级电路依据第一控制信号、第二控制信号以及第一模式选择信号以提供时钟脉冲信号、栅极高电压或栅极低电压对输出端充电以产生第n级栅极驱动信号。第一电压调整器耦接在第一控制端以及第二控制端间，依据第二控制信号以提供栅极高电压以调整第一控制信号。第二电压调整器耦接至第一控制端，依据第二模式选择信号、前级栅极驱动信号或起始脉冲信号以调整第一控制信号。第三电压调整器耦接至第一控制端，依据后级栅极驱动信号以提供栅极高电压以调整第一控制信号。第四电压调整器耦接至第二控制端，依据第一模式选择信号以提供栅极高电压以调整第二控制信号。第五电压调整器耦接至第二控制端，依据反向时钟脉冲信号、第二模式选择信号以及第一控制信号以提供反向时钟脉冲信号或栅极高电压以调整第二控制信号。

基于上述，本发明的栅极驱动装置通过多个电压调整器以调整控制端上的控制信号，并藉由控制信号控制输出级电路以产生栅极驱动信号。如此，栅极驱动器可在补偿阶段产生具有一致波形的多个栅极驱动信号，并在之后的写入阶段产生分别依序致能的多个栅极驱动信号。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1示出本发明实施例的栅极驱动装置的示意图。

图2示出本发明实施例的栅极驱动装置的动作波形图。

图3a至图3h示出本发明实施例的移位寄存电路的等效电路图。

其中，附图标记为：

100：移位寄存电路

110：输出级电路

120～160：电压调整器

c1：电容

ce1、ce2：控制端

ck：时钟脉冲信号

xck：反向时钟脉冲信号

g[n]：第n级栅极驱动信号

g[n-1]：前级栅极驱动信号

g[n+1]：后级栅极驱动信号

oe：输出端

q[n]、p[n]：控制信号

ss、sr：模式选择信号

st：起始脉冲信号

t1～t13：晶体管

ta0～ta7：时间区间

vgh：栅极高电压

vgl：栅极低电压

δv1、δv2：偏移值

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参照图1，图1示出本发明实施例的栅极驱动装置的示意图。栅极驱动装置包括相互串联耦接的多个移位寄存电路，并分别产生多个栅极驱动信号。以第n级的移位寄存电路100为例，移位寄存电路100包括输出级电路110以及电压调整器120～160。输出级电路110具有第一控制端ce1以及第二控制端ce2。第一控制端ce1及第二控制端ce2分别接收第一控制信号q[n]及第二控制信号p[n]。输出级电路110会依据第一控制信号q[n]、第二控制信号p[n]以及模式选择信号ss以提供时钟脉冲信号ck、栅极高电压vgh或栅极低电压vgl对输出端oe充电，并藉以产生第n级栅极驱动信号g[n]。其中，当模式选择信号ss为低电压电位时，输出级电路110可提供栅极低电压vgl对输出端oe充电以拉低第n级栅极驱动信号g[n]的电压值。在本实施例中，模式选择信号ss、sr用以指示移位寄存电路100操作于补偿阶段或是写入阶段。

在本实施例中，输出级电路110包括晶体管t3、t4、t11以及电容c1。晶体管t3的第一端接收时钟脉冲信号ck，晶体管t3的第二端耦接至输出端oe，晶体管t3的控制端接收第一控制信号q[n]。晶体管t11的第一端耦接至输出端oe，晶体管t11的第二端接收栅极高电压vgh，晶体管t11的控制端接收第二控制信号p[n]。晶体管t4的第一端接收栅极低电压vgl，晶体管t4的第二端耦接至输出端oe，晶体管t4的控制端接收模式选择信号ss。此外，电容c1串接于晶体管t3的控制端与输出端oe之间。

电压调整器120耦接在第一控制端ce1以及第二控制端ce2间。电压调整器120依据第二控制信号p[n]以提供栅极高电压vgh以调整第一控制信号q[n]，其中，当第二控制信号p[n]为低电压电位时，电压调整器120可提供栅极高电压vgh以拉高第一控制信号q[n]的电压值。

在本实施例中，电压调整器120包括晶体管t10以及t12，晶体管t10以及t12会依序串联于第一控制端ce1以与栅极高电压vgh间。晶体管t10以及t12的控制端共同接收第二控制信号p[n]。

在本发明其他实施例中，电压调整器120可仅包括单一个晶体管。事实上，电压调整器120中可设置一个或多个相互串联的晶体管，其数量没有固定的限制。而通过多个串接的晶体管的电路架构，可降低节点间的漏电现象。

电压调整器130耦接至第一控制端ce1。电压调整器130依据模式选择信号sr、前级栅极驱动信号g[n-1]或起始脉冲信号st以调整第一控制信号q[n]，其中，当前级栅极驱动信号g[n-1]或起始脉冲信号st为低电压电位，并且模式选择信号sr也为低电压电位时，电压调整器130可依据前级栅极驱动信号g[n-1]或起始脉冲信号st来拉低第一控制信号q[n]的电压值。

详细来说明，本实施例的电压调整器130包括晶体管t1以及t2，晶体管t1的控制端耦接至晶体管t1的第一端，并形成二极管组态的耦接形式。在本实施例中，晶体管t1所建构的二极管的阴极接收前级栅极驱动信号g[n-1]或起始脉冲信号st，其阳极则耦接至晶体管t2的第一端。晶体管t2的第一端耦接至晶体管t1的第二端，晶体管t2的第二端则耦接至第一控制端ce1，晶体管t2的控制端接收模式选择信号sr。

电压调整器140耦接至第一控制端ce1。电压调整器140依据后级栅极驱动信号g[n+1]以提供栅极高电压vgh以调整第一控制信号q[n]，其中，当后级栅极驱动信号g[n+1]为低电压电位时，电压调整器140可提供栅极高电压vgh以拉高第一控制信号q[n]的电压值。

在本实施例中，电压调整器140包括晶体管t7以及t13，晶体管t7以及t13依序串联于第一控制端ce1以与栅极高电压vgh之间。晶体管t7以及t13的控制端共同接收后级栅极驱动信号g[n+1]。

在本发明其他实施例中，电压调整器140可仅包括单一个晶体管。事实上，电压调整器140中同样可设置一个或多个相互串联的晶体管，其数量没有固定的限制，以通过多个串接的晶体管的电路架构，降低节点间的漏电现象。

电压调整器150耦接至第二控制端ce2。电压调整器150依据模式选择信号ss以提供栅极高电压vgh以调整第二控制信号p[n]，其中，当模式选择信号ss为低电压电位时，电压调整器150提供栅极高电压vgh以拉高第二控制信号p[n]的电压值。

在本实施例中，电压调整器150包括晶体管t9。晶体管t9串接在第二控制端ce2以与栅极高电压vgh间，晶体管t9的控制端接收模式选择信号ss。值得一提的是，电压调整器150中包括的晶体管的数量可以是一个或是多个。图1仅作为说明用的范例，不用以限缩本发明的范畴。

电压调整器160耦接至第二控制端ce2。电压调整器160依据反向时钟脉冲信号xck、模式选择信号sr以及第一控制信号q[n]以提供反向时钟脉冲信号xck或栅极高电压vgh以调整第二控制信号p[n]。电压调整器160包括晶体管t5、t6以及t8，晶体管t5的控制端耦接至晶体管t5的第一端，并形成二极管组态的耦接形式。在本实施例中，晶体管t5所建构的二极管的阴极接收反向时钟脉冲信号xck，其阳极则耦接至晶体管t6的第一端。晶体管t6的第一端耦接至晶体管t5所建构的二极管的阳极，晶体管t6的第二端耦接至第二控制端ce2，晶体管t6的控制端接收模式选择信号sr。晶体管t8的第一端耦接至晶体管t6的第二端，晶体管t8的第二端接收栅极高电压vgh，晶体管t8的控制端接收第一控制信号q[n]。

关于移位寄存电路100的动作细节，请同时参照图2以及图3a至图3h，其中图2示出本发明实施例的栅极驱动装置的动作波形图，图3a至图3h示出本发明实施例的移位寄存电路的等效电路图。

请参照图2以及图3a，在初始时间区间ta0中，栅极驱动装置处于正常操作阶段，此时模式选择信号ss为高电压电位(等于栅极高电压vgh)，模式选择信号sr为低电压电位(等于栅极低电压vgl)。当反向时钟脉冲信号xck为低电压电位(等于栅极低电压vgl)时，电压调整器150中的晶体管t5反向导通，并且晶体管t6会依据低电压电位的模式选择信号sr而被导通，藉此以使第二控制信号p[n]的电压值等于vgl+|vth_t5|，其中vth_t5为晶体管t5的导通电压。

而电压调整器120中的晶体管t10以及t12会依据为电压值vgl+|vth_t5|的第二控制信号p[n]而被导通，以提供栅极高电压vgh来拉高第一控制信号q[n]的电压值。此时，输出级电路110中的晶体管t11依据第二控制信号p[n]被导通，而输出级电路110中的晶体管t3依据第一控制信号q[n]被断开，输出级电路110对应产生为高电压电位的第n级栅极驱动信号g[n]。而在此同时，后级移位寄存器所产生的后级栅极驱动信号g[n+1]同样为高电压电位(等于栅极高电压vgh)。此外，当输出级电路110非属于第一级的移位寄存电路时，前级移位寄存器所产生的前级栅极驱动信号g[n-1]同样为高电压电位。

附带一提，在初始时间区间ta0中，电压调整器130中的晶体管t1依据等于高电压电位(等于栅极高电压vgh)的前级栅极驱动信号g[n-1]或起始时钟脉冲信号st而被断开。电压调整器140中的晶体管t7、t13依据等于高电压电位的后级栅极驱动信号g[n+1]而被断开。电压调整器150中的晶体管t9以及输出级电路110中的晶体管t4依据等于高电压电位的模式选择信号ss而被断开。电压调整器160中的晶体管t8依据等于高电压电位(等于栅极高电压vgh)的第一控制信号q[n]而被断开。

值得一提的，电压调整器130可以接收起始脉冲信号st，或也可以接收前级栅极驱动信号g[n-1]。电压调整器130可以依据所属的移位寄存电路的位置来决定接收起始时钟脉冲信号st或前级栅极驱动信号g[n-1]。简单来说明，当电压调整器130属于第一级的移位寄存电路时，电压调整器130可以接收起始脉冲信号st，而当电压调整器130非属于第一级的移位寄存电路时，电压调整器130则可以接收前级栅极驱动信号g[n-1]。

接着请参照图2以及图3b。在初始时间区间ta0之后的时间区间ta1中，栅极驱动装置进入补偿阶段。在此同时，模式选择信号sr转态为高电压电位(等于栅极高电压vgh)，模式选择信号ss则由栅极高电压vgh转态为等于电压值vgl_l，其中，电压值vgl_l低于栅极低电压vgl。而基于模式选择信号ss转态为等于电压值vgl_l，输出级电路110中的晶体管t4会依据模式选择信号ss而被导通，以提供栅极低电压vgl以对输出端oe充电，并使第n级栅极驱动信号g[n]的电压值被拉低，以产生等于栅极低电压vgl的第n级栅极驱动信号g[n]。

值得注意的是，基于所有移位寄存电路所接收的模式选择信号ss是相同的，因此，在时间区间ta1中，第n-1级栅极驱动信号g[n-1]的电压值会依据模式选择信号ss同步被拉低至栅极低电压vgl，并且第n+1级栅极驱动信号g[n+1]的电压值同样会依据模式选择信号ss被同步拉低至栅极低电压vgl。如此一来，栅极驱动装置可使所有的栅极驱动信号同时被致能(拉低)，并可执行所有像素电路的薄膜晶体管的补偿动作。

另一方面，此时电压调整器140会依据被拉低的后级栅极驱动信号g[n+1]被导通，并提供栅极高电压vgh以继续拉高第一控制信号q[n]。而电压调整器150中的晶体管t9会依据为电压电位vgl_l的模式选择信号ss被导通，并提供栅极高电压vgh以拉高第二控制信号p[n]。此时，电压调整器120依据被拉高的第二控制信号p[n]被切断。输出级电路110中的晶体管t11同样依据第二控制信号p[n]被断开，而输出级电路110中的晶体管t3依据第一控制信号q[n]继续被断开。

附带一提的，电压调整器160中的晶体管t5可依据反向时钟脉冲信号xck被导通或被断开，而晶体管t6则依据为高电压电位的模式选择信号sr而被切断，并且晶体管t8依据被拉高的第一控制信号q[n]继续被断开。电压调整器150中的晶体管t9会依据为电压电位vgl_l的模式选择信号ss被切断。电压调整器130中的晶体管t2会依据为高电压电位的模式选择信号sr被切断。

接着请参照图2以及图3c。在时间区间ta1之后的时间区间ta2，栅极驱动装置会进行重置，以结束栅极驱动装置的补偿阶段。在时间区间ta2中，模式选择信号sr由栅极高电压vgh转态为低电压电位(等于栅极低电压vgl)，并且模式选择信号ss由栅极低电压vgl转态为高电压电位(等于栅极高电压vgh)。此时电压调整器150中的晶体管t5会依据为低电压电位(等于栅极低电压vgl)的反向时钟脉冲信号xck而被导通，且晶体管t6会依据为低电压电位的模式选择信号sr而被导通，以使第二控制信号p[n]的电压值被拉低至等于vgl+|vth_t5|。在此同时，电压调整器120中的晶体管t10以及t12会依据为电压值vgl+|vth_t5|的第二控制信号p[n]而被导通，以拉高第一控制信号q[n]的电压值拉高至等于栅极高电压vgh。

此时，输出级电路110中的晶体管t11依据第二控制信号p[n]被导通，而输出级电路110中的晶体管t3依据第一控制信号q[n]被断开，输出级电路110产生为高电压电位(等于栅极高电压vgh)的第n级栅极驱动信号g[n]。而在此同时，后级移位寄存器所产生的后级栅极驱动信号g[n+1]同步被拉高为高电压电位。此外，当输出级电路110非属于第一级的移位寄存电路时，前级移位寄存器所产生的前级栅极驱动信号g[n-1]亦会同步被拉高为高电压电位。

需要注意的是，此时间区间ta2中其余的栅极驱动装置的动作波形及操作模式与前述在初始时间区间ta0(同样处于正常操作阶段)中的动作波形及操作模式相类似，故在此不重复赘述。

接着请参照图2以及图3d。在时间区间ta3，栅极驱动装置进入写入阶段的第一子阶段。在时间区间ta3中，模式选择信号ss维持为高电压电位(等于栅极高电压vgh)，且模式选择信号sr维持为低电压电位(等于栅极低电压vgl)。此时，电压调整器130中的晶体管t2依据为低电压电位的模式选择信号sr而被导通，并且电压调整器130中的晶体管t1会依据转态为低电压电位(等于栅极低电压vgl)的起始时钟脉冲信号st或前级栅极驱动信号g[n-1]而被导通，以通过被导通的晶体管t1、t2，传输起始脉冲信号st或前级栅极驱动信号g[n-1]来拉低第一控制信号q[n]的电压值，在此时，第一控制信号q[n]的电压值等于vgl+|vth_t1|，其中，vth_t1为晶体管t1的导通电压。

随着第一控制信号q[n]的电压值被拉低，电压调整器160中的晶体管t8被导通，而晶体管t5则依据由栅极高电压vgh转态为栅极低电压vgl的反向时钟脉冲信号xck而被导通，并且晶体管t6依据模式选择信号sr被导通，据此以提供反向时钟脉冲信号xck以与栅极高电压vgh来拉高第二控制信号p[n]。如此一来，在本实施例中，第二控制信号p[n]在时间区间ta3可被拉高为等于略低于栅极高电压vgh的电压电位vgh-v2。其中，v2为一偏移值，并且vgh＞vgh-v2＞vgl+|vth_t5|。与此同时，电压调整器120依据被拉高的第二控制信号p[n]而被切断。附带一提的，电压调整器140依据为高电压电位的后级栅极驱动信号g[n+1]维持被切断。电压调整器150则依据为高电压电位的模式选择信号ss维持被切断。

而在此同时，输出级电路110中的晶体管t3依据被拉低的第一控制信号q[n]被导通，以使等于栅极高电压vgh的时钟脉冲信号ck对输出端oe充电，而晶体管t11则依据等于电压电位vgh-v2的第二控制信号p[n]被断开，晶体管t4依据模式选择信号ss维持被断开。因此，第n级栅极驱动信号g[n]的电压值维持等于栅极高电压vgh。

接着请参照图2以及图3e。在时间区间ta4，栅极驱动装置进入写入阶段的第二子阶段。在时间区间ta4中，起始脉冲信号st或前级栅极驱动信号g[n-1]的电压值被拉高至等于栅极高电压vgh。电压调整器130中的晶体管t1依据被拉高的起始脉冲信号st或前级栅极驱动信号g[n-1]而被切断。在另一方面，时钟脉冲信号ck由栅极高电压vgh转态为栅极低电压vgl。通过维持被导通的晶体管t3，输出级电路110提供时钟脉冲信号ck以对输出端oe充电，使第n级栅极驱动信号g[n]的电压值被拉低为栅极低电压vgl。

在此请注意，基于第n级栅极驱动信号g[n]的电压值的被拉低动作，第一控制信号q[n]会依据被拉低的时钟脉冲信号ck被拉低一偏移值v1。详细来说明，通过电容c1所产生的耦合效应，第一控制信号q[n]的电压值可进一步的被拉低至vgl+|vth_t1|-v1，其中偏移值v1的大小依据电容c1的电容值与第一控制端ce1上的等效电容值的比值来决定。

而在第一控制信号q[n]的电压值可进一步的被拉低的条件下，电压调整器160中的晶体管t8可继续被导通，以继续提供栅极高电压vgh。在此同时，晶体管t5会依据由栅极低电压vgl转态为栅极高电压vgh的反向时钟脉冲信号xck而被断开。因此，第二控制信号p[n]的电压值会依据栅极高电压vgh被拉高一偏移值v2，以使第二控制信号p[n]的电压值等于栅极高电压vgh。而电压调整器120中的晶体管t10、t12以及输出级电路110中的晶体管t11会依据第二控制信号p[n]继续被切断。附带一提的，电压调整器140则依据后级栅极驱动信号g[n+1]继续维持被切断，电压调整器150中的晶体管t9以及输出级电路110中的晶体管t4依据模式选择信号ss维持被切断。

接着请参照图2以及图3f。在时间区间ta5，栅极驱动装置进入写入阶段的第三子阶段。在时间区间ta5中，时钟脉冲信号ck由栅极低电压vgl转态为栅极高电压vgh，并且反向时钟脉冲信号xck由栅极高电压vgh转态为栅极低电压vgl。通过维持被导通的晶体管t3，输出级电路110提供时钟脉冲信号ck以对输出端oe充电，使第n级栅极驱动信号g[n]的电压值被拉高为栅极高电压vgh。

值得注意的是，基于第n级栅极驱动信号g[n]的电压值的被拉高动作，第一控制信号q[n]会依据被拉高的时钟脉冲信号ck而被拉高至等于电压值vgl+|vth_t1|。在本实施例中，第一控制信号q[n]在时间区间ta5可被拉高为等于电压值vgl+|vth_t1|，其中，vgh＞vgl+|vth_t1|＞vgl+|vth_t1|-v1。

在另一方面，后级栅极驱动信号g[n+1]的电压值被拉低至等于栅极低电压vgl。电压调整器140中的晶体管t7以及t13依据被拉低的后级栅极驱动信号g[n+1]而被导通，以提供栅极高电压vgh对第一控制信号q[n]进行充电。而在此同时，电压调整器160中的晶体管t5依据反向时钟脉冲信号xck被导通，晶体管t6依据模式选择信号sr被导通，并提供栅极低电压vgl，以与晶体管t8所提供的栅极高电压vgh一同对第二控制信号p[n]充电，以继续将第二控制信号p[n]维持在栅极高电压vgh。电压调整器120依据为栅极高电压vgh的第二控制信号p[n]继续被切断。附带一提的，电压调整器130及电压调整器150继续维持被切断。

接着请参照图2以及图3g。在时间区间ta6，栅极驱动装置进入写入阶段的第四子阶段。在时间区间ta6中，时钟脉冲信号ck维持在栅极高电压vgh，并且反向时钟脉冲信号xck维持在栅极低电压vgl。后级栅极驱动信号g[n+1]的电压值维持在等于栅极低电压vgl。电压调整器140中的晶体管t7以及t13依据后级栅极驱动信号g[n+1]而继续被导通，以对第一控制信号q[n]继续充电，并使第一控制信号q[n]的电压值被拉高至等于栅极高电压vgh。在此同时，电压调整器160中晶体管t8会依据等于栅极高电压vgh的第一控制信号q[n]而被切断，而晶体管t5则依据等于栅极低电压vgl的反向时钟脉冲信号xck而维持被导通，并提供反向时钟脉冲信号xck以拉低第二控制信号p[n]至等于电压值vgl+|vth_t5|。

与此同时，电压调整器120依据被拉低的第二控制信号p[n]而被导通，并提供栅极高电压vgh以对第一控制信号q[n]充电，使第一控制信号q[n]的电压值维持在栅极高电压vgh。附带一提的是，电压调整器130及电压调整器150继续维持被切断。

而在此同时，输出级电路110中的晶体管t3依据被拉高的第一控制信号q[n]被切断，晶体管t4依据模式选择信号ss维持被断开，而晶体管t11则依据等于电压电位vgl+|vth_t5|的第二控制信号p[n]被导通，以提供栅极高电压vgh对输出端oe进行充电，使第n级栅极驱动信号g[n]的电压值维持等于栅极高电压vgh。

接着请参照图2以及图3h。在时间区间ta7，栅极驱动装置进入电压保持阶段，在时间区间ta7中，电压调整器140依据转态为等于栅极高电压vgh的后级栅极驱动信号g[n+1]被切断。电压调整器160中的晶体管t5依据周期性转态的反向时钟脉冲信号xck而周期性的导通(当反向时钟脉冲信号xck转态为等于栅极低电压vgl时)，并对第二控制信号p[n]周期性的充电，驱使第二控制信号p[n]的电压值下降并维持在vgl+|vth_t5|，电压调整器120则依据第二控制信号p[n]继续被导通，以对第一控制信号q[n]充电，驱使第一控制信号q[n]的电压值被拉高并维持在栅极高电压vgh。

附带一提的，电压调整器160中的晶体管t8会依据被拉高的第一控制信号q[n]被断开。电压调整器130依据前级栅极驱动信号g[n-1]或起始脉冲信号st继续被切断。电压调整器150中的晶体管t9以及输出级电路110中的晶体管t4依据模式选择信号ss继续被切断。值得注意的是，输出级电路110中的晶体管t3依据被拉高的第一控制信号q[n]而被断开，而输出级电路110中的晶体管t11则依据被拉低的第二控制信号p[n]而维持被导通。如此一来，输出级电路110便会经由被导通的晶体管t11，以栅极高电压vgh对输出端oe充电，以使第n级栅极驱动信号g[n]维持在栅极高电压vgh。

由上述说明不难得知，通过逐级的传送被拉低的栅极驱动信号，在写入阶段中，栅极驱动装置可产生依序被致能(拉低)的栅极驱动信号，并依序对多个像素行执行数据写入动作。

综上所述，本发明提供移位寄存电路，并通过多级串接的移位寄存电路来形成栅极驱动信号。本发明提出的栅极驱动信号可在补偿阶段提供共同致能的多个栅极驱动信号，并在写入阶段产生依序致能的栅极驱动信号，以提供足够长的时间来执行数据写入动作。可有效搭配同步式主动有机发光二极管的显示面板，以在补偿时间来补偿阈值电压之变异而不受面板分辨率限制，并应用在高分辨率的显示面板上。此外，在本发明实施例中，并通过多个串联的晶体管来建构电压调整器，可减少内部节点的漏电现象，节省电力的消耗。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形。