像素驱动电路以及显示面板的制作方法

本申请涉及显示技术领域，具体一种像素驱动电路以及显示面板。

背景技术：

现有技术中，像素驱动电路一般采用2t1c的结构，该像素驱动电路还包括用于补偿驱动晶体管的补偿结构。然而，在传统的像素驱动电路中，驱动晶体管极易漏电，导致显示面板的发光不稳定，进而影响画质。

技术实现要素：

本申请实施例提供一种像素驱动电路以及显示面板，能够防止驱动晶体管出现漏电的情况，达到保证显示面板发光亮度的稳定性的目的，从而提升画质。

第一方面，本申请提供了一种像素驱动电路，包括：第一稳压模块、第二稳压模块以及发光模块；所述第一稳压模块以及所述第二稳压模块均与所述发光模块连接；

所述第一稳压模块接入第一控制信号，所述第一稳压模块用于在所述第一控制信号的控制下将初始信号传输至第一节点，所述第一稳压模块还用于在所述第一控制信号的控制下探测所述发光模块的实际电压，并将所述实际电压与预设电压比较，以生成所述发光模块的补偿电压；

所述第二稳压模块接入第二控制信号，所述第二稳压模块用于在所述第二控制信号的控制下将数据信号传输至第二节点；所述第二稳压模块还用于在所述第二控制信号的控制下，根据所述补偿电压对将补偿后的数据信号传输至所述第二节点；

其中，所述第一稳压模块还用于稳定所述第一节点的电位，所述第二稳压模块还用于稳定所述发光模块的第二节点的电位。

在本申请提供的像素驱动电路中，所述第一稳压模块包括：第一晶体管、第一开关、第二开光以及探测单元，所述第一晶体管为串联双薄膜晶体管结构；

所述第一晶体管的栅极电性连接于所述第一控制信号，所述第一晶体管的源极电性连接于第三节点，所述第一晶体管的漏极电性连接于所述第一节点；

所述第一开关的第一端电性连接于所述第三节点，所述第一开关的第二端电性连接于所述初始信号；

所述第二开关的第一端电性连接于所述第三节点，所述第二开关的第二端电性连接于所述探测单元；

所述探测单元用于探测所述发光模块的实际电压，并将所述实际电压与预设电压比较，以生成所述发光模块的补偿电压。

在本申请提供的像素驱动电路中，所述第二稳压模块包括：第二晶体管，所述第二晶体管为串联双薄膜晶体管结构；

所述第二晶体管的栅极电性连接于所述第二控制信号，所述第二晶体管的源极电性连接于所述数据信号，所述第一晶体管的漏极电性连接于所述第二节点。

在本申请提供的像素驱动电路中，所述第一晶体管的结构与所述第二晶体管的结构一致，所述第一晶体管包括栅极、导电沟道、源极以及漏极；

其中，所述栅极上设置有过孔，所述源极设置在所述导电沟道的一端，所述漏极设置在所述导电沟道的另一端，且至少部分所述导电沟道对应设置在所述过孔处。

在本申请提供的像素驱动电路中，所述发光模块包括：第三晶体管、发光器件以及存储电容；

所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于电源信号；

所述发光器件的阳极电性连接于所述第二节点，所述发光器件的阴极电性连接于接地端；

所述存储电容的第一端电性连接于所述第一节点，所述存储电容的第二端电性连接于所述第二节点。

在本申请提供的像素驱动电路中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为n型晶体管。

在本申请提供的像素驱动电路中，所述像素驱动电路的驱动时序包括：

写入阶段，对所述第一节点写入所述初始信号，以及对所述第二节点写入所述数据信号；

探测阶段，探测所述发光模块的实际电压，并将所述实际电压与预设电压比较，以生成所述发光模块的补偿电压；

补偿阶段，根据所述补偿电压对所述数据信号进行补偿；

发光阶段，像素驱动电路产生驱动电流并提供至所述发光器件，用于驱动所述发光器件的显示。

在本申请提供的像素驱动电路中，在所述写入阶段，所述第一控制信号为高电位，所述第二控制信号为高电位，所述初始信号通过所述第一晶体管传输至所述第一节点，所述数据信号通过所述第二晶体管传输至所述第二节点；

在所述探测阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，当所述第一开光打开时，所述初始信号传输至所述第一节点；当所述第二开关打开时，所述探测信号通过所述第二晶体管传输至所述第一节点；

在所述补偿阶段，所述第一控制信号为高电位，所述第二控制信号为高电位，所述第二晶体管根据所述补偿电压对所述数据信号进行补偿，并将补偿后的数据信号传输至所述第二节点；

在所述发光阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述电源信号通过所述第三晶体管传输至所述发光器件，所述发光器件发光。

在本申请提供的像素驱动电路中，所述第一控制信号以及所述第二控制信号均由外部时序器提供。

第二方面，本申请提供一种显示面板，包括本申请任一实施例像素驱动电路。

本申请提供的像素驱动电路以及显示面板，通过第一稳压模块稳定第一节点的电位，以及第二稳压模块稳定第二节点的电位，能够防止驱动晶体管出现漏电的情况，达到保证显示面板发光亮度的稳定性的目的，从而提升画质。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的像素驱动电路的结构示意图；

图2为本申请实施例提供的像素驱动电路的电路示意图；

图3为本申请提供的串联双薄膜晶体管的结构示意图；

图4为本申请提供的像素驱动电路的驱动信号的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：第一稳压模块101、第二稳压模块102以及发光模块103。第一稳压模块101以及第二稳压模块102均与发光模块103连接。

其中，第一稳压模块101接入第一控制信号y，第一稳压模块101用于在第一控制信号y的控制下将初始信号ref传输至第一节点a，第一稳压模块101还用于在第一控制信号y的控制下探测发光模块103的实际电压，并将实际电压与预设电压比较，以生成发光模块103的补偿电压。

第二稳压模块102接入第二控制信号x，第二稳压模块102用于在第二控制信号x的控制下将数据信号z传输至第二节点b，第二稳压模块102还用于在第二控制信号x的控制下，根据补偿电压将补偿后的数据信号传输至第二节点b。

此外，第一稳压模块101还用于稳定第一节点a的电位，第二稳压模块102还用于稳定第二节点b的电位。

具体的，请参阅图2，图2为本申请实施例提供的像素驱动电路的电路示意图。

第一稳压模块101包括：第一晶体管t1、第一开关s1、第二开关s2以及探测单元101a，第一晶体管t1为串联双薄膜晶体管结构。

第一晶体管t1的栅极电性连接于第一控制信号y，第一晶体管t1的源极电性连接于第三节点c，第一晶体管t1的漏极电性连接于第一节点a。第一开关s1的第一端电性连接于第三节点c，第一开关s1的第二端电性连接于初始信号ref。第二开关s2的第一端电性连接于第三节点c，第二开关s2的第二端电性连接于探测单元101a。探测单元101a用于探测发光模块103的实际电压，并将实际电压与预设电压比较，以生成发光模块103的补偿电压。

第二稳压模块102包括：第二晶体管t2，第二晶体管t2为串联双薄膜晶体管结构。

第二晶体管t2的栅极电性连接于第二控制信号x，第二晶体管t2的源极电性连接于数据信号z，第二晶体管t2的漏极电性连接于第二节点b。

发光模块103包括：第三晶体管t3、发光器件d以及存储电容c。

第三晶体管t3的栅极电性连接于第一节点a，第三晶体管t3的源极电性连接于第二节点b，第三晶体管t3的漏极电性连接于电源信号elvdd，在本申请中，驱动晶体管为第三晶体管t3。发光器件d的阳极电性连接于第二节点b，发光器件d的阴极电性连接于接地端。存储电容c的第一端电性连接于第一节点a，存储电容c的第二端电性连接于第二节点b。

需要说明的是，在本申请中，第一晶体管t1和第二晶体管t2均为串联双薄膜晶体管，请参阅图3，图3为本申请提供的串联双薄膜晶体管的结构示意图。第一晶体管t1的结构与第二晶体管t2的结构一致，第一晶体管t1包括栅极10a、导电沟道10b、源极10c以及漏极10d。

栅极10a上设置有过孔10e，源极10c设置在导电沟道10b的一端，漏极10d设置在导电沟道10b的另一端，且至少部分导电沟道10b对应设置在过孔10e处。进一步的，栅极10a包括第一栅极区域110a和第二栅极区域120a，源极10c靠近该第一栅极区域110a设置，漏极10d靠近该第二栅极区域120a设置，以形成串联双薄膜晶体管。第二晶体管t2的结构与第一晶体管t1的结构一致，在此不再赘述。

还需要说明的是，本申请将第一晶体管t1和第二晶体管t2均设置为串联双薄膜晶体管，可以防止第三晶体管t3的栅极以及源极发生漏电的情况。比如，当第三晶体管t3的栅极的电位受到存储电容c1自举的作用被抬升至9伏～15伏，即第一节点a的电位为9伏～15伏，第三晶体管t3的源极的电位被抬升至8伏～12伏，即第二节点b的电位为8伏～12伏，此时显示面板上的数据线在不断刷新数据为其他像素提供0伏～8伏的数据信号。当数据线提供0伏的数据信号z时，对于第二晶体管t2而言，第二晶体管t2的栅源电压vgs＝vx-vg’-vz，其中vx由第二控制信号x提供，vz由数据信号提供，vg’为第二晶体管t2的栅极电压。而第二晶体管t2导通条件是vgs大于vth，vth为第二晶体管t2的阈值电压。也就是说，vg’越大，vgs越小，第二晶体管t2越难导通，漏电越难发生，因此能够达到保证oled器件发光亮度的稳定性的目的，从而提升画质。第一晶体管t1的原理与第二晶体管t2的原理一致，在此不再赘述。

在一些实施方式中，第一晶体管t1、第二晶体管t2以及第三晶体管t3均为n型晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。

在一些实施方式中，第一控制信号y和第二控制信号x均由外部时序器提供。

请参阅图4，图4为本申请提供的像素驱动电路的驱动信号的时序图。该像素驱动电路的驱动时序包括：

写入阶段t1，对第一节点a写入初始信号ref，以及对第二节点b写入数据信号z。

探测阶段t2，探测发光模块103的实际电压，并将实际电压与预设电压比较，以生成发光模块103的补偿电压。

补偿阶段t3，根据补偿电压对数据信号z进行补偿。

发光阶段t，像素驱动电路产生驱动电流并提供至发光器件d，用于驱动发光器件d的显示。

在写入阶段t1，第一控制信号y为高电位，第二控制信号x为高电位，第一晶体管t1打开，第二晶体管t2打开，第一开关s1打开，初始信号ref通过第一晶体管t1传输至第一节点a，数据信号z通过第二晶体管t2传输至第二节点b。

在探测阶段t2，第一控制信号y为高电位，第二控制信号x为低电位，当第一开关s1打开时，初始信号ref通过第一晶体管t1传输至第一节点a。当第二开关s2打开时，探测信号t通过第二晶体管t2传输至第一节点a。第二晶体管t2通过探测信号t探测第一节点a的电位，以探测出第三晶体管t3的实际电压，并计算实际电压与预设电压的差值，从而生成第三晶体管t3的补偿电压。

在补偿阶段t3，第一控制信号y为高电位，第二控制信号x为高电位，第一晶体管t1打开，第二晶体管t2打开，第一开关s1打开，第二晶体管t2根据补偿电压对数据信号z进行补偿，并将补偿后的数据信号z传输至第二节点b。

在发光阶段t4，第一控制信号y为低电位，第二控制信号x为低电位，第三晶体管t3打开，电源信号elvdd通过第三晶体管t3传输至发光器件d，发光器件d发光。

相应的，本申请还提供一种显示面板，其包括本申请任一实施例的像素驱动电路，该像素驱动电路的结构以及时序请参阅前面实施例，在此不再赘述。

本申请提供的像素驱动电路以及显示面板，通过第一稳压模块101稳定第一节点a的电位，以及第二稳压模块102稳定第二节点b的电位，能够防止驱动晶体管出现漏电的情况，达到保证显示面板发光亮度的稳定性的目的，从而提升画质。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。