像素电路及其驱动方法、显示基板和显示装置与流程

本公开涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示基板和显示装置。

背景技术：

电流型驱动发光器件凭借高效率、低功耗、高信赖性等优点，成为新一代显示技术的主流研究对象。

然而，随着显示装置向高分辨率(如，8k分辨率以及更高分辨率)化发展，传统的用于驱动显示器件的像素电路无法适用。在一帧周期时长不变的情况下，随着分辨率的上升，单个像素电路的数据写入阶段的时长会缩短，即数据信号写入至像素电路的时长缩短，此时对于一些高电压值的数据信号难以完全写入，从而导致像素电路输出的驱动电流异常，进而导致发光器件发光异常。

技术实现要素：

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路及其驱动方法、显示基板和显示装置。

第一方面，本公开实施例提供了一种像素电路，包括：像素驱动电路和分流电路，所述像素驱动电路的电流输出端与发光器件的第一端、所述分流电路的第一信号输入端连接，所述分流电路的第一信号输出端与待充电像素电路连接；

所述像素驱动电路与栅线和数据线连接，用于在数据写入阶段时响应于所述栅线所提供的栅极驱动信号的控制，接收所述数据线所提供的数据信号，并基于所述数据信号生成相应的驱动电流，且通过所述电流输出端输出所述驱动电流；

所述分流电路与所述栅线和第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅线的控制，接收所述第一控制信号线所提供的第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述分流电路接收到的所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。

在一些实施例中，所述分流电路包括：第一写入子电路、输出子电路和复位子电路，所述第一写入子电路、输出子电路和复位子电路连接于预充控制节点；

所述第一写入子电路与所述栅线和所述第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅极驱动信号的控制，将所述第一控制信号写入至所述预充控制节点；

所述输出子电路与所述第一信号输入端、所述第一信号输出端连接，用于在所述数据写入阶段时响应于预充控制节点处电信号的控制，来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述预充控制节点处的电信号处于有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间导通；当所述预充控制节点处的电信号处于非有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间断路；

所述复位子电路与第一电源端和第二控制信号线连接，用于在所述数据写入阶段结束之后响应于所述第二控制信号线所提供的第二控制信号的控制，将所述第一电源端提供的处于非有效电平状态的第一电压写入至所述预充控制节点。

在一些实施例中，所述第一写入子电路包括：第一晶体管；

所述第一晶体管的控制极与所述栅线连接，所述第一晶体管的第一极与所述第一控制信号线连接，所述第一晶体管的第二极与所述预充控制节点连接。

和/或，所述输出子电路包括：第二晶体管和第一电容；

所述第二晶体管的控制极与所述预充控制节点连接，所述第二晶体管的第一极与所述第一信号输入端连接，所述第二晶体管的第二极与所述第一信号输出端连接；

所述第一电容的第一端与所述预充控制节点连接，所述第一电容的第二端接地或与第二电源端连接。

和/或，所述复位子电路包括：第三晶体管；

所述第三晶体管的控制极与所述第二控制信号线连接，所述第三晶体管的第一极与所述预充控制节点连接，所述第三晶体管的第二极与所述第一电源端连接。

在一些实施例中，所述像素驱动电路包括：第二写入子电路和驱动子电路，所述第二写入子电路与所述驱动电路连接于驱动控制节点；

所述第二写入电路与所述栅线、所述数据线连接，用于在所述数据写入阶段时响应于所述栅极驱动信号的控制，将所述数据信号写入至所述驱动控制节点；

所述驱动子电路用于响应于驱动控制节点处的电信号的控制，生成相应的驱动电流，通过所述电流输出端输出所述驱动电流。

在一些实施例中，第二写入子电路包括：第四晶体管；

所述第四晶体管的控制极与所述栅线连接，所述第四晶体管的第一极与所述数据线连接，所述第四晶体管的第二极与所述驱动控制节点连接；

和/或，所述驱动子电路包括：驱动晶体管和第二电容；

所述驱动晶体管的控制极与所述驱动控制节点连接，所述驱动晶体管的第一极与第三电源端连接，所述驱动晶体管第二极与所述电流输出端连接；

所述第二电容的第一端与所述驱动控制节点连接，所述第二电容的第二端与第四电源端连接。

在一些实施例中，还包括：发光控制电路，所述发光控制电路设置在所述电流输出端与发光器件的第一端之间，所述发光控制电路的第二信号输入端与所述电流输出端和所述第一信号输入端连接，所述发光控制电路的第二信号输出端与所述发光器件的第一端连接；

所述发光控制电路与发光控制信号线连接，用于在所述数据写入阶段时响应于所述发光控制信号线所提供的发光控制信号的控制，将所述第二信号输入端和所述第二信号输出端之间断路；以及，用于在所述数据写入阶段结束之后响应于所述发光控制信号的控制，将所述第二信号输入端和所述第二信号输出端之间导通。

在一些实施例中，所述发光控制电路包括：第五晶体管；

所述第五晶体管的控制极与所述发光控制信号线连接，所述第五晶体管的第一极与所述第二信号输入端连接，所述第五晶体管的第二极与所述第二信号输出端连接。

第二方面，本公开实施例还提供了一种显示基板，包括：呈阵列排布的像素电路，所述像素电路采用上述任一所述的像素电路。

在一些实施例中，除位于最后一行的所述像素电路之外，对于位于其他行的任意一个像素电路，该像素电路内的所述第一信号输出端所连接的待充电像素电路为位于该像素电路的下一行中的像素电路，该像素电路内的所述复位子电路所连接的所述第二控制信号线为位于该像素电路的下一行的像素电路所对应的栅线；

位于同一列的所述像素电路连接同一所述第一控制信号线，位于不同列的所述像素电路连接不同所述第一控制信号线。

第三方面，本公开实施例还提供了一种显示装置，包括：前述任一所述的显示基板。

第四方面，本公开实施例还提供了一种像素驱动方法，所述像素驱动方法基于前述任一所述的像素电路，所述像素驱动方法包括：

在数据写入阶段，所述像素驱动电路根据接收到的所述数据信号生成相应的驱动电流，并通过所述电流输出端输出所述驱动电流；所述分流电路接收所述第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。

附图说明

图1为本公开实施例提供的一种像素电路的电路结构示意图；

图2为本公开实施例提供的另一种像素电路的结构示意图；

图3为图2所示像素电路的一种工作时序图；

图4为本公开实施例提供的又一种像素电路的结构示意图；

图5为图4所示像素电路的一种工作时序图；

图6为本公开实施例提供的一种显示基板的电路结构示意图。

具体实施方式

为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的一种像素驱动方法及其驱动方法、显示基板和显示装置进行详细描述。

需要说明的是，本公开中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本公开中，控制极是指晶体管的栅极，第一极和第二极中的一者为源极，另一者为漏极。

此外，按照晶体管特性，可将晶体管分为n型晶体管和p型晶体管；当晶体管为n型晶体管时，其导通电压为高电平电压，截止电压为低电平电压；当晶体管为p型晶体管时，其导通电压为低电平电压，截止电压为高电平电压。

本公开中的“有效电平状态”是指信号处于能够控制相应晶体管导通的电压状态，“非有效电平状态”是指信号能够控制相应晶体管截止的电压状态；因此，当晶体管为n型晶体管时，有效电平状态是指高电平状态，非有效电平状态是指低电平状态；当晶体管为p型晶体管时，有效电平状态是指低电平状态，非有效电平状态是指高电平状态

在下述实施例中，以像素电路中的全部晶体管均为n型晶体管为例进行示例性描述。本领域技术人员应该理解的是，像素电路中全部晶体管均为n型晶体管为情况，仅为本公开中的一种优选实施方案，可使得像素电路中的全部晶体管基于同一制备工艺得以同时制备，该情况不会对本公开的技术方案产生限制。

另外，本领域技术人员应该知晓的是，对于显示基板上的任意一个像素电路而言，该像素电路对应一条栅线和一条数据线，该像素电路至少包括：一个数据写入子电路和一个驱动子电路，该数据写入子电路和该驱动子电路连接于驱动控制节点。在一帧内，每个像素电路至少包含两个工作阶段：数据写入阶段和稳定发光阶段，其中在数据写入阶段时，该像素电路所对应的栅线提供的栅极驱动信号处于有效电平状态，数据写入子电路响应栅极驱动信号的控制将数据线提供的数据信号写入至驱动控制节点，以供驱动子电路根据驱动控制节点处的电信号产生相应的驱动电流。在稳定发光阶段时，栅线提供的栅极驱动信号处于非有效电平状态，驱动子电路可以持续稳定的向发光器件输出驱动电流，以驱动相应的发光器件进行发光。

需要说明的是，本公开中的发光器件可以是现有技术中包括发光二极管(lightemittingdiode，简称led)、微型发光二极管(microlightemittingdiode，简称microled)或有机发光二极管(organiclightemittingdiode，简称oled)在内的电流驱动型发光器件，在下述实施例中是以发光器件为led为例进行的说明。

图1为本公开实施例提供的一种像素电路的电路结构示意图，如图1所示，该像素电路包括：像素驱动电路1和分流电路2，像素驱动电路1的电流输出端out0与发光器件的第一端、分流电路2的第一信号输入端in1连接，分流电路2的第一信号输出端out1与待充电像素电路连接。具体地，分流电路2的第一信号输出端out1与待充电像素电路内的驱动控制节点n2连接。

其中，像素驱动电路1与栅线gate和数据线data连接，像素驱动电路1用于在数据写入阶段时响应于栅线gate所提供的栅极驱动信号的控制，接收数据线data所提供的数据信号，并基于数据信号生成相应的驱动电流，且通过电流输出端out0输出驱动电流。

分流电路2与栅线gate和第一控制信号线cl1，分流电路2用于在数据写入阶段时响应于栅线gate的控制，接收第一控制信号线cl1所提供的第一控制信号，并响应于第一控制信号的控制来控制第一信号输入端in1和第一信号输出端out1之间的通断；其中，当分流电路2接收到的第一控制信号处于有效电平状态时，分流电路2将第一信号输入端in1和第一信号输出端out1之间导通，以将驱动电流进行分流，并将分流电流输出至待充电像素电路；当分流电路2接收到的第一控制信号处于非有效电平状态时，分流电路2将第一信号输入端in1和第一信号输出端out1之间断开。

需要说明的是，在本公开所提供的技术方案中，在任意一帧中，本公开实施例所提供的像素电路所对应的数据写入阶段位于待充电像素电路所对应的数据写入阶段之前。

本公开实施例所提供的像素电路具有能够向待充电像素电路进行预充电的功能。以在某一帧内为例，假定待充电像素电路需要被写入高电压值的数据信号，此时可能会存在因为数据写入阶段所对应的时长太短，高电压值的数据信号无法完全写入至待充电像素电路内的驱动控制节点。为解决上述技术问题，可使用本实施例提供的像素电路来对该待充电像素电路内的驱动控制节点进行预充电处理。

具体地，在本实施例提供的像素电路所对应的数据写入阶段，通过外部芯片(未示出)向与该像素电路所连接的第一控制信号线cl1提供处于有效电平状态的第一控制信号，此时分流电路2接收该第一控制信号，并响应于处于有效电平状态的第一控制信号控制，将第一信号输入端in1和第一信号输出端out1之间的导通。

与此同时，像素驱动电路1响应于栅线gate所提供的栅极驱动信号的控制，接收数据线data所提供的数据信号，并基于数据信号生成相应的驱动电流，且通过电流输出端out0输出驱动电流。此时，由于第一信号输入端in1(电流输出端out0)和第一信号输出端out1之间导通，因此像素驱动电路1会在节点n0处发生分流，其中部分电流输出至led，另一部分电流通过第一信号输入端in1、第一信号输出端out1输出至待充电像素电路，以对待充电像素电路内的驱动控制节点n2进行预充电处理。

此后，当进入至待充电像素电路所对应的数据写入阶段时，由于待充电像素电路内的驱动控制节点n2已完成预充电，因此高电压值的数据信号可在短时间内完全写入至待充电像素电路内的驱动控制节点n2，以保障待充电像素电路内的驱动控制节点n2处的电压达到理想水平。

当待充电像素电路需要被写入低电压值的数据信号时，则在本实施例提供的像素电路所对应的数据写入阶段，通过外部芯片(未示出)向与该像素电路所连接的第一控制信号线cl1提供处于非有效电平状态的第一控制信号，此时分流电路2接收该第一控制信号，并响应于处于非有效电平状态的第一控制信号控制，将第一信号输入端in1和第一信号输出端out1之间的断路。

基于上述内容可见，在本公开中，通过控制第一控制信号线内所提供第一控制信号的电平状态，可对分流电路的第一信号输入端in1和第一信号输出端out1之间的通断进行控制，从而可实现根据需要来对待充电像素电路进行预充电。

图2为本公开实施例提供的另一种像素电路的结构示意图，如图2所示，本实施例提供的像素电路为基于图1所示像素电路的一种可选具体实现方案。

具体地，分流电路2包括：第一写入子电路201、输出子电路202和复位子电路203，第一写入子电路201、输出子电路202和复位子电路203连接于预充控制节点n1；

第一写入子电路201与栅线gate和第一控制信号线cl1连接；第一写入子电路201用于在数据写入阶段时响应于栅极驱动信号的控制，将第一控制信号写入至预充控制节点n1。

输出子电路202与第一信号输入端in1、第一信号输出端out1连接；输出子电路202用于在数据写入阶段时响应于预充控制节点n1处电信号的控制，来控制第一信号输入端in1和第一信号输出端out1之间的通断；其中，当预充控制节点n1处的电信号处于有效电平状态时，输出子电路202将第一信号输入端in1和第一信号输出端out1之间导通；当预充控制节点n1处的电信号处于非有效电平状态时，输出子电路202将第一信号输入端in1和第一信号输出端out1之间断路。

复位子电路203与第一电源端和第二控制信号线cl2连接；复位子电路203用于在数据写入阶段结束之后响应于第二控制信号线cl2所提供的第二控制信号的控制，将第一电源端提供的处于非有效电平状态的第一电压写入至预充控制节点n1。

作为一种可选实施方案，第一写入子电路201包括：第一晶体管t1；第一晶体管t1的控制极与栅线gate连接，第一晶体管t1的第一极与第一控制信号线cl1连接，第一晶体管t1的第二极与预充控制节点n1连接。

作为一种可选实施方案，输出子电路202包括：第二晶体管t2和第一电容c1；第二晶体管t2的控制极与预充控制节点n1连接，第二晶体管t2的第一极与第一信号输入端in1连接，第二晶体管t2的第二极与第一信号输出端out1连接；第一电容c1的第一端与预充控制节点n1连接，第一电容c1的第二端接地或与第二电源端连接。

作为一种可选实施方案，复位子电路203包括：第三晶体管t3；第三晶体管t3的控制极与第二控制信号线cl2连接，第三晶体管t3的第一极与预充控制节点n1连接，第三晶体管t3的第二极与第一电源端连接。

作为本实施例中像素驱动电路1的一种可选实施方案，像素驱动电路1包括：第二写入子电路102和驱动子电路102，第二写入子电路102与驱动电路连接于驱动控制节点n2。

第二写入电路与栅线gate和数据线data连接；第二写入电路用于在数据写入阶段时响应于栅极驱动信号的控制，将数据信号写入至驱动控制节点n2；驱动子电路102用于响应于驱动控制节点n2处的电信号的控制，生成相应的驱动电流，通过电流输出端out0输出驱动电流。

作为一种可选实施方案，第二写入子电路102包括：第四晶体管t4；第四晶体管t4的控制极与栅线gate连接，第四晶体管t4的第一极与数据线data连接，第四晶体管t4的第二极与驱动控制节点n2连接；

作为一种可选实施方案，驱动子电路102包括：驱动晶体管dtft和第二电容c2；驱动晶体管dtft的控制极与驱动控制节点n2连接，驱动晶体管dtft的第一极与第三电源端连接，驱动晶体管dtft第二极与电流输出端out0连接；第二电容c2的第一端与驱动控制节点n2连接，第二电容c2的第二端与第四电源端连接。

下面将结合附图来对图2所示像素电路的工作过程进行详细描述；其中，考虑到各全部晶体管均为n型晶体管，则第一电源端提供低电平工作电压vss，第三电源端提供的高电平工作电压。第二电源端和第四电源端可以提供电压值恒定的工作电压，可选地第二电源端和第四电源端提供低电平工作电压vss。另外，假定需要对待充电像素电路进行预充电处理(第一控制信号在数据写入阶段处于高电平状态)。

图3为图2所示像素电路的一种工作时序图，如图3所示，该像素电路的工作过程包括：数据写入阶段s1和稳定发光阶段s2。

在数据写入阶段s1，栅线gate提供的栅极驱动信号处于高电平状态，第一控制信号线cl1提供的第一控制信号处于高电平状态，第二控制信号线cl2提供的第二控制信号处于低电平状态。此时，第一晶体管t1、第四晶体管t4处于导通状态；第三晶体管t3处于截止状态。

由于第四晶体管t4导通，因此数据线data提供的数据信号通过第四晶体管t4写入至驱动控制节点n2，驱动晶体管dtft根据驱动控制节点n2处的电压输出驱动电流。根据驱动晶体管dtft的饱和驱动电流公式可得，驱动晶体管dtft输出的驱动电流i：

i＝k*(vgs-vth_dtft)²

＝k*(vdata-vdd-vth_dtft)²

需要说明的是，k为一常量(大小由驱动晶体管dtft的尺寸和电学特性决定)，vgs为驱动晶体管dtft的栅源电压，vdata为数据信号对应的电压大小，vth_dtft为驱动晶体管dtft的阈值电压。

与此同时，由于第一晶体管t1导通，处于高电平状态的第一控制信号通过第一晶体管t1写入至预充控制节点n1，预充控制节点n1处的电信号处于高电平状态，此时第二晶体管t2导通；此时，分流电路2中的第一信号输入端in1与第一信号输出端out1之间打通。因此，驱动晶体管dtft输出的驱动电流中的部分流向发光器件，另一部分通过第二晶体管t2流向待充电像素电路，该两部分电流的比值由两条支路中的总负载所决定。流向待充电像素电路的电流对待充电像素电路内的驱动控制节点n2进行预充电。

在稳定发光阶段s2，栅线gate提供的栅极驱动信号处于低电平状态，第一控制信号线cl1提供的第一控制信号处于低电平状态，第二控制信号线cl2提供的第二控制信号先处于高电平状态再切换至低电平状态。在本公开中第二控制信号在稳定发光阶段也可以持续处于高电平状态(此种情况未给出相应附图)。需要说明的是，本公开中仅需保证第二控制信号处于高电平的时长能够使得低电平工作电压vss能够完全写入至预充控制节点n1即可。

下面仅描述在稳定发光阶段s2内第二控制信号处于高电平状态时的情况。此时，第三晶体管t3处于导通状态；第一晶体管t1、第四晶体管t4处于截止状态。

由于第四晶体管t4截止，驱动控制节点n2处于浮接状态，在第二电容c2的作用下，驱动控制节点n2的电压维持于vdata，驱动晶体管dtft稳定输出驱动电流i＝k*(vdata-vdd-vth_dtft)²。

由于第一晶体管t1截止且第三晶体管t3导通，则低电平工作电压vss通过第三晶体管t3写入至预充控制节点n1，此时预充控制节点n1处于低电平状态，第二晶体管t2截止；此时，分流电路2中的第一信号输入端in1与第一信号输出端out1之间断路。分流电路2不会对驱动晶体管dtft输出的驱动电流进行分流，驱动晶体管dtft输出的驱动电流i＝k*(vdata-vdd-vth_dtft)²将流向发光器件，以保证发光器件在稳定发光阶段持续、稳定的发光。

在实际应用中发现，在数据写入阶段s1内驱动晶体管dtft输出的电流不稳定，发光器件的发光亮度存在明显波动；另外，当像素电路需要对待充电像素电路进行预充电处理时，在数据写入阶段结束并进入至稳定发光阶段的时刻，流向发光器件的驱动电流会发生跳变(分流电路2所对应的支路断开)，即发光器件的显示亮度发生跳变，影响显示效果。

为解决上述技术问题，本公开的技术方案对像素电路作出相应改进。

图4为本公开实施例提供的又一种像素电路的结构示意图，如图4所示，像素电路还包括：发光控制电路，发光控制电路设置在电流输出端out0与发光器件的第一端之间，发光控制电路的第二信号输入端与电流输出端out0和第一信号输入端in1连接，发光控制电路的第二信号输出端与发光器件的第一端连接。

发光控制电路与发光控制信号线连接，发光控制电路用于在数据写入阶段时响应于发光控制信号线所提供的发光控制信号的控制，将第二信号输入端和第二信号输出端之间断路；以及，用于在数据写入阶段结束之后响应于发光控制信号的控制，将第二信号输入端和第二信号输出端之间导通。

进一步地，发光控制电路包括：第五晶体管t5；第五晶体管t5的控制极与发光控制信号线连接，第五晶体管t5的第一极与第二信号输入端连接，第五晶体管t5的第二极与第二信号输出端连接。

需要说明的是，图4所示像素电路内的像素驱动电路1和分流电路2的具体结构的描述，可参见前述对图2所述像素电路的描述，此处不在赘述。

图5为图4所示像素电路的一种工作时序图，如图5所示，该像素电路的工作过程包括：数据写入阶段s1和稳定发光阶段s2。对于图4中像素驱动电路1和分流电路2的具体工作过程，此处不再赘述；下面仅对像素电路内的发光控制电路的工作过程进行详细描述。

在数据写入阶段s1时，发光控制信号线提供的发光控制信号处于低电平状态，因此第五晶体管t5截止。此时驱动晶体管dtft输出的驱动电流将全部流向分流电路2所对应的支路，即驱动晶体管dtft输出的驱动电流全部用于对待充电像素电路中的驱动控制节点n2进行预充电。

在该过程中驱动晶体管dtft输出的不稳定电流不会流向发光器件，因此发光器件不会被点亮，即不会出现显示亮度波动和显示亮度跳变的现象。另外，在数据写入阶段的过程中，由于驱动晶体管dtft输出的驱动电流全部用于对待充电像素电路中的驱动控制节点n2进行预充电，充电电流大，因此待充电像素电路中的驱动控制节点n2的电压可被充电至较高水平。

在稳定发光阶段s2时，发光控制信号线提供的发光控制信号处于高电平状态，因此第五晶体管t5导通。驱动晶体管dtft输出的驱动电流通过第五晶体管t5流向发光器件，以驱动发光器件发光。

需要说明的是，图2和图4所示实施例中像素驱动电路1包括第四晶体管t4、驱动晶体管dtft和第二电容c2，以构成2t1c电路(2个薄膜晶体管和1个电容所构成的电路)结构的情况，仅为本公开中的一种可选方案，其不会对本公开的技术方案产生限制；本公开中的像素驱动电路1可以采用现有技术中任意可用于输出驱动电流以驱动发光器件进行发光的像素驱动电路1。

另外，图2和图4所示实施例中分流电路2包括第一晶体管t1、第二晶体管t2、第三晶体管t3和第一电容c1，以构成3t1c电路(3个薄膜晶体管和1个电容所构成的电路)结构的情况，仅为本公开中的一种可选方案，其不会对本公开的技术方案产生限制；本公开中的分流电路2可采用现有技术中任意可用于实现对电流进行分流的电路结构，此处不再赘述。

本公开实施例提供的一种像素驱动方法，该像素驱动方法基于前述任一实施例提供的像素电路，该像素驱动方法包括：

步骤s1、在数据写入阶段，像素驱动电路根据接收到的数据信号生成相应的驱动电流，并通过电流输出端输出驱动电流；分流电路接收第一控制信号，并响应于第一控制信号的控制来控制第一信号输入端和第一信号输出端之间的通断。

其中，当第一控制信号处于有效电平状态时，分流电路将第一信号输入端和第一信号输出端之间导通，以将驱动电流进行分流，并将分流电流输出至待充电像素电路；当第一控制信号处于非有效电平状态时，分流电路将第一信号输入端和第一信号输出端之间断路。

对于步骤s1的具体描述，可参见前述各实施例中的相应描述，此处不再赘述。

图6为本公开实施例提供的一种显示基板的电路结构示意图，如图6所示，该显示基板包括：呈阵列排布的像素电路，其中该阵列中的像素电路采用前述任一实施例所提供的像素电路，对于该像素电路的具体描述，可参见前述实施例中的内容。

需要说明的是，图6中仅示例性画出了阵列中位于同一列且相邻行的两个像素电路(位于第n行的一个像素电路和位于第n+1行的一个像素电路)。

作为一种可选方案，分流电路2包括：第一写入子电路201、输出子电路202和复位子电路203，写入子电路201、输出子电路202和复位子电路203连接于预充控制节点n1；第一写入子电路201与对应的栅线gate_n/gate_n+1和第一控制信号线cl1连接，用于在数据写入阶段时响应于栅极驱动信号的控制，将第一控制信号写入至预充控制节点n1；输出子电路202与第一信号输入端、第一信号输出端连接，用于在数据写入阶段时响应于预充控制节点处电信号的控制，来控制第一信号输入端和第一信号输出端之间的通断；其中，当预充控制节点处的电信号处于有效电平状态时，输出子电路将第一信号输入端和第一信号输出端之间导通；当预充控制节点处的电信号处于非有效电平状态时，输出子电路202将第一信号输入端和第一信号输出端之间断路；复位子电路203与第一电源端和第二控制信号线连接，用于在数据写入阶段结束之后响应于第二控制信号线所提供的第二控制信号的控制，将第一电源端提供的处于非有效电平状态的第一电压写入至预充控制节点。

除位于最后一行的像素电路之外，对于位于其他行的任意一个像素电路，该像素电路内的第一信号输出端所连接的待充电像素电路为位于该像素电路的下一行中的像素电路，该像素电路内的复位子电路所连接的第二控制信号线为位于该像素电路的下一行的像素电路所对应的栅线gate_n+1；位于同一列的像素电路连接同一第一控制信号线cl1，位于不同列的像素电路连接不同第一控制信号线cl1。

即，在该像素阵列中，当前行的像素电路可用于对下一行的像素电路内的驱动控制节点n2进行预充电。下一行的像素电路所对应的栅线gate_n+1可用于控制对当前行像素电路中的分流电路2进行复位。

本公开实施例还提供了一种显示装置，该显示装置包括显示基板，该显示基板采用上述实施例所提供的显示基板，对于该显示基板的描述可参见前述实施例中的内容，此处不再赘述。

需要说明的是，本实施例中的显示装置可以为：电子纸、led面板、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。