一种像素驱动电路及其驱动方法、显示装置与流程

本发明实施例涉及显示技术领域，尤指一种像素驱动电路及其驱动方法、显示装置。

背景技术：

amoled(active-matrixorganiclightemittingdiode，有源矩阵有机发光二极体)屏幕属于电流驱动显示，屏幕灰阶与电流强度直接相关，在工艺过程中工艺均一性问题或tft(thinfilmtransistor，薄膜晶体管)器件长时间工作导致tft特性漂移，均会导致背板电流不均一，最终会导致屏幕亮度灰阶不同，影响显示效果。

技术实现要素：

本发明至少一实施例提供了一种像素驱动电路及其驱动方法、显示装置，避免亮度不均，提高显示品质。

为了达到本发明目的，本发明至少一实施例提供了一种像素驱动电路，包括：

输入子电路，与数据信号端、扫描信号端和第一节点耦接；

存储子电路，与第一电源端和所述第一节点耦接；

复位子电路，与第一节点、第三节点、参考信号端和复位信号端耦接，用于基于所述复位信号端的信号的控制，将第一节点和第三节点的电压复位为参考信号端的参考电压；

发光控制子电路，与所述第一电源端、第二节点和发光控制信号端耦接，用于基于发光控制信号端的信号控制所述第一电源端与所述第二节点的导通或断开；

耦合子电路，与所述第二节点和第三节点耦接，用于维持第二节点和第三节点之间的电压差，以及，在第二节点和第三节点间进行耦合；

驱动子电路，所述驱动子电路的第一控制端与第一节点耦接，第二控制端与第三节点耦接，第三端与所述第二节点耦接，第四端耦接发光元件。

在一实施例中，所述输入子电路包括：第一开关晶体管；

所述第一开关晶体管的控制极与扫描信号端耦接，所述第一开关晶体管的第一极与数据信号端耦接，所述第一开关晶体管的第二极与第一节点耦接。

在一实施例中，所述存储子电路包括：第一电容；

所述第一电容的第一端与第一节点耦接，所述第一电容的第二端与第一电源端耦接。

在一实施例中，所述复位子电路包括：第二开关晶体管；

所述第二开关晶体管的控制极与复位信号端耦接，所述第二开关晶体管的第一极与参考信号端耦接，所述第二开关晶体管的第二极与第一节点、第三节点耦接；

或者，所述复位子电路包括：第二开关晶体管和第三开关晶体管，其中：

所述第二开关晶体管的控制极与复位信号端耦接，所述第二开关晶体管的第一极与参考信号端耦接，所述第二开关晶体管的第二极与第一节点耦接；

所述第三开关晶体管的控制极与复位信号端耦接，所述第三开关晶体管的第一极与参考信号端耦接，所述第三开关晶体管的第二极与第三节点耦接。

在一实施例中，所述发光控制子电路包括：第四开关晶体管；

所述第四开关晶体管的控制极与发光控制信号端耦接，所述第四开关晶体管的第一极与第一电源端耦接，所述第四开关晶体管的第二极与第二节点耦接。

在一实施例中，所述耦合子电路包括：第二电容；

所述第二电容的第一端与第二节点耦接，所述第二电容的第二端与第三节点耦接。

在一实施例中，所述驱动子电路包括双栅极驱动晶体管；

所述双栅极驱动晶体管的第一栅极与第一节点耦接，第二栅极与第三节点耦接，所述双栅极驱动晶体管的第一极与第二节点耦接，所述双栅极驱动晶体管的第二极与所述发光元件的第一极耦接。

在一实施例中，所述输入子电路包括：第一开关晶体管；

所述第一开关晶体管的控制极与扫描信号端耦接，所述第一开关晶体管的第一极与数据信号端耦接，所述第一开关晶体管的第二极与第一节点耦接；

所述存储子电路包括：第一电容；

所述第一电容的第一端与第一节点耦接，所述第一电容的第二端与第一电源端耦接；

所述复位子电路包括：第二开关晶体管；

所述第二开关晶体管的控制极与复位信号端耦接，所述第二开关晶体管的第一极与参考信号端耦接，所述第二开关晶体管的第二极与第一节点、第三节点耦接；

或者，所述复位子电路包括：第二开关晶体管和第三开关晶体管，其中：

所述第二开关晶体管的控制极与复位信号端耦接，所述第二开关晶体管的第一极与参考信号端耦接，所述第二开关晶体管的第二极与第一节点耦接；

所述第三开关晶体管的控制极与复位信号端耦接，所述第三开关晶体管的第一极与参考信号端耦接，所述第三开关晶体管的第二极与第三节点耦接；

所述发光控制子电路包括：第四开关晶体管；

所述第四开关晶体管的控制极与发光控制信号端耦接，所述第四开关晶体管的第一极与第一电源端耦接，所述第四开关晶体管的第二极与第二节点耦接；

所述耦合子电路包括：第二电容；

所述第二电容的第一端与第二节点耦接，所述第二电容的第二端与第三节点耦接；

所述驱动子电路包括双栅极驱动晶体管；

所述双栅极驱动晶体管的第一栅极与第一节点耦接，第二栅极与第三节点耦接，所述双栅极驱动晶体管的第一极与第二节点耦接，所述双栅极驱动晶体管的第二极与所述发光元件的第一极耦接。

本发明至少一实施例提供一种显示装置，包括：任一实施例所述的像素驱动电路。

本发明至少一实施例提供一种像素驱动电路的驱动方法，应用于任一实施例所述的像素驱动电路中，包括：

在初始化阶段，在复位信号端的复位信号控制下，使得第一节点的电压为参考信号端的参考电压，第三节点的电压为参考信号端的参考电压，以及，在发光控制信号端的信号控制下，使得所述第二节点的电压为所述第一电源端的第一电压；

在补偿阶段，在发光控制信号端的信号控制下，使得第二节点的电压为参考信号端的参考电压与所述驱动子电路的阈值电压之差；

在写入阶段，在扫描信号端的信号的控制下，将数据信号端的电压写入至存储子电路，使得第一节点的电压为数据信号端的电压；

在发光阶段，在发光控制信号端的信号的控制下，使得所述第二节点的电压为所述第一电源端的第一电压，并通过所述耦合子电路的耦合，使得第三节点的电压为所述第一电源端的第一电压与所述驱动子电路的阈值电压之和。

与相关技术相比，本发明一实施例包括输入子电路、存储子电路、复位子电路、发光控制子电路、耦合子电路、驱动子电路和发光元件。输入子电路，与数据信号端、扫描信号端和第一节点耦接；存储子电路，与第一电源端和第一节点耦接；复位子电路，与第一节点、第三节点、参考信号端和复位信号端耦接；发光控制子电路，与第一电源端、第二节点和发光控制信号端耦接，用于基于发光控制信号端的信号控制第一电源端与第二节点的导通或断开；耦合子电路，与第二节点和第三节点耦接；驱动子电路，所述驱动子电路的第一控制端与第一节点耦接，第二控制端与第三节点耦接，第三端与所述第二节点耦接，第四端耦接发光元件。本发明实施例提供的像素驱动电路，通过使用双控制端的驱动子电路和耦合子电路，使得驱动电流与阈值电压和第一电源端的电压无关，消除了阈值电压和irdrop造成的影响，避免了亮度不均，提高了显示品质。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明一实施例提供的像素驱动电路的一个结构示意图；

图2为本发明一实施例提供的输入子电路的结构示意图；

图3为本发明一实施例提供的存储子电路的结构示意图；

图4为本发明一实施例提供的复位子电路的结构示意图；

图5为本发明一实施例提供的复位子电路的另一结构示意图；

图6为本发明一实施例提供的发光控制子电路的结构示意图；

图7为本发明一实施例提供的耦合子电路的结构示意图；

图8为本发明一实施例提供的驱动子电路的结构示意图；

图9为本发明一实施例提供的像素驱动电路的一个等效电路图；

图10为本发明一实施例提供的像素驱动电路的工作时序图；

图11为像素驱动电路在初始化阶段的工作状态图；

图12为像素驱动电路在补偿阶段的工作状态图；

图13为像素驱动电路在写入阶段的工作状态图；

图14为像素驱动电路在发光阶段的工作状态图；

图15为本发明一实施例提供的像素驱动电路的驱动方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本领域技术人员可以理解，本申请所有实施例中采用的开关晶体管和双栅极驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本发明实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本发明实施例中，控制极为栅极，为区分开关晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。

为解决由于器件特性导致的均一性问题，提出了内部像素电路补偿的方式，来解决由于器件特性不均一产生的亮度灰阶不同的现象，常用的补偿方式有：7t1c、8t1c、5t2c补偿电路。

本发明实施例提供了一种像素驱动电路及其驱动方法、显示装置，利用双栅特性以及电容耦合关系对驱动晶体管的vth(阈值电压)和irdrop(ir压降，即电源和地网络压降)进行补偿，避免亮度不均现象出现。

图1为本发明一实施例提供的像素驱动电路的一个结构示意图。如图1所示，本实施例提供的像素驱动电路，包括：输入子电路、存储子电路、复位子电路、发光控制子电路、耦合子电路、驱动子电路。

在本实施例中，输入子电路与数据信号端data、扫描信号端gate(n)和第一节点a耦接，用于数据信号端data的控制下，向第一节点a提供数据信号端data的信号。

存储子电路，与第一电源端vdd和第一节点a耦接，用于保持第一电压端vdd和第一节点a之间的电压差；

复位子电路，与第一节点a、第三节点c、参考信号端reset和复位信号端ref耦接；用于基于复位信号端的复位信号的控制，使得第一节点a和第三节点c的电压复位为参考信号端ref的参考电压vref。

发光控制子电路，与第一电源端vdd、第二节点b和发光控制信号端em(n)耦接，用于基于发光控制信号端em(n)的信号控制第一电源端vdd与第二节点b的导通或断开，比如，当em(n)为低电平时，导通第一电源端vdd和第二节点b，当em(n)为高电平时，断开第一电源端vdd和第二节点b；

耦合子电路，与第二节点b和第三节点c耦接，用于维持第二节点和第三节点之间的电压差，以及，在第二节点和第三节点间进行耦合；具体的，在第二节点和第三节点间的电压差变化时，进行耦合，保持第二节点b和第三节点c之间的电压差；

驱动子电路，所述驱动子电路的第一控制端与第一节点a耦接，第二控制端与第三节点c耦接，第三端与所述第二节点b耦接，第四端耦接发光元件；用于在第二节点b、第一控制端、第二控制端的控制下，输出驱动电流至发光元件。

所述发光元件的第一极与所述驱动子电路的第四端耦接，所述发光元件的第二极与第二电源端vss耦接。可选地，发光元件可以为有机发光二极管oled(organiclightemittingdiode，有机发光二极体)，第一极指的是阳极，第二极指的是阴极。

需要说明的是，第一电源端vdd的电压持续为高电平，第二电源端vss的电压持续为低电平，扫描信号端gate(n)具体为扫描线，数据信号端data具体为数据线。gate(n)为第n行的扫描线时，复位信号端可以是gate(n-1)，即第n-1行的扫描线。

本发明实施例提供的像素驱动电路，通过使用双控制端的驱动子电路和耦合子电路，使得驱动电流与阈值电压、第一电源端的电压无关，消除了阈值电压和irdrop造成的影响，避免了亮度不均，提高显示品质。

图2为本发明一实施例提供的输入子电路的结构示意图。如图2所示，所述输入子电路包括：第一开关晶体管m1；

所述第一开关晶体管m1的控制极与扫描信号端gate(n)耦接，所述第一开关晶体管m1的第一极与数据信号端data耦接，所述第一开关晶体管m1的第二极与第一节点a耦接。

需要说明的是，图2具体示出了输入子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图3为本发明一实施例提供的存储子电路的结构示意图。如图3所示，所述存储子电路包括：第一电容c1；

所述第一电容c1的第一端与第一节点a耦接，所述第一电容c1的第二端与第一电源端vdd耦接。

需要说明的是，图3具体示出了存储子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图4为本发明一实施例提供的复位子电路的结构示意图。如图4所示，所述复位子电路包括：第二开关晶体管m2；

所述第二开关晶体管m2的控制极与复位信号端reset耦接，所述第二开关晶体管m2的第一极与参考信号端ref耦接，所述第二开关晶体管m2的第二极与第一节点a、第三节点c耦接；

需要说明的是，图4具体示出了复位子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图5为本发明另一实施例提供的复位子电路的结构示意图。如图5所示，所述复位子电路包括：第二开关晶体管m2和第三开关晶体管m3；

所述第二开关晶体管m2的控制极与复位信号端reset耦接，所述第二开关晶体管m2的第一极与参考信号端ref耦接，所述第二开关晶体管m2的第二极与第一节点a耦接；

所述第三开关晶体管m3的控制极与复位信号端reset耦接，所述第三开关晶体管m3的第一极与参考信号端ref耦接，所述第三开关晶体管m2的第二极与第三节点c耦接。

需要说明的是，图5具体示出了复位子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图6为本发明一实施例提供的发光控制子电路的结构示意图。如图6所示，所述发光控制子电路包括：第四开关晶体管m4；

所述第四开关晶体管m4的控制极与发光控制信号端em(n)耦接，所述第四开关晶体管m4的第一极与第一电源端vdd耦接，所述第四开关晶体管m4的第二极与第二节点b耦接。

需要说明的是，图6具体示出了发光控制子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图7为本发明一实施例提供的耦合子电路的结构示意图。如图7所示，所述耦合子电路包括：第二电容c2；

所述第二电容c2的第一端与第二节点b耦接，所述第二电容c2的第二端与第三节点c耦接。

需要说明的是，图7具体示出了耦合子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图8为本发明一实施例提供的驱动子电路的结构示意图。如图8所示，所述驱动子电路包括：双栅极驱动晶体管m5；

所述双栅极驱动晶体管m5的第一栅极与第一节点a耦接，第二栅极与第三节点c耦接，所述双栅极驱动晶体管m5的第一极与第二节点b耦接，所述双栅极驱动晶体管m5的第二极与所述发光元件的第一极耦接。

需要说明的是，图8具体示出了驱动子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。

图9为本发明一实施例提供的像素驱动电路的一个等效电路图，如图9所示，所述像素驱动电路包括：输入子电路、存储子电路、复位子电路、发光控制子电路、耦合子电路、驱动子电路，其中，所述输入子电路包括：第一开关晶体管m1；所述存储子电路包括：第一电容c1；所述复位子电路包括：第二开关晶体管m2和第三开关晶体管m3；所述发光控制子电路包括：第四开关晶体管m4；所述耦合子电路包括：第二电容c2；所述驱动子电路包括：双栅极驱动晶体管m5。

其中，所述第一开关晶体管m1的控制极与扫描信号端gate(n)耦接，所述第一开关晶体管m1的第一极与数据信号端data耦接，所述第一开关晶体管m1的第二极与第一节点a耦接。所述第一电容c1的第一端与第一节点a耦接，所述第一电容c1的第二端与第一电源端vdd耦接。所述第二开关晶体管m2的控制极与复位信号端reset耦接，所述第二开关晶体管m2的第一极与参考信号端ref耦接，所述第二开关晶体管m2的第二极与第一节点a耦接；所述第三开关晶体管m3的控制极与复位信号端reset耦接，所述第三开关晶体管m3的第一极与参考信号端ref耦接，所述第三开关晶体管m2的第二极与第三节点c耦接。所述第四开关晶体管m4的控制极与发光控制信号端em(n)耦接，所述第四开关晶体管m4的第一极与第一电源端vdd耦接，所述第四开关晶体管m4的第二极与第二节点b耦接。所述第二电容c2的第一端与第二节点b耦接，所述第二电容c2的第二端与第三节点c耦接。所述双栅极驱动晶体管m5的第一栅极与第一节点a耦接，第二栅极与第三节点c耦接，所述双栅极驱动晶体管m5的第一极与第二节点b耦接，所述双栅极驱动晶体管m5的第二极与所述发光元件的第一极耦接，所述发光元件的第二级耦接第二电源端vss。

在本实施例中，开关晶体管m1～m4均可以为n型薄膜晶体管或p型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本发明实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开关功能即可。

其中，第一电容c1和第二电容c2可以是存储电容。

下面通过像素驱动电路的工作过程进一步说明本发明实施例的技术方案。

以第一开关晶体管m1～双栅极驱动晶体管m5均为pmos为例，其中，第一开关晶体管m1-第四开关晶体管m4为单栅晶体管，双栅极驱动晶体管m5为双栅晶体管。该方案为5t2c方案。此时，双栅极驱动晶体管m5的两个栅极分别连接第二开关晶体管m2的源极和第三开关晶体管m3的源极，双栅极驱动晶体管m5的源极连接第四开关晶体管m4的漏极，第二开关晶体管m2和第三开关晶体管m3的漏极连接参考信号端ref，第四开关晶体管m4的源极连接第一电源端vdd，第一开关晶体管m1的漏极连接数据信号端data，第一开关晶体管m1的源极连接第一节点a。图10为本发明实施例提供的像素驱动电路的工作时序图；图11为像素驱动电路在初始化阶段的工作状态图，图12为像素驱动电路在补偿阶段的工作状态图，图13为像素驱动电路在写入阶段的工作状态图，图14为像素驱动电路在发光阶段的工作状态图。

在初始化阶段t1，如图11所示，复位信号端reset和发光控制信号端em(n)为低电平，第二开关晶体管m2、第三开关晶体管m3和第四开关晶体管m4导通，扫描信号端gate(n)为高电平，第一开关晶体管m1关断。双栅极驱动晶体管m5的两个栅极输入参考信号端的参考电压vref，双栅极驱动晶体管m5的源极输入第一电源端vdd的电压vdd，双栅极驱动晶体管m5导通，但由于，此时va，t1＝vref，vb,t1＝vdd，vc,t1＝vref。

在补偿阶段t2，如图12所示，复位信号端reset为低电平，第二开关晶体管m2和第三开关晶体管m3依然导通，发光控制信号端em(n)为高电平，第四开关晶体管m4关断，扫描信号端gate(n)为高电平，第一开关晶体管m1关断，双栅极驱动晶体管m5的两个栅极输入参考信号端的参考电压vref，第二节点b的电压由vdd降至vref-vth，va和vc保持不变，即va,t2＝vref，vb,t2＝vref-vth，vc,t2＝vref。

在写入阶段t3，如图13所示，扫描信号端gate(n)为低电平，第一开关晶体管m1导通，复位信号端reset、发光控制信号端em(n)为高电平，第二开关晶体管m2-双栅极驱动晶体管m5关断，第一节点a的电压由vref变成vdata，其他电位不变，即va,t3＝vdata，vb,t3＝vref-vth，vc,t3＝vref。

在发光阶段t4，如图14所示，发光控制信号端em(n)为低电平，扫描信号端gate(n)、复位信号端reset为高电平。第一开关晶体管m1-第三开关晶体管m3关断，第四开关晶体管m4和双栅极驱动晶体管m5导通，产生驱动电流至发光元件，发光元件发光。本阶段中，第二节点b的电压由vref-vth上升至vdd，第三节点c由于第二电容c2的耦合作用，维持第二节点b和第三节点c的电压差不变，因此，vc,t4-vc,t3＝vb,t4-vb,t3，即vc,t4＝vc,t3+vb,t4-vb,t3＝vref+(vdd-(vref-vth))＝vdd+vth，即va，t4＝vdata，vb,t4＝vdd，vc,t4＝vdd+vth。

发光电流由公式计算得出如下：

ioled＝k(vgs–vth)²

＝k(va,t4+vc,t4-vb,t4-vth)²

＝k(vdata+vdd+vth-vdd-vth)²

＝k(vdata)²

其中，k为与双栅极驱动晶体管m5的工艺参数和几何尺寸有关的固定常数，vth为双栅极驱动晶体管m5的阈值电压。比如，k＝wcoxu/2l，其中，w，l分别为双栅极驱动晶体管m5的tft沟道的宽度和长度，u为双栅极驱动晶体管m5的tft迁移率，cox为双栅极驱动晶体管m5的等效电容，即gate(栅极)和active之前单位面积的绝缘层电容。

由上述电流公式的推导结果可以看出，发光电流只和vdata电压相关，与阈值电压vth和第一电源端vdd的电压无关，因此消除了vth和irdrop的影响，避免了亮度不均，提高了显示品质。

本实施例中，各电压比如为：vdd＝5v，vss＝-2.5v，参考信号端的参考电压vref＝-3v，扫描信号端gate(n)，复位信号端reset，发光控制信号端em(n)高低电平设置为±8v，vth＝-2v，data电压可设置负压，也可设置0-3v，以上各信号电位只是举例说明，可更改，只要符合电路的基本要求即可。

本实施例提供的像素驱动电路，通过使用双控制端的驱动子电路和耦合子电路，使得驱动电流与阈值电压和第一电源端的电压无关，消除了阈值电压和irdrop造成的影响，避免了亮度不均，提高显示品质。

基于上述实施例的发明构思，本发明实施例还提供了一种显示装置，包括上述任一实施例所述的像素驱动电路。

显示装置可以包括显示基板，像素驱动电路可以设置于显示基板上。优选地，该显示装置可以为：oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实施例提供的显示装置的显示基板优选采用低温多晶硅技术(lowtemperaturepoly-silicon，简称ltps)制程下，这种多个晶体管和多个电容的设计，不会影响到模组的开口率。

需要说明的是本实施例提供的显示装置的显示基板也可采用非晶硅工艺。需指出的是，本发明实施例所提供的像素驱动电路可采用非晶硅、多晶硅、氧化物等工艺的薄膜晶体管。

本实施例所述的像素驱动电路采用的薄膜晶体管的类型可以根据实际需要更换。而且，尽管上述实施例中以有源矩阵有机发光二极管为例进行了说明，然而本发明不限于使用有源矩阵有机发光二极管的显示基板，也可以应用于使用其他各种发光二极管的显示基板。

本发明一实施例提供一种像素驱动电路的驱动方法，应用在任一实施例所述的像素驱动电路中，如图15所示，包括：

步骤1501，在初始化阶段，在复位信号端的复位信号控制下，使得第一节点的电压为参考信号端的参考电压，第三节点的电压为参考信号端的参考电压，以及，在发光控制信号端的信号控制下，使得所述第二节点的电压为所述第一电源端的第一电压；

具体的，在初始化阶段，复位信号端reset和发光控制信号端em(n)为低电平，扫描信号端gate(n)为高电平，从而第二开关晶体管m2至第四开关晶体管m4导通。

步骤1502，在补偿阶段，在发光控制信号端的信号控制下，使得第二节点的电压为参考信号端的参考电压与所述驱动子电路的阈值电压之差；

该阶段维持第一节点和第三节点的电压不变，即维持为初始化阶段的电压；

具体的，复位信号端reset保持为低电平，发光控制信号端em(n)变为高电平，从而第四开关晶体管m4关断，第二节点的电压变为参考信号端的参考电压与所述驱动子电路的阈值电压之差。

步骤1503，在写入阶段，在扫描信号端的信号的控制下，将数据信号端的电压写入至存储子电路，使得第一节点的电压为数据信号端的电压；

该阶段，维持第二节点和第三节点的电压不变，即维持为补偿阶段的电压；

具体的，扫描信号端gate(n)为低电平，第一开关晶体管m1导通，复位信号端reset、发光控制信号端em(n)为高电平，第二开关晶体管m2-双栅极驱动晶体管m5关断。

步骤1504，在发光阶段，在发光控制信号端的信号的控制下，使得所述第二节点的电压为所述第一电源端的第一电压，并通过所述耦合子电路的耦合，使得第三节点的电压为所述第一电源端的第一电压与所述驱动子电路的阈值电压之和。该阶段，第一节点的电压维持为第三阶段时的电压。

具体的，发光控制信号端em(n)为低电平，扫描信号端gate(n)和复位信号端reset为高电平。

本实施例提供的像素驱动电路的驱动方法，通过使用双控制端的驱动子电路和耦合子电路，使得驱动电流与阈值电压和第一电源端的电压无关，消除了阈值电压和irdrop造成的影响，避免了亮度不均，提高显示品质。

有以下几点需要说明：

(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。