一种GIP驱动电路的制作方法

本实用新型涉及面板驱动电路技术领域，特别涉及一种gip驱动电路。

背景技术：

在现有的液晶显示面板中，面板内像素是通过横向的栅极线(gateline)和纵向的源极线(sourceline)共同驱动。而栅极由面板两侧的栅极驱动电路驱动，简称gip(gateinpanel)驱动电路，纵向的源极线由ic提供资料电压。其中gip电路设计会影响面板的可靠性，比如：gip的tft器件在可靠性测试后发生电性上偏移，这时就会影响gip的正常运作，导致显示不良。

技术实现要素：

本实用新型所要解决的技术问题是：提供一种能够改善tft器件可靠性的gip驱动电路。

为了解决上述技术问题，本实用新型采用的技术方案为：

一种gip驱动电路，包括两个以上的gip级联组，每个所述gip级联组包括第一gip级联，所述第一gip级联包括第一gip单元、第二gip单元、第三gip单元和第四gip单元；

所述第一gip单元的第一输入端与外设的第一起始信号电连接，所述第一gip单元的第二输入端与所述第四gip单元的输出端电连接，所述第一gip单元的输出端与所述第三gip单元的第一输入端电连接，所述第二gip单元的第二输入端与所述第四gip单元的输出端电连接，所述第二gip单元的输出端与所述第四gip单元的第一输入端电连接，所述第三gip单元的第二输入端与外设的第一终止信号电连接，所述第四单元的第二输入端与外设的第二终止信号电连接。

本实用新型的有益效果在于：

通过设置第一gip单元、第二gip单元、第三gip单元和第四gip单元，将第三gip单元和第四gip单元的第二输入端单独连接一个终止信号，使得gip驱动电路的级传方式保持一致，tft器件的电性在严苛条件下会发生偏移，gip驱动电路的级传方式保持一致，能够防止gip驱动电路因长时间保持高电平准位而出现可靠性的问题，避免部分器件电性出现偏移异常的情况，降低gip驱动电路中由于高电平引起的电性不良，有效地提升了gip电路的可靠性；通过将一个gip单元的输出作为另一个gip单元的输入可以控制gip电路按照需求逐行打开，在受到时序控制的同时，避免来自源极线的资料错充到其它行的像素。

附图说明

图1为根据本实用新型的一种gip驱动电路的结构示意图；

图2为根据本实用新型的一种gip驱动电路的结构示意图；

图3为根据本实用新型的一种gip驱动电路的gip单元的电路图；

图4为根据本实用新型的一种gip驱动电路的时序图；

图5为根据本实用新型的一种gip驱动电路的时序图；

标号说明：

1、第一gip级联；101、第一gip单元；102、第二gip单元；103、第三gip单元；104、第四gip单元；

2、第二gip级联；

3、第三gip级联；301、第五gip单元；302、第六gip单元；303、第七gip单元；304、第八gip单元；

4、第四gip级联。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，本实用新型提供的技术方案：

一种gip驱动电路，包括两个以上的gip级联组，每个所述gip级联组包括第一gip级联，所述第一gip级联包括第一gip单元、第二gip单元、第三gip单元和第四gip单元；

所述第一gip单元的第一输入端与外设的第一起始信号电连接，所述第一gip单元的第二输入端与所述第四gip单元的输出端电连接，所述第一gip单元的输出端与所述第三gip单元的第一输入端电连接，所述第二gip单元的第二输入端与所述第四gip单元的输出端电连接，所述第二gip单元的输出端与所述第四gip单元的第一输入端电连接，所述第三gip单元的第二输入端与外设的第一终止信号电连接，所述第四单元的第二输入端与外设的第二终止信号电连接。

从上述描述可知，本实用新型的有益效果在于：

通过设置第一gip单元、第二gip单元、第三gip单元和第四gip单元，将第三gip单元和第四gip单元的第二输入端单独连接一个终止信号，使得gip驱动电路的级传方式保持一致，tft器件的电性在严苛条件下会发生偏移，gip驱动电路的级传方式保持一致，能够防止gip驱动电路因长时间保持高电平准位而出现可靠性的问题，避免部分器件电性出现偏移异常的情况，降低gip驱动电路中由于高电平引起的电性不良，有效地提升了gip电路的可靠性；通过将一个gip单元的输出作为另一个gip单元的输入可以控制gip电路按照需求逐行打开，在受到时序控制的同时，避免来自源极线的资料错充到其它行的像素。

进一步的，所述gip级联组还包括第二gip级联，所述第二gip级联和所述第一gip级联的结构相同。

由上述描述可知，第二gip级联和第一gip级联设置相同的结构，能够进一步降低gip驱动电路中由于高电平引起的电性不良，提升了gip电路的可靠性。

进一步的，所述gip级联组还包括第三gip级联，所述第三gip级联包括第五gip单元、第六gip单元、第七gip单元和第八gip单元；

所述第五gip单元的第一输入端与所述第三gip单元的输出端电连接，所述第五gip单元的第二输入端与所述第七gip单元的输出端电连接，所述第五单元的输出端与所述第七gip单元的第一输入端电连接，所述第六gip单元的第一输入端与所述第四gip单元的输出端电连接，所述第六gip单元的第二输入端与所述第八gip单元的输出端电连接，所述第六gip单元的输出端与所述第八gip单元的第一输入端电连接，所述第七gip单元的第二输入端与外设的第三终止信号电连接，所述第八gip单元的第二输入端与外设的第四终止信号电连接。

进一步的，所述第一gip单元的输出端、第二gip单元的输出端、第三gip单元的输出端和第四gip单元的输出端分别与面板内的栅极走线一一对应连接。

进一步的，所述第一gip单元、第二gip单元、第三gip单元和第四gip单元的电路结构相同；

所述第一gip单元包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、电容c1和电容c2；

所述晶体管t的源极分别与所述晶体管t2的栅极、晶体管t7的源极、晶体管t3的漏极、电容c2的一端和晶体管t4的栅极电连接，所述晶体管t2的漏极分别与所述晶体管t3的栅极、晶体管t6的栅极和电容c1的一端电连接，所述晶体管t2的源极分别与所述晶体管t3的源极、晶体管t6的源极和晶体管t5的源极电连接，所述晶体管t6的漏极分别与所述晶体管t5的漏极、电容c2的另一端和晶体管t4的源极电连接，所述晶体管t1的栅极为第一gip单元的第一输入端，所述晶体管t7的栅极为第一gip单元的第二输入端，所述晶体管t4的源极为第一gip单元的输出端。

请参照图1至图5，本实用新型的实施例一为：

请参照图1至图2，一种gip驱动电路，包括两个以上的gip级联组，每个所述gip级联组包括第一gip级联1，所述第一gip级联1包括第一gip单元101、第二gip单元102、第三gip单元103和第四gip单元104；

所述第一gip单元101的第一输入端与外设的第一起始信号电连接，所述第一gip单元101的第二输入端与所述第四gip单元104的输出端电连接，所述第一gip单元101的输出端与所述第三gip单元103的第一输入端电连接，所述第二gip单元102的第二输入端与所述第四gip单元104的输出端电连接，所述第二gip单元102的输出端与所述第四gip单元104的第一输入端电连接，所述第三gip单元103的第二输入端与外设的第一终止信号电连接，所述第四单元的第二输入端与外设的第二终止信号电连接。

所述gip级联组还包括第二gip级联2，所述第二gip级联2和所述第一gip级联1的结构相同。

所述第一gip级联1和第二gip级联2构成一个八级循环级联，第三gip级联3和第四gip级联4构成下一个八级循环级联，第四gip级联4和第三gip级联3的结构相同。

所述gip级联组还包括第三gip级联3，所述第三gip级联3包括第五gip单元301、第六gip单元302、第七gip单元303和第八gip单元304；

所述第五gip单元301的第一输入端与所述第三gip单元103的输出端电连接，所述第五gip单元301的第二输入端与所述第七gip单元303的输出端电连接，所述第五单元的输出端与所述第七gip单元303的第一输入端电连接，所述第六gip单元302的第一输入端与所述第四gip单元104的输出端电连接，所述第六gip单元302的第二输入端与所述第八gip单元304的输出端电连接，所述第六gip单元302的输出端与所述第八gip单元304的第一输入端电连接，所述第七gip单元303的第二输入端与外设的第三终止信号电连接，所述第八gip单元304的第二输入端与外设的第四终止信号电连接。

所述第一gip单元101的输出端、第二gip单元102的输出端、第三gip单元103的输出端和第四gip单元104的输出端分别与面板内的栅极走线一一对应连接。

所述第一gip单元101、第二gip单元102、第三gip单元103和第四gip单元104的电路结构相同；

请参照图3，所述第一gip单元101包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、电容c1和电容c2；

所述晶体管t的源极分别与所述晶体管t2的栅极、晶体管t7的源极、晶体管t3的漏极、电容c2的一端和晶体管t4的栅极电连接，所述晶体管t2的漏极分别与所述晶体管t3的栅极、晶体管t6的栅极和电容c1的一端电连接，所述晶体管t2的源极分别与所述晶体管t3的源极、晶体管t6的源极和晶体管t5的源极电连接，所述晶体管t6的漏极分别与所述晶体管t5的漏极、电容c2的另一端和晶体管t4的源极电连接，所述晶体管t1的栅极为第一gip单元101的第一输入端，所述晶体管t7的栅极为第一gip单元101的第二输入端，所述晶体管t4的源极为第一gip单元101的输出端。

上述第一gip单元101的电路的工作原理为：

请参照图3，gn-4和gn+4为输入信号，ck为时钟信号，gn为输出信号。

在t1-t2时刻，gn-4和gn+4为低电平，ck为高电平；晶体管t3和晶体管t6打开，晶体管t1、晶体管t2、晶体管t4、晶体管t5和晶体管t7关闭；

在t2-t3时刻，gn-4为高电平，gn+4和ck为低电平；晶体管t1、晶体管t2、晶体管t4和晶体管t5打开，晶体管t3、晶体管t6和晶体管t7关闭；

在t3-t4时刻，gn-4和gn+4为低电平，ck为高电平；晶体管t2和晶体管t4打开，晶体管t1、晶体管t3、晶体管t5、晶体管t6和晶体管t7关闭，gn输出高电平；

在t4-t5时刻，gn+4为高电平，gn-4和ck为低电平；晶体管t5和晶体管t7打开，晶体管t1、晶体管t2、晶体管t3、晶体管t4和晶体管t6关闭；

在t5-t6时刻，gn-4和gn+4为低电平，ck为高电平；晶体管t3和晶体管t6打开，晶体管t1、晶体管t2、晶体管t4、晶体管t5和晶体管t7关闭；

在t6-t7时刻，gn-4和gn+4为低电平，ck为低电平；晶体管t5打开，晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t6和晶体管t7关闭。

请参照图4和图5，为面板gip驱动电路的连续八级的时序图，ck1～ck8表示的第一时钟信号至第八时钟信号，第一时钟信号与第二时钟信号之间相差一个小时，即ck2＝ck1+1，以此类推，ck3＝ck2+1，ck4＝ck3+1，ck5＝ck4+1，ck6＝ck5+1，ck7＝ck6+1，ck8＝ck7+1；

在连续的八级gip驱动电路中，图4表示的是第一级、第三级、第五级和第七级的gip驱动电路的时序图(奇数级的gip驱动电路的时序图)，图4是对应图1中的gip驱动电路；图5表示的是第二级、第四级、第六级和第八级的gip驱动电路的时序图(偶数级的gip驱动电路的时序图)，图5是对应图2中的gip驱动电路；从图4和图5中可以看出，奇数级的gip驱动电路的时序图和偶数级的gip驱动电路的时序图除了时钟信号的输入高电平的开始时间不一样以外，其它的都相同，即奇数级的gip驱动电路的级传方式和偶数级的gip驱动电路的级传方式是相同。

先从图4中的第一级开始分析，gn-11(也就是第一gip单元101的第一输入端)从t1-t3时段输入高电平，gn-7(也就是第一gip单元101的第二输入端)从t3-t5时段输入高电平，gn-3(也就是第一gip单元101的输出端)从t5-t7时段输出高电平，qn-7(对应图3中的q点)在t1-t5时段为高电平；

同样的第三级的gn-9(也就是第二gip单元102的第一输入端)从t2-t4时段输入高电平，gn-5(也就是第二gip单元102的第二输入端)从t4-t6时段输入高电平，gn-1(也就是第一gip单元101的输出端)从t6-t8时段输出高电平，qn-5(对应图3中的q点)在t2-t6时段为高电平；

同样的第五级的gn-7(也就是第三gip单元103的第一输入端)从t3-t5时段输入高电平，gn-3(也就是第三gip单元103的第二输入端)从t3-t7时段输入高电平，rst1(也就是第三gip单元103的输出端)从t7-t9时段输出高电平，qn-3(对应图3中的q点)在t3-t7时段为高电平；

同样的第七级的gn-5(也就是第四gip单元104的第一输入端)从t4-t6时段输入高电平，gn-1(也就是第四gip单元104的第二输入端)从t6-t8时段输入高电平，rst3(也就是第四gip单元104的输出端)从t8-t10时段输出高电平，qn-1(对应图3中的q点)在t4-t8时段为高电平。

由于奇数级的gip驱动电路的级传方式和偶数级的gip驱动电路的级传方式是相同，所以偶数级的gip驱动电路的时序图分析过程与上述奇数级的gip驱动电路的时序图分析过程类似，此处不做赘述，区别之处仅在于时钟信号高电平的输入开始时间不一样，这样使得其它级的高电平的输入时间也对应变化。

通过本方案设计的gip驱动电路，从图4和图5中可以看出，qn-3高电平的维持时间段为t3-t7时段和qn-1高电平的维持时间段为t4-t8时段，若是采用传统的gip驱动电路的设计，qn-3高电平的维持时间段会是在t3-t8时段和qn-1高电平的维持时间段会是在t4-t9时段，通过本方案设计的gip驱动电路能够避免gip驱动电路的q点因长时间保持高电平准位而出现可靠性的问题，降低gip驱动电路中由于高电平引起的电性不良，有效地提升了gip电路的可靠性。

综上所述，本实用新型提供的一种gip驱动电路，通过设置第一gip单元、第二gip单元、第三gip单元和第四gip单元，将第三gip单元和第四gip单元的第二输入端单独连接一个终止信号，使得gip驱动电路的级传方式保持一致，tft器件的电性在严苛条件下会发生偏移，gip驱动电路的级传方式保持一致，能够防止gip驱动电路因长时间保持高电平准位而出现可靠性的问题，避免部分器件电性出现偏移异常的情况，降低gip驱动电路中由于高电平引起的电性不良，有效地提升了gip电路的可靠性；通过将一个gip单元的输出作为另一个gip单元的输入可以控制gip电路按照需求逐行打开，在受到时序控制的同时，避免来自源极线的资料错充到其它行的像素。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。