发光控制信号生成电路、显示面板和显示装置的制作方法

本发明涉及显示技术领域，更具体地，涉及一种发光控制信号生成电路、显示面板和显示装置。

背景技术：

在现有的平板显示器中，有机电致发光显示器(organicelectroluminescentdisplay，oled)作为一种主动发光的显示器，凭借其低功耗、高色饱和度、广视角等特点，已经逐渐成为显示领域的主流；其中，为了实现oled显示器的显示功能，通常需要向oled显示器的显示区域输入发光控制信号，以有助于实现画面的显示。然而，为了使得oled显示器能够适应不同亮度的显示需求，可以通过调节发光控制信号的脉冲宽度的方式来实现。

因此，如何使发光控制信号生成电路输出宽度可调的脉冲信号的同时，既能满足不同亮度的显示需求，又能输出稳定的信号，就成为了本领域技术人员亟待解决的技术问题。

技术实现要素：

有鉴于此，本发明提供了一种发光控制信号生成电路、显示面板和显示装置，用以解决现有技术中的问题。

本发明提供了一种发光控制信号生成电路，包括：第一控制模块、互锁稳定模块、第二控制模块、输出模块；第一控制模块，用于在信号输入端输入的有效脉冲信号、第一时钟信号端输入的第一时钟信号、第二时钟信号端输入的第二时钟信号控制下，控制第一节点的电位；第二控制模块，用于在第一时钟信号端输入的第一时钟信号、第二时钟信号端输入的第二时钟信号、第一电压信号端输入的第一电压信号、第二电压信号端输入的第二电压信号和第一节点电位的控制下，控制第二节点的电位；互锁稳定模块，用于在第二电压信号端输入的第二电压信号控制下，稳定控制第三节点的电位；输出模块，用于在第一节点电位和第三节点电位控制下，将第一电压信号端输入的第一电压信号传输至信号输出端，在第二节点电位控制下，将第二电压信号端输入的第二电压信号传输至信号输出端。

另一方面，本发明还提供了一种显示面板，包括级联的多个上述发光控制信号生成电路；除最后一级的发光控制信号生成电路之外，其余每一级发光控制信号生成电路的信号输出端均与下一级发光控制信号生成电路的信号输入端电连接，第一级发光控制信号生成电路的信号输入端连接有起始脉冲信号。

另一方面，本发明还提供了一种显示装置，包括上述显示面板。

与现有技术相比，本发明提供的发光控制信号生成电路、显示面板和显示装置，至少实现了如下的有益效果：

本发明的发光控制信号生成电路，除了通过第一控制模块、第二控制模块和输出模块三个模块的相互配合，采用简单的电路结构，使得信号输出端输出具有与信号输入端输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应显示面板不同亮度的显示需求；还通过互锁稳定模块中的电路结构，可以保持扫描信号的脉冲宽度和电位稳定，使得发光控制信号的脉冲宽度和电位稳定，从而使显示面板的显示画面达到更好的显示质量，进一步提升观看效果，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。

当然，实施本发明的任一产品必不特定需要同时达到以上的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明实施例中提供的发光控制信号生成电路的结构示意图之一；

图2是图1所示的电路连接结构对应的输入输出时序图；

图3是本发明实施例中提供的发光控制信号生成电路的结构示意图之二；

图4是本发明实施例中提供的发光控制信号生成电路的结构示意图之三；

图5是本发明实施例中提供的发光控制信号生成电路的结构示意图之四；

图6是本发明实施例中提供的发光控制信号生成电路的结构示意图之五；

图7是本发明实施例中提供的发光控制信号生成电路的结构示意图之六；

图8是本发明实施例中提供的发光控制信号生成电路的结构示意图之七；

图9是本发明实施例中提供的输入输出时序图；

图10是与图8所示的电路结构对应的模拟结果；

图11是本发明实施例中提供的另一种输入输出时序图；

图12是本发明实施例提供的级联的发光控制信号生成电路的结构示意图；

图13是与图12所示的结构对应的输入输出时序图；

图14为本发明实施例提供的显示装置的结构示意图；

图15是本发明实施例的电路在没有互锁稳定模块时对应的仿真结果。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

请参考图1，图1是本发明实施例中提供的发光控制信号生成电路的结构示意图之一，本发明实施例提供的一种发光控制信号生成电路，包括：第一控制模块1、第二控制模块2、互锁稳定模块3、输出模块4；

第一控制模块1，用于在信号输入端prev输入的有效脉冲信号、第一时钟信号端ck输入的第一时钟信号、第二时钟信号端ckb输入的第二时钟信号控制下，控制第一节点n1的电位；

第二控制模块2，用于在第一时钟信号端ck输入的第一时钟信号、第二时钟信号端ckb输入的第二时钟信号、第一电压信号端vgl输入的第一电压信号、第二电压信号端vgh输入的第二电压信号和第一节点n1电位的控制下，控制第二节点n2的电位；

互锁稳定模块3，用于在第二电压信号端vgh输入的第二电压信号控制下，稳定控制第三节点n3的电位；

输出模块4，用于在第一节点n1电位和第三节点n3电位控制下，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out，在第二节点n2电位控制下，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out。

具体而言，本发明实施例的发光控制信号生成电路，除了通过第一控制模块1、第二控制模块2和输出模块4三个模块的相互配合，采用简单的电路结构，使得信号输出端out输出具有与信号输入端prev输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应显示面板不同亮度的显示需求；还通过互锁稳定模块3中的电路结构，可以保持扫描信号的脉冲宽度和电位稳定，使得发光控制信号的脉冲宽度和电位稳定，从而使显示面板的显示画面达到更好的显示质量，进一步提升观看效果。

在一些可选实施例中，请参考图2，图2是图1所示的电路连接结构对应的输入输出时序图，本实施例中，信号输入端prev输入的有效脉冲信号为高电平信号，信号输出端out输出的有效脉冲信号的上升沿和下降沿均与第一时钟信号端ck输入的时钟信号的下降沿对齐。

本实施例通过信号输入端prev的有效脉冲信号的脉冲宽度，控制信号输出端out输出的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整。

在一些可选实施例中，请继续参考图2，本实施例中，信号输入端prev输入的有效脉冲信号的脉冲宽度为整数倍的第一时钟信号ck和第二时钟信号端ckb输入的时钟信号周期的脉冲宽度。

为了保证输出的有效脉冲信号的脉冲宽度与输入的有效脉冲信号的脉冲宽度相同，在本实施例中，信号输入端prev输入的有效信号的脉冲宽度可以为整数倍的第一时钟信号端ck和第二时钟信号端ckb输入的时钟信号周期的脉冲宽度；当然，信号输入端prev输入的有效信号的脉冲宽度可以是第一时钟信号端ck和第二时钟信号端ckb输入的时钟信号周期脉冲宽度的一倍、两倍、三倍或是其他倍数，只需根据实际需要进行相应的设置，以保证输出的有效脉冲信号的脉冲宽度与输入的有效脉冲信号的脉冲宽度相同即可，在此不作具体限定。

在一些可选实施例中，请继续参考图2，本实施例中，信号输入端prev输入的有效脉冲信号的延长周期与信号输出端out输出的有效脉冲信号的延长周期相同。

本实施例的信号输入端prev输入的有效脉冲信号的延长周期与信号输出端out输出的有效脉冲信号的延长周期相同，即若信号输入端prev输入的有效脉冲信号可以延长m个时钟周期，则信号输出端out输出的有效脉冲信号也可以对应延长m个时钟周期；其中，m为正整数。如此，可以仅需通过改变信号输入端prev的有效脉冲信号的时长，即可控制信号输出端out输出信号的有效脉冲信号的时长，即改变输入的有效脉冲信号的脉冲宽度，便可以控制输出的有效脉冲信号的脉冲宽度，而不需要进行电路的改动和工艺的改变，增加了系统的灵活性。

在一些可选实施例中，请继续参考图1，本实施例中，第一电压信号端vgl输入的为低电平信号，第二电压信号端vgh输入的为高电平信号。

具体而言，为了更加清楚地理解本发明实施例提供的上述发光控制信号生成电路，以实现对输出的有效脉冲信号的脉冲宽度调整和维持输出电位的稳定，下面将结合几种结构的发光控制信号生成电路，对本发明实施例提供的上述发光控制信号生成电路的具体结构和工作过程进行详细描述。

在一些可选实施例中，请参考图3，图3是本发明实施例中提供的发光控制信号生成电路的结构示意图之二，本实施例中，为了能够实现第一控制模块1的功能，第一控制模块1包括第一控制单元11、电荷泵单元12；

第一控制单元11的第一端与信号输入端prev电连接，第二端与第一时钟信号端ck电连接，第三端与第一节点n1电连接；

第一控制单元11，用于在第一时钟信号端ck输入的第一时钟信号控制下，将信号输入端prev输入的有效脉冲信号传输至第一节点n1；

电荷泵单元12的第一端与第二时钟信号端ckb电连接，第二端与第一节点n1电连接；

电荷泵单元12，用于在第二时钟信号端ckb输入的第二时钟信号控制下，加强第一节点n1的电位。

在一些可选实施例中，请继续参考图3，本实施例中，为了能够实现第二控制模块2的功能，第二控制模块2包括第二控制单元21、第三控制单元22、第四控制单元23；

第二控制单元21的第一端与第一时钟信号端ck电连接，第二端与第一节点n1电连接，第三端与第四节点n4电连接；

第二控制单元21，用于在第一时钟信号端ck输入第一时钟信号控制下将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4，在第一节点n1的电位控制下，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4；

第三控制单元22的第一端与第四节点n4电连接，第二端与第一时钟信号端ck电连接，第三端与第二电压信号端vgh电连接，第四端与第二时钟信号端ckb电连接，第五端与第五节点n5电连接；

第三控制单元22，用于在第一时钟信号端ck输入第一时钟信号控制下，将第二电压信号端vgh输入的第二电压信号传输至第五节点n5，在第四节点n4控制下，将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5；

第四控制单元23的第一端与第五节点n5电连接，第二端与第一电压信号端vgl电连接，第三端与第二节点n2电连接；

第四控制单元23，用于在第五节点n5的电位控制下，将第一电压信号端vgl输入的第一电压信号传输至第二节点n2。

在一些可选实施例中，请继续参考图3，本实施例中，为了能够实现互锁稳定模块3的功能，互锁稳定模块3包括第五控制单元31、第六控制单元32；

第五控制单元31的第一端与第二控制模块2电连接，第二端与第二电压信号端vgh电连接，第三端与第三节点n3电连接；

第五控制单元31，用于在第二控制模块2控制下，将第二电压信号端vgh输入的第二电压信号传输至第三节点n3，用于稳定第三节点n3的电位；

第六控制单元32的第一端与第三节点n3电连接，第二端与第二电压信号端vgh电连接，第三端与第二节点n2电连接；

第六控制单元32，用于在第三节点n3的电位控制下，将第二电压信号端vgh输入的第二电压信号传输至第二节点n2。

在一些可选实施例中，请继续参考图3，本实施例中，为了能够实现输出模块4的功能，输出模块4包括第一输出单元41和第二输出单元42；

第一输出单元41的第一端与第一节点n1电连接，第二端与第一电压信号端vgl电连接，第三端与信号输出端out电连接；

第一输出单元41，用于在第一节点n1的电位控制下，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out；

第二输出单元42的第一端与第二节点n2电连接，第二端与第二电压信号vgh端电连接，第三端与信号输出端out电连接；

第二输出单元42，用于在第二节点n2的电位控制下，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out。

在一些可选实施例中，请参考图4，图4是本发明实施例中提供的发光控制信号生成电路的结构示意图之三，本实施例中，为了实现第一控制单元11的功能，第一控制单元11包括第二开关晶体管t2，第二开关晶体管t2的栅极与第一时钟信号端ck电连接，源极与信号输入端prev电连接，漏极与第一节点n1电连接；

具体而言，第二开关晶体管t2在第一时钟信号端ck输入的第一时钟信号的控制下，将信号输入端prev输入的有效脉冲信号传输至第一节点n1。

需要说明的是，第二开关晶体管t2可以为p型晶体管，第一时钟信号端ck输入的第一时钟信号为低电位信号；第二开关晶体管t2还可以为n型晶体管，第一时钟信号端ck输入的第一时钟信号为高电位信号。

以上仅是举例说明第一控制单元11的具体结构，在具体实施时，第一控制单元11的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了实现电荷泵单元12的功能，电荷泵单元12包括第一电容c1，第一电容c1一端与第一节点n1电连接，另一端与第二时钟信号端ckb电连接。

具体而言，第一电容c1在第二时钟信号端ckb输入的第二时钟信号的作用下，维持第一电容c1两端之间的电压差，即加强第一节点n1的电位。

以上仅是举例说明电荷泵单元12的具体结构，在具体实施时，电荷泵单元12的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

需要说明的是，由于输出模块4在第一节点n1电位的控制下，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out，所以第一控制单元11需要和电荷泵单元12配合使用，以控制第一节点n1的电位，实现信号输出端out输出低电位信号；并且，在第一节点n1的电位为低电位时，电荷泵单元12可以有效维持和加强第一节点n1的电位，以避免因第一节点n1的电位发生波动而导致输出模块4的信号输出端out无法稳定的输出低电位信号。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第二控制单元21的功能，第二控制单元21包括第九开关晶体管t9、第十开关晶体管t10，第九开关晶体管t9的栅极和源极均与第一时钟信号端ck电连接，漏极与第四节点n4电连接；第十开关晶体管t10的栅极与第一节点n1电连接，源极与第一时钟信号端ck电连接，漏极与第四节点n4电连接；

具体而言，第九开关晶体管t9在第一时钟信号端ck输入的第一时钟信号的控制下，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4；第十开关晶体管t10在第一节点n1的电位控制下，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4。

需要说明的是，第九开关晶体管t9和第十开关晶体管t10可以均为p型晶体管，第一时钟信号端ck输入的第一时钟信号为低电位信号，第一节点n1的电位为低电位；第九开关晶体管t9和第十开关晶体管t10还可以均为n型晶体管，第一时钟信号端ck输入的第一时钟信号为高电位信号，第一节点n1的电位为高电位。

以上仅是举例说明第二控制单元21的具体结构，在具体实施时，第二控制单元21的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第三控制单元22的功能，第三控制单元22包括第三开关晶体管t3、第八开关晶体管t8、第四电容c4，第三开关晶体管t3的栅极与第一时钟信号端ck电连接，源极与第二电压信号端vgh电连接，漏极与第五节点n5电连接；第八开关晶体管t8的栅极与第四节点n4电连接，源极与第二时钟信号端ckb电连接，漏极与第五节点n5电连接，且第八开关晶体管t8的漏极通过第四电容c4与第八开关晶体管t8的栅极电连接；

具体而言，第八开关晶体管t8在第四节点n4电位的控制下，将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5；第三开关晶体管t3在第一时钟信号端ck输入的第一时钟信号控制下，将第二电压信号端vgh输入的第二电压信号传输至第五节点n5；第四电容c4维持第四节点n4和第五节点n5之间的电压差。

需要说明的是，第三开关晶体管t3和第八开关晶体管t8可以均为p型晶体管，第一时钟信号端ck输入的第一时钟信号为低电位信号，第四节点n4的电位为低电位；第九开关晶体管t9和第十开关晶体管t10还可以均为n型晶体管，第一时钟信号端ck输入的第一时钟信号为高电位信号，第四节点n4的电位为高电位。

以上仅是举例说明第三控制单元22的具体结构，在具体实施时，第三控制单元22的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第四控制单元23的功能，第四控制单元23包括第七开关晶体管t7，第七开关晶体管t7的栅极与第五节点n5电连接，源极与第一电压信号端vgl电连接，漏极与第二节点n2电连接。

具体而言，第七开关晶体管t7在第五节点n5电位的控制下，将第一电压信号端vgl输入的第一电压信号传输至第二节点n2。

需要说明的是，第七开关晶体管t7可以为p型晶体管，第五节点n5的电位为低电位；第七开关晶体管t7还可以为n型晶体管，第五节点n5的电位为高电位。

以上仅是举例说明第四控制单元23的具体结构，在具体实施时，第四控制单元23的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第五控制单元31的功能，第五控制单元31包括第十四开关晶体管t14，第十四开关晶体管t14的栅极与第二控制模块2电连接，源极与第二电压信号端vgh电连接，漏极与第三节点n3电连接；

具体而言，第十四开关晶体管t14在第五节点n5电位的控制下，将第二电压信号端vgh输入的第二电压信号传输至第三节点n3；第十四开关晶体管t14使得在第五节点n5处于低电平时，第三节点n3处于高电平，避免在最后阶段，第一时钟信号端ck输入的第一时钟信号为高电平而控制第二开关晶体管t2关闭时，导致第三节点n3浮空。

需要说明的是，第十四开关晶体管t14可以为p型晶体管，第五节点n5的电位为低电位；第十四开关晶体管t14还可以为n型晶体管，第五节点n5的电位为高电位。

以上仅是举例说明第五控制单元31的具体结构，在具体实施时，第五控制单元31的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第六控制单元32的功能，第六控制单元32包括第四开关晶体管t4，第四开关晶体管t4的栅极与第三节点n3电连接，源极与第二电压信号端vgh电连接，漏极与第二节点n2电连接。

具体而言，第四开关晶体管t4在第一节点n1电位的控制下，将第二电压信号端vgh输入的第二电压信号传输至第二节点n2。

需要说明的是，第四开关晶体管t4可以为p型晶体管，第一节点n1的电位为低电位；第四开关晶体管t4还可以为n型晶体管，第一节点n1的电位为高电位。

以上仅是举例说明第六控制单元32的具体结构，在具体实施时，第六控制单元32的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第一输出单元41的功能，第一输出单元41包括第六开关晶体管t6，第六开关晶体管t6的栅极与第一节点n1电连接，源极与第一电压信号端vgl电连接，漏极与信号输出端out电连接；

具体而言，第六开关晶体管t6在第一节点n1电位的控制下，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out。

需要说明的是，第六开关晶体管t6可以为p型晶体管，第一节点n1的电位为低电位；第六开关晶体管t6还可以为n型晶体管，第一节点n1的电位为高电位。

以上仅是举例说明第一输出单元41的具体结构，在具体实施时，第一输出单元41的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图4，本实施例中，为了能够实现第二输出单元42的功能，第二输出单元42包括第五开关晶体管t5、第三电容c3，第五开关晶体管t5的栅极与第二节点n2电连接，源极与第二电压信号端vgh电连接，漏极与信号输出端out电连接，且第五开关晶体管t5的栅极通过第三电容c3与第二电压信号端vgh电连接。

具体而言，第五开关晶体管t5在第二节点n2电位的控制下，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out，第三电容c3在第二电压信号端vgh输入的第二电压信号的作用下，维持第二节点n2的电位。

需要说明的是，第五开关晶体管t5可以为p型晶体管，第二节点n2的电位为低电位；第五开关晶体管t5还可以为n型晶体管，第二节点n2的电位为高电位。

以上仅是举例说明第二输出单元42的具体结构，在具体实施时，第二输出单元42的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

在一些可选实施例中，请继续参考图5，图5是本发明实施例中提供的发光控制信号生成电路的结构示意图之四，本实施例中，为了减少第九开关晶体管t9和第十开关晶体管t10的漏电流，增加发光控制信号生成电路的稳定性，第九开关晶体管t9和第十开关晶体管t10均为双栅晶体管。第九开关晶体管t9的第一栅极和第二栅极均与第一时钟信号端ck电连接，源极也与第一时钟信号端ck电连接，漏极与第四节点n4电连接；第十开关晶体管t10的第一栅极和第二栅极均与第一节点n1电连接，源极与第一时钟信号端ck电连接，漏极第四节点n4电连接。

具体而言，第九开关晶体管t9在第一时钟信号端ck输入的第一时钟信号的控制下，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4；第十开关晶体管t10在第一节点n1的电位控制下，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4。

在一些可选实施例中，请参考图6，图6是本发明实施例中提供的发光控制信号生成电路的结构示意图之五，本实施例中，为了进一步实现电荷泵单元12的功能，减小电路内部串扰，电荷泵单元12还包括第一开关晶体管t1，第一开关晶体管t1的栅极与信号输入端prev电连接，源极与第二时钟信号端ckb电连接，漏极与第一电容c1一端电连接；第一开关晶体管t1用于在信号输入端prev输入的有效脉冲信号的控制下，将第二时钟信号端ckb输入的第二时钟信号传输至第一电容c1的一端，用于进一步加强第一节点n1的电位。

具体而言，第一开关晶体管t1在信号输入端prev输入的有效脉冲信号的控制下，将第二时钟信号端ckb输入的第二时钟信号传输至第一电容c1的第一端；第一电容c1维持一端和另一端之间的电压差，第一电容c1另一端即第一节点n1。

需要说明的是，第一开关晶体管t1可以为p型晶体管，信号输入端prev输入的有效脉冲信号为低电位信号；第一开关晶体管t1还可以为n型晶体管，信号输入端prev输入的有效脉冲信号为高电位信号。

在一些可选实施例中，请参考图7，图7是本发明实施例中提供的发光控制信号生成电路的结构示意图之六，本实施例中，为了加强第一控制单元11的限流功能，第一控制模块1还包括限流单元13；

限流单元13的第一端与第一电压信号端vgl电连接，第二端与第三节点n3电连接，第三端与第一节点n1电连接；

限流单元13，用于在第一电压信号端vgl输入第一电压信号控制下，将第一控制单元11的第三端与第一节点n1导通。

具体而言，限流单元13设置在第一控制单元11和电荷泵单元12之间，且第三节点n3位于限流单元13靠近第一控制单元11的一侧，有利于避免互锁稳定模块3受到不良影响。

在一些可选实施例中，请参考图8，图8是本发明实施例中提供的发光控制信号生成电路的结构示意图之七，为了实现限流单元13的功能，本实施例中，限流单元13包括第十一开关晶体管t11和第二电容c2，第十一开关晶体管t11的栅极与第一电压信号端vgl电连接，源极与第三节点n3电连接，且源极通过第二电容c2与第十一开关晶体管t11的栅极电连接，漏极与第一节点n1电连接。

具体而言，第十一开关晶体管t11在第一电压信号端vgl输入的第一电压信号的控制下，将第三节点n3与第一节点n1导通，第二电容c2在第一电压信号端vgl输入的第一电压信号的作用下，维持第一节点n1的电位。

需要说明的是，第十一开关晶体管t11为p型晶体管，第一电压信号端vgl输入的第一电压信号为低电位信号；当然，在第十一开关晶体管t11为n型晶体管时，第一电压信号端vgl输入的第一电压信号应为高电位信号。

以上仅是举例说明限流单元13的具体结构，在具体实施时，限流单元13的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

需要说明的是，本发明实施例提供的上述发光控制信号生成电路中提到的开关晶体管采用p型晶体管设计，如图4-图8所示，还可以采用n型晶体管设计，虽然本发明未给出图示，但本领域技术人员可根据图4-图8所示，得出采用n型晶体管设计的图示，本发明在此不作赘述。上述各开关晶体管可以是低温多晶硅薄膜晶体管(tft，thinfilmtransistor)，也可以是金属氧化物半导体场效应管(mos，metaloxidesemiconductor)，在此不作限定，并且上述各开关晶体管的源极和漏极可以互换，不做具体区分。

具体而言，结合图8所示的本发明实施例中提供的发光控制信号生成电路的结构示意图之七，以及图9所示的本发明实施例中提供的输入输出时序图，以几个工作阶段为例进行详细说明该发光控制信号生成电路的工作过程及原理；需要说明的是，下述描述中以1表示高电位，0表示低电位，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。

在t1阶段，prev＝0，ck＝0，ckb＝1；

因ck＝0，使得第三开关晶体管t3和第九开关晶体管t9均处于导通状态，所以第九开关晶体管t9将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4，使第四节点n4的电位为低电位；第三开关晶体管t3将第二电压信号端vgh输入的第二电压信号传输至第五节点n5，使第五节点n5的电位为高电位；正是由于第五节点n5的电位为高电位，所以第七开关晶体管t7、第十四开关晶体管t14均处于截止状态；

因prev＝0，使得第一开关晶体管t1处于导通状态，所以第一开关晶体管t1将第二时钟信号端ckb输入的第二时钟信号传输至第一电容c1的a端，使a端电位也为高电位，从而加强第一电容c1的b端的低电位输出，即第一节点n1的低电位输出；

此外，由于prev＝0和ck＝0，第二开关晶体管t2处于导通状态，将信号输入端prev输入的有效脉冲信号传输至第三节点n3，使第三节点n3的电位为低电位，进而使得第四开关晶体管t4处于导通状态，将第二电压信号端vgh输入的第二电压信号传输至第二节点n2，将第二节点n2的电位拉高，以保证第五开关晶体管t5处于截止状态；正是由于第三节点n3的电位为低电位，进而使得第十开关晶体管t10处于导通状态，将第一时钟信号端ck输入的第一时钟信号至第四节点n4，维持第四节点n4的低电位；

由于第十一开关晶体管t11的栅极与第一电压信号端vgl电连接，所以第十一开关晶体管t11保持开启，使得第三节点n3的电位与第一节点n1的电位相同，且保持在低电位，进而使得第六开关晶体管t6导通，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out，使得信号输出端out输出低电位信号。

在t2阶段，prev＝1，ck＝1，ckb＝0；

因ck＝1，所以第二开关晶体管t2、第三开关晶体管t3、第九开关晶体管t9均处于截止状态，所以第三节点n3稳定的维持在低电位，第十开关晶体管t10导通，将第一时钟信号端ck输入的第一时钟信号传输至第四节点n4，将第四节点n4为高电位信号，保持第八开关晶体管t8为截止状态；正是由于第三节点n3为低电位信号，所以第四开关晶体管t4导通，将第二电压信号端vgh输入的第二电压信号传输至第二节点n2，将第二节点n2的电位拉高，以保证第五开关晶体管t5处于截止状态；

由于prev＝1，第一开关晶体管t1截止，所以第一节点n1的电位不会发生波动，稳定地维持在低电位，又由于第十一开关晶体管t11保持开启，使得第一节点n1的电位保持在低电位，所以第六开关晶体管t6继续将第一电压信号端vgl输入的第一电压信号传输至信号输出端out，使得信号输出端out输出低电位信号。

在t3阶段，prev＝1，ck＝0，ckb＝1；

由于prev＝1，第一开关晶体管t1始终截止，又因ck＝0，所以第二开关晶体管t2导通，使得第三节点n3的电位被拉高，在第十一开关晶体管t11开启时，第一节点n1的电位也被拉高，由于第一电容c1的作用为维持第一节点n1和第一电容c1的a端的电压差，所以此时第一电容c1的a端的电位被拉低，同时因第一开关晶体管t1始终截止，所以第一电容c1的a端的电位被稳定在低电位，第一节点n1的电位被稳定在高电位，正是由于第一节点n1电位稳定在高电位，使得第六开关晶体管t6截止，停止向信号输出端out输出低电位信号。

此外，由于prev＝1，ck＝0，第九开关晶体管t9导通，第十开关晶体管t10截止，所以第四节点n4的电位为低电位，所以第八开关晶体管t8将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5，又因ckb＝1，使得第五节点n5的电位为高电位；又因为ck＝0，所以第三开关晶体管t3导通，使得第五节点n5保持在高电位，进而使第七开关晶体管t7始终截止；并且由于第三节点n3的电位被拉高，使得第四开关晶体管t4从导通状态变为截止状态，从而使得第二节点n2电位被拉低至低电位，进而使得第五开关晶体管t5导通，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out输出高电位信号。

在t4阶段，prev＝1，ck＝1，ckb＝0；

由于prev＝1，所以第一开关晶体管t1依然截止，又因ck＝1，使得第二开关晶体管t2也处于截止状态，所以第三节点n3、第一节点n1和第一电容c1的a端的电位与t3阶段时保持一致，即第三节点n3和第一节点n1均为高电位，第一电容c1的a端的电位为低电位，所以第六开关晶体管t6依然保持截止。

此外，由于ck＝1，所以在第九开关晶体管t9截止，第四节点n4的电位依然保持为低电位，使得第八开关晶体管t8依然导通，将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5，由于在此阶段ckb＝0，所以第五节点n5的电位为低电位，使得第七开关晶体管t7导通，将第一电压信号端vgl的第一电压信号传输至第二节点n2，但由于在t3阶段第二节点n2为低电位，所以在第三电容c3的自举作用下，在此阶段继续保持第二节点n2的电位为低电位，从而将第一电压信号端vgh的第一电压信号传输至信号输出端out，从而使得信号输出端out继续输出高电位信号。

在t5阶段，prev＝1，ck＝0，ckb＝1；

由于prev＝1，ckb＝1，所以第一开关晶体管t1依然截止，又因ck＝0，使得第二开关晶体管t2开启，将第三节点n3的电位稳定在高电位，进而使得第四开关晶体管t4保持截止状态，使第二电压信号端vgh输入的第二电压信号不能传输至第二节点n2，使第五开关晶体管t5保持导通状态，稳定信号输出端out输出高电位信号，不会过早的变成低电位信号。第三节点n3的电位稳定在高电位，使得第一节点n1的电位也稳定在高电位，第一电容c1的a端的电位稳定在低电位，第十一开关晶体管t11依然保持开启。

此外，由于ck＝0，所以第四节点n4的电位依然为低电位，第八开关晶体管t8继续将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5，又因ckb＝1，使得第五节点n5的电位为高电位，第七开关晶体管t7从导通变为截止，第二节点n2电位不变维持在t4阶段的低电位，使第五开关晶体管t5导通，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out，使信号输出端out输出维持高电位信号。

在t6阶段，prev＝0，ck＝1，ckb＝0；

由于prev＝0，ckb＝0，所以即便在第一开关晶体管t1开启时，第一电容c1的a端的电位依然为低电位，又因ck＝1，所以第二开关晶体管t2截止，所以第一节点n1的电位稳定在高电位，使得第六开关晶体管t6依然保持截止。由于第一节点n1的电位稳定在高电位，第十一开关晶体管t11又保持导通状态，因此第三节点n3的电位也稳定在高电位，使得第四开关晶体管t4保持截止状态，进而第二电压信号端vgh输入的第二电压信号不能传输至第二节点n2，使第五开关晶体管t5保持导通状态，稳定信号输出端out输出高电位信号，使信号输出端out不会过早的变成低电位信号。

此外，ck＝1，所以第二开关晶体管t2和第九开关晶体管t9处于截止状态，所以第四节点n4的电位依然维持在t5阶段的低电位，第八开关晶体管t8继续将第二时钟信号端ckb输入的第二时钟信号传输至第五节点n5，又因ckb＝0，使得第五节点n5的电位为低电位，第七开关晶体管t7导通，第二节点n2电位继续维持低电位，使第五开关晶体管t5导通，将第二电压信号端vgh输入的第二电压信号传输至信号输出端out，使信号输出端out输出维持高电位信号。

又由于此时第五节点n5的电位为低电位，所以第十四开关晶体管t14导通，将第二电压信号端vgh的第二电压信号传输至第三节点n3，使第三节点n3的电位稳定在高电位，进一步保证第六开关晶体管t6处于截止状态，使第一电压信号端vgl的第一电压信号不能传输至信号输出端out，以避免对信号输出端out输出的高电位信号产生干扰。

在t7阶段，prev＝0，ck＝0，ckb＝1；

由于prev＝0，ckb＝1，使得在第一开关晶体管t1开启，第一电容c1的a端的电位被拉高，而又因ck＝0，使得在第二开关晶体管t2开启时，第三节点n3的电位被拉低，进而使得在第十一开关晶体管t11开启时，第一节点n1的电位也被拉低至低电位；又因ck＝0，使得第三开关晶体管t3导通，第五节点n5的电位为高电位，从而使第十四开关晶体管t14截止，使第二电压信号端vgh的第二电压信号停止传输至第三节点n3，使第三节点n3的电位保持在低电位。

同时，由于第一电容c1的作用，第一节点n1的电位稳定地维持在低电位，使得第六开关晶体管t6导通，将第一电压信号端vgl输入的第一电压信号传输至信号输出端out，使得信号输出端out输出低电位信号。

此外，由于第三节点n3的电位为低电位，使得第四开关晶体管t4处于导通状态，将第二电压信号端vgh输入的第二电压信号传输至第二节点n2，将第二节点n2的电位被拉高，以使第五开关晶体管t5截止，从而停止将第二电压信号端vgh的第二电压信号传输至信号输出端out。

在t8阶段，prev＝0，ck＝1，ckb＝0；

因prev＝0，ckb＝0，使得第一开关晶体管t1开启，进而使得第一电容c1的a端的电位被拉低至低电位；同时由于ck＝1，使得第二开关晶体管t2截止，所以在第一电容c1的作用下，为了维持第一电容c1两端的电压差，将第一节点n1的电位进一步拉低，以至于第一节点n1的电位低于第一电压信号的电位，导致第十一开关晶体管t11截止，在保证信号输出端out输出低电位信号的同时，避免了其他开关晶体管受到影响。

由于第三节点n3的电位为低电位，从而导致第四开关晶体管t4导通，将第二电压信号端vgh的第二电压信号传输至第二节点n2，使第二节点n2的电位为高电位，所以第五开关晶体管t5依然截止。

在t9阶段，prev＝0，ck＝0，ckb＝1；

由于prev＝0，ckb＝1，所以在第一开关晶体管t1开启时，将第一电容c1的a端的电位拉高，使得在第一电容c1的作用下，将第一节点n1的电位拉回至正常的低电位；同时，由于ck＝0，在第二开关晶体管t2开启时，第三节点n3的电位为正常的低电位，使得第十一开关晶体管t11开启，保证各开关晶体管的正常工作，循环重复t1阶段工作。

通过以上工作过程可知，t4、t5两个工作阶段为本实施例的两个电位信号维持阶段，通过对发光控制信号生成电路的设置，使得信号输入端prev输入的脉冲信号的脉冲宽度，决定着信号输出端out输出的信号的脉冲宽度；并且请参考图10，图10是与图8所示的电路结构对应的模拟结果，也验证了上述结论；因此，本发明实施例提供的上述发光控制信号生成电路，可以根据不同亮度的显示需求，对信号输入端prev输入的有效脉冲信号的脉冲宽度进行设置，以调节发光控制信号生成电路输出的发光控制信号的脉冲宽度，适应显示面板不同亮度的显示需求，可以保持扫描信号的脉冲宽度和电位稳定，从而使显示面板的显示画面达到更好的显示质量，进一步提升观看效果，在提高画面显示质量的同时增加画面显示的灵活性，有助于降低系统的功耗。

具体而言，在信号输出端out输出高电位信号之后再输出低电位信号时，由于第一开关晶体管t1和第一电容c1的作用，可能会将第一节点n1的电位进一步拉低，以至于低于第一电压信号的电位(即第十一开关晶体管t11的栅极电位)，使得第十一开关晶体管t11截止，从而保护第二开关晶体管t2和第四开关晶体管t4免受损坏，以保证发光控制信号生成电路的正常工作，有利于显示面板的正常显示。

本发明实施例的发光控制信号生成电路的工作阶段可分为prev输入、信号存储、out输出3个阶段。

首先信号输入端prev输入有效脉冲信号，第三节点n3电位被拉高，第二输出单元42被关闭；接着下半个时钟周期，第二节点n2的电位被第二控制模块2拉低，第二输出单元42打开，信号输出端out输出高电平。在信号输入端prev输入的有效脉冲信号恢复低电平半个周期后，第三节点n3恢复低电平，从而打开第一输出单元41，信号输出端out输出低电平，同时，第二节点n2的电位恢复高电平，关闭第二输出单元42。

在一些可选实施例中，请参考图11，图11是本发明实施例中提供的另一种输入输出时序图，本实施例中，在t3阶段与t6阶段之间再增加两个维持阶段tc4、tc5，而在t1阶段、t2阶段、t3阶段、t4阶段、t5阶段、t6阶段、t7阶段、t8阶段、t9阶段中，各开关晶体管和各电容的工作过程与图9所示的输入输出时序图的工作过程描述一致，且两个维持阶段中的t4和tc4的工作过程一致，两个维持阶段中的t5和tc5的工作过程一致，因此，本实施例的工作过程在此不再一一赘述。

具体而言，在t3阶段与t6阶段之间插入至少两个维持阶段时，在图8所示的发光控制信号生成电路的结构中，输出的有效脉冲信号的脉冲宽度依然与输入的有效脉冲信号的脉冲宽度的相同，并且通过调整输入的有效脉冲信号的脉冲宽度，可以实现对输出的有效脉冲信号的脉冲宽度的调整，以适应不同亮度的显示需求，有利于降低系统的功耗。

在一些可选实施例中，请参考图12，图12是本发明实施例提供的级联的发光控制信号生成电路的结构示意图，本实施例还提供了一种显示面板，包括级联的多个如本发明实施例提供的上述发光控制信号生成电路；

需要说明的是，除最后一级的发光控制信号生成电路之外，其余每一级发光控制信号生成电路的信号输出端out均与下一级发光控制信号生成电路的信号输入端prev电连接，第一级发光控制信号生成电路的信号输入端prev连接有起始脉冲信号stv。第一级发光控制信号生成电路e1的信号输入端prev接收起始脉冲信号stv；最后一级发光控制信号生成电路e(n)的信号输入端prev接收上一级发光控制信号生成电路e(n-1)的信号输出端out(n-1)输出的有效脉冲信号。

本发明实施例提供的上述显示面板，通过对各级发光控制信号生成电路之间级联关系的设置，使得第一级发光控制信号生成电路e1输出信号的脉冲宽度决定着其余各级发光控制信号生成电路输出信号的脉冲宽度，而第一级发光控制信号生成电路e1输出信号的脉冲宽度由起始脉冲信号的脉冲宽度决定，使得调整后的发光控制信号可以具有稳定的电位，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。

具体而言，为了有效控制各级发光控制信号生成电路输出发光控制信号，并减少走线的设置数量，减少走线的占用面积，实现窄边框的设计，在本发明实施例提供的上述显示面板中，可以仅设置两条时钟信号线，并且两条时钟信号线分别为级联的各发光控制信号生成电路提供时钟信号，具体地，请继续参考图12，位于奇数级的发光控制信号生成电路的第一时钟信号端ck与第一时钟信号线ck1电连接，位于奇数级的发光控制信号生成电路的第二时钟信号端ckb与第二时钟信号线ck2电连接；

位于偶数级的发光控制信号生成电路的第一时钟信号端ck与第二时钟信号线ck2电连接，位于偶数级的发光控制信号生成电路的第二时钟信号端ckb与第一时钟信号线ck1电连接。

具体地，在图12所示的发光控制信号生成电路中，第一级发光控制信号生成电路e1和第三级发光控制信号生成电路e3的第一时钟信号端ck与第一时钟信号线ck1电连接，第二时钟信号端ckb与第二时钟信号线ck2电连接；而第二级发光控制信号生成电路e2和第四级发光控制信号生成电路e4的第一时钟信号端ck与第二时钟信号线ck2电连接，第二时钟信号端ckb与第一时钟信号线ck1电连接，以此类推，在此不一一赘述。

在一些可选实施例中，请参考图13，图13是与图12所示的结构对应的输入输出时序图，在本实施例中，图12中的所示的发光控制信号生成电路中，每级发光控制信号生成电路的信号输出端均向下一级发光控制信号生成电路的信号输入端输入有效脉冲信号，如第一级发光控制信号生成电路e的信号输出端out1向第二级发光控制信号生成电路e2的信号输入端prev输入有效脉冲信号，第二级发光控制信号生成电路e2根据接收到的脉冲信号，以及第一时钟信号和第二时钟信号的时序，输出发光控制信号，具体的过程可参见上述发光控制信号生成电路的具体实施例，重复之处在此不再一一赘述。

在一些可选实施例中，请参考图14，图14是本发明实施例提供的显示装置01的结构示意图，本实施例还提供了一种显示装置01，包括如本发明实施例提供的上述显示面板00。图14实施例仅以手机为例，对显示装置01进行说明，可以理解的是，本发明实施例提供的显示装置01，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置01，具有本发明实施例提供的显示面板00的有益效果，具体可以参考上述各实施例对于显示面板00的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的发光控制信号生成电路、显示面板和显示装置，至少实现了如下的有益效果：

本发明的发光控制信号生成电路，除了通过第一控制模块1、第二控制模块2和输出模块4三个模块的相互配合，采用简单的电路结构，使得信号输出端out输出具有与信号输入端prev输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应显示面板不同亮度的显示需求；还通过互锁稳定模块3中的电路结构，可以保持扫描信号的脉冲宽度和电位稳定，进而使得发光控制信号的脉冲宽度和电位稳定，从而使显示面板的显示画面达到更好的显示质量，进一步提升观看效果。互锁稳定模块3中的第十四开关晶体管t14用于稳定第三节点n3的电位。请参考图15，图15是本实施例的电路在没有互锁稳定模块3时，第三节点n3对应的仿真结果，可以看出，因为在信号输入端prev输入下降沿的低电位信号之后，第一开关晶体管t1会打开，从而使第一电容c1馈通第二时钟信号端ckb输入的第二时钟信号，第三节点n3的电位会被下拉，从而导致第六开关晶体管t6提前打开，信号输出端out提前输出第一电压信号端vgl输入的第一电压信号，即提前出现下降沿。因此第十四开关晶体管t14用于稳定第三节点n3的电位，避免了第一电容c1提前受馈通打开第六开关晶体管t6的风险，从而避免信号输出端out输出的脉冲变短，进而使得发光控制信号的脉冲宽度和电位稳定。并且，通过对各级发光控制信号生成电路之间级联关系的设置，使得第一级发光控制信号生成电路e1输出信号的脉冲宽度决定着其余各级发光控制信号生成电路输出信号的脉冲宽度，而第一级发光控制信号生成电路e1输出信号的脉冲宽度由起始脉冲信号的脉冲宽度决定，使得调整后的发光控制信号可以具有稳定的电位，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。