发光控制驱动部及包括其的显示装置的制作方法

本公开涉及一种发光控制驱动部及包括其的显示装置。

背景技术：

随着信息化技术的发展，作为使用者与信息间的连接媒介的显示装置的重要性凸现。顺应于此，诸如液晶显示装置(liquidcrystaldisplaydevice)、有机发光显示装置(organiclightemittingdisplaydevice)、等离子显示装置(plasmadisplaydevice)之类的显示装置的使用正在增加。

显示装置的各像素可以以与通过数据线供应的数据电压对应的亮度发光。显示装置可以以像素的发光组合显示图像帧。

另外，显示装置的各像素的发光时段根据通过发光控制线供应的发光控制信号控制。因此，在显示装置中需要能够将这样的发光控制信号提供于各像素的发光控制驱动部。

技术实现要素：

本公开的一目的是提供一种改善发光控制信号为低电平时的输出特性的发光控制驱动部及包括其的显示装置。

用于实现所述目的的本公开的一方面提供一种发光控制驱动部。

可以是，所述发光控制驱动部包括用于将发光控制信号供应至发光控制线的多个级。

可以是，所述多个级各自包括：输入电路，基于发光开始信号和之前级的进位信号中的一个和第一时钟信号，控制第一节点的电压和第二节点的电压；第一主电路，基于所述第一节点的电压和第二时钟信号，控制第三节点的电压；第二主电路，基于所述第二节点的电压，控制所述第三节点的电压，以使所述第三节点具有与所述第二节点彼此相反电平的电压；输出电路，基于所述第二节点的电压和所述第三节点的电压，控制向输出端输出的发光控制信号；第一辅助电路，基于所述第二时钟信号，控制所述发光控制信号的低电平输出，以使所述发光控制信号从第一低电平进一步降低为第二低电平；以及第二辅助电路，基于所述第二节点的电压，以单阶下降(singlestepdown)形式控制所述发光控制信号的低电平输出。

可以是，所述第二辅助电路包括：第四电容器，连接于第八节点与所述输出端之间；第十三晶体管，连接于所述第二节点与所述第八节点之间，栅极电极与第二电源连接；以及第十四晶体管，连接于所述输出端与所述第二电源之间，栅极电极与所述第八节点连接。

可以是，当低电平电压施加于所述第二节点时，所述第四电容器提高所述第八节点与所述输出端之间的电压差的绝对值大小，以使所述发光控制信号转换为所述第二低电平。

可以是，在所述输入电路与所述输出电路之间还包括：第十二晶体管，限制所述第二节点的电压下降幅度。

可以是，所述第十二晶体管连接于所述第二节点与第四节点之间，并包括与第二电源连接的栅极电极。

可以是，所述第一辅助电路基于所述第四节点的电压和所述第二时钟信号，降低所述第四节点的电压。

可以是，所述第一辅助电路包括：第三电容器，连接于所述第四节点与第七节点之间；第三晶体管，连接于所述第七节点与被输入所述第二时钟信号的第三输入端之间，栅极电极与所述第四节点连接；以及第二晶体管，连接于第一电源与所述第七节点之间，栅极电极与所述第一节点连接。

可以是，所述第三电容器附加降低随着所述发光开始信号或者所述之前级的进位信号转换为低电平而转换为低电平的所述第四节点的电压。

可以是，所述输入电路包括：第一晶体管，连接于被输入所述发光开始信号和所述进位信号中一个的第一输入端与所述第二节点之间，栅极电极与被输入所述第一时钟信号的第二输入端连接；第四晶体管，连接于所述第一节点与所述第二输入端之间，栅极电极与所述第二节点连接；以及第五晶体管，连接于所述第一节点与第二电源之间。

可以是，所述第一主电路包括：第六晶体管，连接于所述第三节点与第六节点之间，栅极电极与被输入所述第二时钟信号的第三输入端连接；第七晶体管，连接于所述第六节点与所述第三输入端之间，栅极电极与所述第一节点连接；以及第二电容器，连接于所述第六节点与所述第一节点之间。

可以是，所述第二主电路包括：第八晶体管，连接于第一电源与所述第三节点之间，栅极电极连接于所述第二节点；以及第一电容器，连接于所述第一电源与所述第三节点之间。

可以是，所述输出电路包括：第九晶体管，连接于第一电源与所述输出端之间，栅极电极与所述第三节点连接；以及第十晶体管，连接于所述输出端与第二电源之间，栅极电极与所述第二节点连接。

可以是，所述发光控制驱动部在所述输入电路与所述第一主电路之间还包括：第十一晶体管，限制所述第一节点的电压下降幅度。

可以是，所述第十一晶体管是栅极电极与第二电源连接而始终保持导通状态。

用于实现所述目的的本公开的其它方面提供一种显示装置。

可以是，所述显示装置包括：像素部，包括多个像素；扫描驱动部，将扫描信号供应于所述像素；数据驱动部，将数据信号供应于所述像素；发光控制驱动部，包括将发光控制信号供应于所述像素的多个级；以及定时控制部，控制所述扫描驱动部、所述数据驱动部和所述发光控制驱动部的驱动。

可以是，所述级各自包括：输入电路，基于发光开始信号和之前级的进位信号中的一个和第一时钟信号，控制第一节点的电压和第二节点的电压；第一主电路，基于所述第一节点的电压和第二时钟信号，控制第三节点的电压；第二主电路，基于所述第二节点的电压，控制所述第三节点的电压，以使所述第三节点具有与所述第二节点彼此相反电平的电压；输出电路，基于所述第二节点的电压和所述第三节点的电压，控制向输出端输出的发光控制信号；第一辅助电路，基于所述第二时钟信号，控制所述发光控制信号的低电平输出，以使所述发光控制信号从第一低电平进一步降低为第二低电平；以及第二辅助电路，基于所述第二节点的电压，以单阶下降(singlestepdown)形式控制所述发光控制信号的低电平输出。

可以是，所述第二辅助电路包括：第四电容器，连接于第八节点与所述输出端之间；第十三晶体管，连接于所述第二节点与所述第八节点之间，栅极电极与第二电源连接；以及第十四晶体管，连接于所述输出端与所述第二电源之间，栅极电极与所述第八节点连接。

可以是，当低电平电压施加于所述第二节点时，所述第四电容器提高所述第八节点与所述输出端之间的电压差的绝对值大小，以使所述发光控制信号转换为所述第二低电平。

可以是，所述输出电路包括：第九晶体管，连接于第一电源与所述输出端之间，栅极电极与所述第三节点连接；以及第十晶体管，连接于输出端与第二电源之间，栅极电极与所述第二节点连接。

可以是，所述第一时钟信号和所述第二时钟信号的周期相同，并彼此具有半周期以上的相位差。

可以是，所述进位信号包括所述之前级的发光控制信号。

(公开效果)

根据本公开的发光控制驱动部及包括其的显示装置能够将发光控制信号降低为低电平时的输出特性改善为单阶(singlestep)形式，从而防止产生瞬时电流。

另外，通过使发光控制信号保持为足够低的低电平，能够减少电力消耗。

附图说明

图1是用于说明根据本公开的一实施例的显示装置的图。

图2是例示性地示出根据图1的显示装置的像素的电路图。

图3是用于说明根据本公开的一实施例的发光控制驱动部的图。

图4是根据图3的级的根据第一实施例的电路图。

图5是示出根据图4的级的工作的波形图。

图6是根据图3的级的根据第二实施例的电路图。

图7是示出根据图6的级的工作的波形图。

图8是根据图3的级的根据第三实施例的电路图。

图9是根据图3的级的根据第四实施例的电路图。

(附图标记说明)

vgh：第一电源vgl：第二电源

clk1：第一时钟信号clk2：第二时钟信号

101：第一输入端102：第二输入端

103：第三输入端104：输出端

410：输入电路420：第一主电路

430：第二主电路440：输出电路

450：第一辅助电路460：第二辅助电路

具体实施方式

以下，将随附的图作为参考，针对本公开的多个实施例进行详细说明，以使得在本公开所属的技术领域中具有通常知识的人员能够容易地实施。本公开可以以多种不同的形式实现，不限于在此说明的实施例。

为了明确说明本公开，省略与说明无关的部分，贯穿说明书全文，针对相同或相似的构成要件，赋予相同的附图标记。因此，前面说明的附图标记可以还在其他附图中使用。

另外，由于在附图中出现的各构成的尺寸和厚度是为了便于说明而任意示出，因此本公开并不必须限于图示。在附图中，为了明确展现多个层和区域，可能夸大示出厚度。

图1是用于说明根据本公开的一实施例的显示装置的图。

参照图1，根据本公开的一实施例的显示装置可以包括像素部10、扫描驱动部20、数据驱动部30、发光控制驱动部40和定时控制部50。

像素部10包括：多个像素pxij，与扫描线sc1～scn、数据线d1～dm以及发光控制线e1～en接通而以矩阵形式排列。像素pxij通过扫描线sc1～scn接收输入扫描信号，通过数据线d1～dm接收输入数据信号，通过发光控制线e1～en接收输入发光控制信号。当从扫描线sc1～scn供应扫描信号时，像素pxij以与从数据线d1～dm供应的数据信号对应的亮度发光。

扫描驱动部20与多个扫描线sc1～scn连接，响应定时控制部50的扫描驱动控制信号scs而生成扫描信号，并将生成的扫描信号输出至扫描线sc1～scn。扫描驱动部20可以由多个级电路构成。扫描驱动部20可以将在扫描线sc1～scn依次具有导通电平脉冲的扫描信号提供于像素pxij。扫描驱动部20可以以移位寄存器(shiftregister)形式构成。

数据驱动部30与多个数据线d1～dm连接，基于定时控制部50的数据驱动控制信号dcs和图像数据data'生成数据信号，并将生成的数据信号输出至数据线d1～dm。每当被供应扫描信号时，供应至数据线d1～dm的数据信号供应至通过扫描信号选择的像素pxij。那样的话，像素pxij可以充电对应于数据信号的电压。

发光控制驱动部40与多个发光控制线e1～en连接，响应定时控制部50的发光驱动控制信号ecs而生成发光控制信号，并将生成的发光控制信号输出至发光控制线e1～en。发光控制驱动部40可以由多个级电路构成，将发光控制信号供应至发光控制线e1～en而控制像素pxij的发光时段。

定时控制部50接收输入图像数据data及用于控制其的显示的同步信号hsync、vsync和时钟信号clk等。定时控制部50对被输入的图像数据data进行图像处理，从而生成校正为适合于像素部10的图像显示的图像数据data'而输出于数据驱动部30。另外，定时控制部50可以基于同步信号hsync、vsync和时钟信号clk，生成用于控制扫描驱动部20、数据驱动部30和发光控制驱动部40的驱动的驱动控制信号scs、dcs、ecs。具体地，定时控制部50可以生成扫描驱动控制信号scs而供应至扫描驱动部20，生成数据驱动控制信号dcs而供应至数据驱动部30，生成发光驱动控制信号ecs而供应至发光控制驱动部40。

图2是例示性地示出根据图1的显示装置的像素的电路图。

在图2中，为了便于说明，示出位于第i个水平线并与第j个数据线接通的像素pxij。

参照图2，像素pxij可以包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、储存电容器cst和发光元件el。

在一实施例中，可以是，第一扫描信号gwi是供应至连接于第i个水平线的第一扫描线的扫描信号，第二扫描信号gci是供应至连接于第i个水平线的第二扫描线的扫描信号，第三扫描信号gii是供应至连接于第i个水平线的第三扫描线的扫描信号。

第二晶体管m2可以连接于被供应数据电压data的数据线与第一像素节点pn1之间，并可以通过基于扫描线的第一扫描信号gwi导通。

第一晶体管m1可以连接于第一像素节点pn1与第三像素节点pn3之间。第一晶体管m1也可以指称为驱动晶体管。第一晶体管m1的栅极电极可以与第二像素节点pn2连接。

第三晶体管m3可以连接于第二像素节点pn2与第三像素节点pn3之间，并可以通过第二扫描信号gci导通。

储存电容器cst可以连接于被供应第一驱动电源vdd的电压的配线与第二像素节点pn2之间。因此，若第二晶体管m2通过第一扫描信号gwi导通，第三晶体管m3通过第二扫描信号gci导通，则基于数据线的数据电压data可以充电于储存电容器cst。

第四晶体管m4可以连接于第二像素节点pn2与被供应初始化电压vint的配线之间，并可以通过基于扫描线的第三扫描信号gii导通。若第四晶体管m4通过第三扫描信号gii导通，则充电于储存电容器cst的电压可以被初始化为初始化电压vint。即，若第四晶体管m4通过第三扫描信号gii导通，则储存电容器cst可以输出基于初始化电压vint的放电电压。广义上，初始化电压vint可以定义为使像素pxij初始化的电压。

第五晶体管m5可以连接于第一驱动电源vdd与第一像素节点pn1之间，并可以通过低电平的发光控制信号emi导通。以下，发光控制信号emi可以意指通过根据图1的发光控制线e1、e2、...、en中任意的第i个发光控制线供应于各像素pxij的发光控制信号。

第六晶体管m6可以连接于第三像素节点pn3与第四像素节点pn4之间，并可以通过低电平的发光控制信号emi导通。

发光元件el的阳极(anode)连接于第四像素节点pn4，发光元件el的阴极(cathode)连接于被供应第二驱动电源vss的电压的配线，从而发光元件el可以以与驱动电流相应的亮度发光。

因此，若第五晶体管m5和第六晶体管m6通过发光控制信号emi导通，则与充电于储存电容器cst的电压对应的驱动电流可以提供于发光元件el。

第七晶体管m7可以连接于被供应初始化电压vint的配线与第四像素节点pn4之间，并通过低电平的发光控制信号emi截止。若第七晶体管m7导通，则内置于发光元件el的寄生电容器(未图示)可以被初始化电压vint初始化。具体地，若初始化电压vint与第二驱动电源vss的电压之间的电压差vint-vss施加于发光元件el的寄生电容器，则发光元件el可以根据施加于寄生电容器的电压差vint-vss放电。

在图2中，晶体管中第一晶体管m1、第二晶体管m2、第五晶体管m5、第六晶体管m6示出为p型晶体管，第三晶体管m3、第四晶体管m4、第七晶体管m7示出为n型晶体管。因此，可以是，施加于p型晶体管的栅极电极的电压为低电平(lowlevel)的情况称为导通电平(turn-onlevel)，施加于p型晶体管的栅极电极的电压为高电平(highlevel)的情况称为截止电平(turn-offlevel)。同样地，可以是，施加于n型晶体管的栅极电极的电压为高电平的情况称为导通电平(turn-onlevel)，施加于n型晶体管的栅极电极的电压为低电平的情况称为截止电平(turn-offlevel)。本领域技术人员也可以将晶体管m1、m2、m3、m4、m5、m6、m7中的至少一部分变更为n型晶体管(或p型晶体管)。

图3是用于说明根据本公开的一实施例的发光控制驱动部的图。

一起参照图1和图3，发光控制驱动部40可以包括：多个级401、402、403、...，用于将发光控制信号em1、em2、em3、...供应至发光控制线e1～en。但是，在附图中，为了便于说明，仅示出三个级401、402、403。

级401、402、403、...通过发光开始信号flm和第一时钟信号clk1及第二时钟信号clk2驱动，并输出发光控制信号em1、em2、em3、...。可以通过来自定时控制部50的发光驱动控制信号ecs接收发光开始信号flm和第一时钟信号clk1及第二时钟信号clk2。级401、402、403、...可以由彼此相同或不同的电路构成。

级401、402、403、...各自可以包括第一输入端101、第二输入端102、第三输入端103和输出端104。

第一输入端101可以接收输入之前级的进位信号cr1、cr2、...或发光开始信号flm。例如，可以是，第一级401通过第一输入端101接收发光开始信号flm，其余级通过第一输入端101接收之前级的进位信号cr1、cr2、...。进位信号cr1、cr2、...也可以包括之前级的发光控制信号em1、em2、em3、...。

第二输入端102和第三输入端103可以各自接收第一时钟信号clk1和第二时钟信号clk2。

输出端104可以与发光控制线e1、e2、...、en中的一个连接，并输出发光控制信号em1、em2、em3、...。

第一时钟信号clk1或第二时钟信号clk2可以是反复逻辑高电平和逻辑低电平的方波信号。第一时钟信号clk1和第二时钟信号clk2的周期可以相同，例如可以是1个水平时段1h或两个水平时段2h。第一时钟信号clk1和第二时钟信号clk2可以是彼此相同波形的信号。可以是，第一时钟信号clk1和第二时钟信号clk2具有半周期以上的相位差，第一时钟信号clk1和第二时钟信号clk2的栅极导通电压时段设定为彼此不重叠。例如，在第一时钟信号clk1为逻辑高电平的时段期间，第二时钟信号clk2可以为逻辑低电平，在第一时钟信号clk1为逻辑低电平的时段期间，第二时钟信号clk2可以为逻辑高电平。但是，这是例示性的，第一时钟信号clk1和第二时钟信号clk2的波形关系并不必须限于此。

参照图3，第一级401可以响应发光开始信号flm和第一时钟信号clk1及第二时钟信号clk2，将第一发光控制信号em1输出至与发光控制线(e1～en中的一个)连接的像素，并将第一进位信号cr1输出至第二级402。

第二级402可以响应第一时钟信号clk1、第二时钟信号clk2以及第一进位信号cr1，将第二发光控制信号em2输出至与发光控制线(e1～en中的一个)连接的像素，并将第二进位信号cr2输出至第三级403。

第三级403可以响应第一时钟信号clk1、第二时钟信号clk2以及第二进位信号cr2，将第三发光控制信号em3输出至与发光控制线(e1～en中的一个)连接的像素，并将第三进位信号cr3输出至第四级404(未图示)。

另一方面，尽管在图3中示出为各级通过第二输入端102和第三输入端103直接接收输入第一时钟信号clk1和第二时钟信号clk2，但是并不必须限制于此。作为其他实施例，可以是，虽然第一级401直接接收输入第一时钟信号clk1和第二时钟信号clk2，但是其余级402、403、...从之前级接收传输第一时钟信号clk1和第二时钟信号clk2中的任一个。作为更详细的例示，除第一级401之外的第奇数个级403、...可以从之前级接收传输第一时钟信号clk1，并直接接收输入第二时钟信号clk2。第偶数个级402、...可以直接接收输入第一时钟信号clk1，并从之前级接收传输第二时钟信号clk2。如此根据其他实施例，进位信号可以包括第一时钟信号clk1和第二时钟信号clk2中的至少一个。

另外，第一时钟信号clk1和第二时钟信号clk2可以在输入于各级时彼此交替输入。

例如，如图3所示，第奇数个级401、403、...可以通过第二输入端102接收输入第一时钟信号clk1，并通过第三输入端103接收输入第二时钟信号clk2，第偶数个级402、...可以通过第二输入端102接收输入第二时钟信号clk2，并通过第三输入端103接收输入第一时钟信号clk1。

图4是根据图3的级的第一实施例的电路图。

参照图4，级400可以包括输入电路410、第一主电路420、第二主电路430、输出电路440和第一辅助电路450。图4所示的级400可以表示图3所示的多个级401、402、403、...中的任意第i个级的电路图。以下，尽管以通过第二输入端102和第三输入端103各自接收输入第一时钟信号clk1和第二时钟信号clk2为前提进行说明，但是可以还包括与图3的说明相反的情况。

另外，可以是，在根据图4的级400中，第一电源vgh提供截止p型晶体管的高电平电压(或栅极截止电压)，第二电源vgl提供导通p型晶体管的低电平电压(或栅极导通电压)。

输入电路410可以基于发光开始信号flm和之前级的进位信号cr[i-1]中的一个以及第一时钟信号clk1，控制第一节点n1的电压和第二节点n2的电压。例如，可以是，图4所示的级400若为根据图3的第一级401，则发光开始信号flm通过第一输入端101输入于输入电路410，并且若为剩余其它级，则之前级的进位信号cr[i-1]通过第一输入端101输入于输入电路410。

具体地，输入电路410可以包括第一晶体管t1、第四晶体管t4、第五晶体管t5。第一晶体管t1可以连接于被输入发光开始信号flm和之前级的进位信号cr[i-1]中的一个的第一输入端101与第二节点n2之间。第二输入端102可以连接于第一晶体管t1的栅极电极。因此，第一晶体管t1可以根据第一时钟信号clk1导通或截止。

第四晶体管t4可以连接于第一节点n1与第二输入端102之间。第四晶体管t4的栅极电极可以与第二节点n2连接。因此，第四晶体管t4可以根据施加于第二节点n2的电压导通或截止。此时，第四晶体管t4可以包括具有如图所示那样共同连接的栅极电极且彼此串联连接的第一子晶体管和第二子晶体管。此时，第一子晶体管和第二子晶体管彼此共同连接的栅极电极可以与第二节点n2连接。如此，第四晶体管t4由多个子晶体管构成，从而即使在第一节点n1与第二节点n2之间的电压差高的情况下，也可以在第一节点n1与第二输入端102之间稳定地形成电流路径。

第五晶体管t5可以连接于第一节点n1与第二电源vgl之间。第五晶体管t5的栅极电极可以与被输入第一时钟信号clk1的第二输入端102连接。因此，第五晶体管t5可以根据第一时钟信号clk1导通或截止。

第一主电路420可以基于施加于第五节点n5的电压和第二时钟信号clk2，控制第三节点n3的电压。第一主电路420可以包括第二电容器c2、第六晶体管t6和第七晶体管t7。第六晶体管t6可以连接于第三节点n3与第六节点n6之间。第七晶体管t7可以连接于第六节点n6与第三输入端103之间。第六晶体管t6的栅极电极可以与被输入第二时钟信号clk2的第三输入端103连接。因此，第六晶体管t6可以根据第二时钟信号clk2导通或截止。第七晶体管t7的栅极电极可以与第五节点n5连接。因此，第七晶体管t7可以根据施加于第五节点n5的电压导通或截止。第二电容器c2可以连接于第六节点n6与第五节点n5之间。

另一方面，第一节点n1和第五节点n5可以是彼此相同的节点，但不限于此。例如，级400可以还包括：第十一晶体管t11，连接于输入电路410的第一节点n1与第一主电路420的第五节点n5之间。第十一晶体管t11可以限制第一节点n1的电压过度低于第五节点n5的电压。即，第十一晶体管t11可以限制第一节点n1的电压下降幅度。

第十一晶体管t11的栅极电极可以与第二电源vgl连接。第二电源vgl具有低电平电压(或者将p型晶体管触发为导通状态的电压)，因此第十一晶体管t11可以始终保持为导通状态。因此，由于第一节点n1的电压和第五节点n5的电压可以保持彼此相同，施加于输入电路410的第一节点n1的电压可以还施加于第一主电路420的第五节点n5。

第二主电路430可以基于施加于第二节点n2的电压，输出第三节点n3的电压，以使第三节点n3具有与第二节点n2彼此相反电平的电压(例如，若第三节点n3的电压为高电平，则第二节点n2的电压为低电平)。第二主电路430可以包括第一电容器c1和第八晶体管t8。第八晶体管t8可以连接于第一电源vgh与第三节点n3之间。第八晶体管t8的栅极电极可以连接于第二节点n2。因此，第八晶体管t8可以根据施加于第二节点n2的电压导通或截止。第一电容器c1可以连接于第一电源vgh与第三节点n3之间。因此，第一电容器c1可以在低电平电压施加于第三节点n3时被充电后，进行使第九晶体管t9保持导通状态的辅助。

输出电路440可以基于施加于第三节点n3的电压和施加于第四节点n4的电压，控制向输出端104输出的发光控制信号emi。输出电路440可以包括第九晶体管t9和第十晶体管t10。

第九晶体管t9可以连接于第一电源vgh与输出发光控制信号emi的输出端104之间。第九晶体管t9的栅极电极可以与第三节点n3连接。因此，第九晶体管t9可以根据施加于第三节点n3的电压导通或截止。若第九晶体管t9导通，则可以在基于第一电源vgh的电流向输出端104流动的同时，输出高电平的发光控制信号emi。

第十晶体管t10可以连接于输出端104与第二电源vgl之间。第十晶体管t10的栅极电极可以与第四节点n4连接。因此，第十晶体管t10可以根据输入于第四节点n4的电压导通或截止。若第十晶体管t10导通，则可以输出基于第二电源vgl的低电平的发光控制信号emi。

另一方面，第二节点n2和第四节点n4可以彼此相同，但是不限于此。例如，级400可以还包括：第十二晶体管t12，连接于输入电路410的第二节点n2与输出电路440的第四节点n4之间。第十二晶体管t12可以限制第二节点n2的电压过度低于第四节点n4的电压。即，第十二晶体管t12可以限制第二节点n2的电压下降幅度。

第二电源vgl可以输入于第十二晶体管t12的栅极电极。第二电源vgl具有低电平电压(或者将p型晶体管触发为导通状态的电压)，因此第十二晶体管t12可以始终保持为导通状态。因此，由于第二节点n2的电压和第四节点n4的电压可以保持彼此相同，施加于输入电路410的第二节点n2的电压可以还施加于输出电路440的第四节点n4。

另一方面，在本公开的一实施例中，可以还包括：第一辅助电路450，基于施加于第四节点n4的电压和第二时钟信号clk2，进行使第四节点n4稳定地保持低电平(或者使输出电路440的第十晶体管t10稳定地成为导通状态)的辅助。

具体地，第一辅助电路450可以包括第三电容器c3、第二晶体管t2和第三晶体管t3。第二晶体管t2可以连接于第一电源vgh与第七节点n7之间。第二晶体管t2的栅极电极可以与第一节点n1连接。因此，第二晶体管t2可以通过施加于第一节点n1的电压导通或截止。第三电容器c3可以连接于第四节点n4与第七节点n7之间。

当发光开始信号flm或之前级的进位信号cr[i-1]转换为低电平时，第三电容器c3可以将转换为低电平的第四节点n4的电压附加降低被充电的电压大小的量。

若第四节点n4的电压进一步降低，则第十晶体管t10的栅极电极与源极电极之间的电压差vgs更低地保持为第十晶体管t10的阈值电压以下，因此能够使发光控制信号emi保持为足够低的电平。因此，包括第三电容器c3的第一辅助电路450进行使发光控制信号emi生成足够低的低电平信号的辅助，可以节减电力消耗。

第三晶体管t3可以连接于第七节点n7与第三输入端103之间。第三晶体管t3的栅极电极可以连接于第四节点n4。因此，第三晶体管t3可以根据施加于第四节点n4的电压导通或截止。

图4所示的第一晶体管t1至第十二晶体管t12可以是p型晶体管。因此，图4所示的第一晶体管t1至第十二晶体管t12的栅极导通电压可以为低电平，栅极截止电压可以为高电平。但是，并不必须限制于此，应该解释为将图4所示的第一晶体管t1至第十二晶体管t12中全部或一部分变形为n型晶体管也包括在本公开的一实施例中。

图5是示出根据图4的级的工作的波形图。

参照图5，可以说明图4所示的级400的工作流程。

以下，由于构成根据图4的级400的晶体管是以p型晶体管为前提的，第一时钟信号clk1和/或第二时钟信号clk2称为低电平的含义也可以解释为“第一时钟信号clk1和/或第二时钟信号clk2供应于级”的含义。

参照图5，第一时钟信号clk1和第二时钟信号clk2可以具有2个水平时段2h的周期，并在彼此不同的水平时段具有栅极导通电平。即，第二时钟信号clk2可以是从第一时钟信号clk1偏移(shift)半周期(或1个水平时段1h)量的信号。

另外，输入于输入电路410的发光开始信号flm或之前级的进位信号cr[i-1]可以在第一时钟信号clk1的周期(或半周期)以上与第一时钟信号clk1一起供应于输入电路410。例如，发光开始信号flm或之前级的进位信号cr[i-1]输入于输入电路410的时段可以比第一时钟信号clk1的周期大两倍以上(在图5中示出为输入约4个水平周期期间)。

参照图4和图5，如下说明基于第一时段t1的级400的工作的情况。

在第一时段t1中，若第一时钟信号clk1转换为低电平(或者若供应第一时钟信号clk1)，则输入电路410的第一晶体管t1和第五晶体管t5导通。此时，由于第二时钟信号clk2保持高电平，第六晶体管t6截止。

若第一晶体管t1导通，则输入于输入电路410的低电平的发光开始信号flm或之前级的进位信号cr[i-1]可以传输至第二节点n2。由此，低电平电压施加于第二节点n2。若低电平电压施加于第二节点n2，则第四晶体管t4和第八晶体管t8导通。

另外，由于第十二晶体管t12始终保持导通状态，第二节点n2的电压按照原样传输于第四节点n4而低电平电压施加于第四节点n4。因此，若低电平电压施加于第四节点n4，则第十晶体管t10和第三晶体管t3导通。

若第三晶体管t3导通，则基于第二时钟信号clk2的高电平电压施加于第七节点n7。因此，连接于作为低电平电压的第四节点n4与高电平电压的第七节点n7之间的第三电容器c3充电施加于第四节点n4与第七节点n7之间的电压。

若第四晶体管t4导通，则连接于第一节点n1与第二电源vgl之间的第五晶体管t5可以作为二极管工作。因此，即使第五晶体管t5导通，第二电源vgl的低电平电压也不会向第一节点n1传输，第一节点n1可以保持之前状态的电压(例如，如图5那样高电平电压)。

若第一节点n1保持高电平电压，则第二晶体管t2截止。另外，由于第一节点n1的电压通过始终保持导通状态的第十一晶体管t11传输至第五节点n5，高电平电压施加于第五节点n5。若高电平电压施加于第五节点n5，则第七晶体管t7截止。

若第八晶体管t8导通，则基于第一电源vgh的电压施加于第三节点n3，第九晶体管t9截止。

若第十晶体管t10导通，则基于第二电源vgl的低电平电压作为发光控制信号emi输出至输出端104。此时，若发光控制信号emi是低电平电压，则可以定义为发光控制信号emi供应于像素(因为前面基于图2的像素中第五晶体管m5和第六晶体管m6导通)。

在图5中，如下说明基于第二时段t2的级的工作的情况。

在第二时段t2中，第一时钟信号clk1保持高电平电压。因此，第一晶体管t1和第五晶体管t5截止。但是，即使第一晶体管t1和第五晶体管t5截止，第三节点n3也通过第一电容器c1保持之前状态的电压(高电平)，第四节点n4通过第三电容器c3保持之前状态的电压(低电平)。因此，若第三节点n3是高电平电压，则第九晶体管t9保持截止状态。由于第四节点n4保持低电平电压，第三晶体管t3、第四晶体管t4、第八晶体管t8和第十晶体管t10保持导通状态。

在第二时段t2中，若第二时钟信号clk2转换为低电平，则第六晶体管t6导通。若第六晶体管t6导通，则第三节点n3的高电平电压施加至第六节点n6。

另外，若第三晶体管t3导通，则基于第二时钟信号clk2的低电平电压施加于第七节点n7。此时，比施加于第七节点n7的电压低第三电容器c3的电压量的电压施加于第四节点n4。

在图5中，如下说明基于第三时段t3的级的工作的情况。

在第三时段t3中，由于第二时钟信号clk2保持高电平电压，第六晶体管t6截止。另外，在第三时段t3中，发光开始信号flm或之前级的进位信号cr[i-1]以高电平输入至输入电路410，第一时钟信号clk1转换为低电平。

若第一时钟信号clk1转换为低电平，则第一晶体管t1和第五晶体管t5导通。

若第一晶体管t1导通，则输入于输入电路410的低电平的发光开始信号flm或之前级的进位信号cr[i-1]可以传输至第二节点n2。由此，高电平电压施加于第二节点n2。若高电平电压施加于第二节点n2，则第四晶体管t4和第八晶体管t8截止。

另外，由于第十二晶体管t12始终保持导通状态，第二节点n2的电压按照原样传输于第四节点n4而高电平电压施加于第四节点n4。因此，若高电平电压施加于第四节点n4，则第十晶体管t10和第三晶体管t3截止。

若第五晶体管t5导通，则基于第二电源vgl的低电平电压施加至第一节点n1。另外，由于第十一晶体管t11始终为导通状态，基于第二电源vgl的低电平电压还施加于第五节点n5。因此，第二晶体管t2通过第一节点n1的低电平电压导通，第七晶体管t7通过第五节点n5的低电平电压导通。

若第二晶体管t2导通，则第一电源vgh的电压施加至第七节点n7。此时，由于第三晶体管t3保持截止状态，第二时钟信号clk2不传输至第七节点n7。另外，由于施加于与第三电容器c3连接的第七节点n7和第二节点n2(或第四节点n4)的电压全部为高电平电压，在第三电容器c3中不产生电压差，不执行充电和放电。

若第七晶体管t7导通，则基于第二时钟信号clk2的高电平电压施加于第六节点n6。此时，由于第二时钟信号clk2是高电平电压，第六晶体管t6截止。由于低电平电压施加于第五节点n5，施加于第六节点n6的高电平电压与基于第五节点n5的低电平电压之间的差分电压(或针对第七晶体管t7的导通电压)储存于第二电容器c2。

在图5中，如下说明根据第四时段t4的级的工作的情况。

在第四时段t4中，第一时钟信号clk1保持高电平，第二时钟信号clk2转换为低电平。因此，第一晶体管t1和第五晶体管t5保持截止状态，第六晶体管t6导通。

此时，第七晶体管t7在前面第三时段t3中通过第二电容器c2处于导通状态。因此，若第六晶体管t6也导通，则基于第二时钟信号clk2的低电平电压可以施加于第六节点n6和第三节点n3。若低电平电压施加于第三节点n3，则第九晶体管t9导通。

若第九晶体管t9导通，则在电流从第一电源vgh向输出端104流动的同时，高电平的发光控制信号emi通过输出端104输出。

另一方面，第五节点n5(或第一节点n1)被施加比基于第六节点n6的低电平电压还小基于第二电容器c2的电压差量的电压(二阶低电平电压)(第二电容器耦合效果)。

在图5中，如下说明基于第五时段t5的级400的工作的情况。

在第五时段t5中，由于第二时钟信号clk2保持高电平，第六晶体管t6保持截止状态。由于第一时钟信号clk1转换为低电平，第一晶体管t1和第五晶体管t5可以导通。

若第一晶体管t1导通，则输入于输入电路410的低电平的发光开始信号flm或之前级的进位信号cr[i-1]可以传输至第二节点n2。由此，第二节点n2转换为低电平。若第二节点n2转换为低电平，则第四晶体管t4和第八晶体管t8导通。

另外，由于第十二晶体管t12始终保持导通状态，第二节点n2的电压按照原样传输于第四节点n4而低电平电压施加于第四节点n4。因此，若低电平电压施加于第四节点n4，则第十晶体管t10和第三晶体管t3导通。

若第三晶体管t3导通，则基于第二时钟信号clk2的高电平电压施加于第七节点n7。因此，连接于作为低电平电压的第四节点n4与作为高电平电压的第七节点n7之间的第三电容器c3充电施加于第四节点n4与第七节点n7之间的电压。

若第四晶体管t4导通，则连接于第一节点n1与第二电源vgl之间的第五晶体管t5可以作为二极管工作。因此，即使第五晶体管t5导通，基于第二电源vgl的低电平电压也不会传输至第一节点n1，第一节点n1可以保持之前状态的电压(例如，如图5那样低电平电压)。

若第一节点n1保持低电平电压，则第二晶体管t2导通。另外，由于第一节点n1的电压通过始终保持导通状态的第十一晶体管t11传输至第五节点n5，低电平电压施加于第五节点n5。若低电平电压施加于第五节点n5，则第七晶体管t7导通。

若第二晶体管t2导通，则基于第一电源vgh的高电压可以施加于第七节点n7。

另外，若第七晶体管t7导通，则基于第二时钟信号clk2的高电平电压施加于第六节点n6。

若第八晶体管t8导通，则第一电源vgh的电压施加于第三节点n3，第九晶体管t9截止。

若第十晶体管t10导通，则向级400的输出端104输出的发光控制信号emi转换为低电平。但是，此时如在图4中所观察那样发光控制信号emi的低电平输出稍微高。为了解决这样的问题，根据图4的第一辅助电路450可以附加降低发光控制信号emi的低电平输出。

具体地，如下说明图5的基于第六时段t6的级400的工作的情况。

在第六时段t6中，随着第二时钟信号clk2转换为低电平，通过第三晶体管t3，基于第二时钟信号clk2的低电平电压施加于第七节点n7。第三电容器c3将第四节点n4的电压进一步低一阶地降低充电的电压量。若第四节点n4的电压通过第三电容器c3的耦合进一步降低，则由于第十晶体管t10的栅极电极与源极电极之间的电压差vgs的绝对值大小进一步增大，可以将发光控制信号emi降低为进一步低一阶的电平。

因此，如图5所示，随着在第五时段t5中发光开始信号flm转换为低电平，向级400的输出端104输出的发光控制信号emi转换为第一低电平后，随着在第六时段t6中第二时钟信号clk2转换为低电平，第一辅助电路450工作，从而可以使发光控制信号emi转换为比第一低电平进一步低一阶的第二低电平。

如此，基于根据图4的级400，发光控制信号emi阶段性降低而转换为低电平电压(定义为供应发光控制信号的状态的电压)(二阶下降(2stepfalling))。如此，在发光控制信号emi阶段性降低的情况下，在特殊的像素中可能产生过电流而产生增加电力消耗等问题。因此，在本公开的一实施例中，附加提出发光控制信号emi可以以单阶形式降低而不进行阶段性降低的级。

图6是根据图3的级的第二实施例的电路图。

参照图6，可以确认改善成使根据图4的级400电路的输出即发光控制信号emi可以不以阶梯式减小的电路。

参照图6，以根据图4的级400为前提，根据第二实施例的级500可以在根据图4的级400中还包括：第二辅助电路460，接收施加于第二节点n2的电压而以单阶形式控制发光控制信号emi的低电平输出。

第二辅助电路460可以包括第十三晶体管t13、第十四晶体管t14和第四电容器c4。

第十四晶体管t14可以连接于输出端104与第二电源vgl之间。第十四晶体管t14的栅极电极可以与第八节点n8连接。

第十三晶体管t13可以连接于第二节点n2与第八节点n8之间。第十三晶体管t13的栅极电极可以与第二电源vgl连接。

第四电容器c4可以连接于第八节点n8与输出端104之间。

在发光开始信号flm或之前级的进位信号cr[i-1]从高电平转换为低电平的情况下，低电平电压施加于第二节点n2。此时，第二辅助电路460基于施加于第二节点n2的电压从高电平转换为低电平，将与第十四晶体管t14的栅极电极连接的第八节点n8的电压附加降低充电于第四电容器c4的电压量。因此，由于第十四晶体管t14的栅极电极与源极电极之间的电压差保持为低于第十四晶体管t14的阈值电压的幅度进一步增大，代替根据图5的阶梯式减小(二阶下降(2stepfalling))，发光控制信号emi可以立即降低为第二低电平。

作为参考，与根据图4的级400不同，根据图6的级500相反地示出被施加第一时钟信号clk1的输入端和被施加第二时钟信号clk2的输入端的位置。这是为了在根据图3的级相互间关系上表示输入于每个级的第一时钟信号clk1和第二时钟信号clk2交替输入。因此，图6所示的级500的被施加第一时钟信号clk1和第二时钟信号clk2的位置可以彼此调换。

图7是示出根据图6的级的工作的波形图。第一时钟信号clk1和第二时钟信号clk2可以具有1个水平时段1h的周期，并在彼此不同的水平时段具有栅极导通电平。

参照图7，可以确认根据图6的级500的工作波形。

在图7中，观察发光开始信号flm转换为低电平的时段t5-1，随着发光开始信号flm转换为低电平，第二时钟信号clk2转换为低电平，根据图6的级500的第一晶体管t1可以导通。因此，由于低电平的发光开始信号flm传输至第二节点n2，第二节点n2可以转换为低电平。

另外，若第二节点n2转换为低电平，则第八节点n8通过始终处于导通状态的第十三晶体管t13转换为低电平。若第八节点n8转换为低电平，则在第十四晶体管t14导通的同时，发光控制信号emi开始降低。当发光控制信号emi降低时，通过第四电容器c4，第十四晶体管t14的栅极电极(或第八节点n8)与源极电极(或输出端104)之间的电压差vgs的绝对值大小进一步增大。因此，由于第十四晶体管t14的栅极电极与源极电极之间的电压差vgs的绝对值大小增大，发光控制信号emi可以通过第四电容器c4立即下降至第二低电平(一阶下降(1stepfalling))。

即，当转换为低电平时，根据图4的级400的发光控制信号em_before是降低为第一低电平之后，随着第一时钟信号clk1转换为低电平，通过第一辅助电路450降低为第二低电平的形式，与此相反，根据图6的级500的发光控制信号em_after是可以通过第二辅助电路460立即降低为第二低电平。

图8是根据图3的级的第三实施例的电路图。

根据图6的级500包括：第十一晶体管t11，在栅极电极连接第二电源vgl而始终保持导通状态。此时，第十一晶体管t11用于稳定地控制第一节点n1的电压下降幅度，不对电路的工作造成实质性影响。

因此，若是不发生根据发光元件特性的泄漏电流等问题的情况，则在根据图6的级500中省略第十一晶体管t11是可能的。参照图8，在根据图6的级500中，可以确认省略了第十一晶体管t11的级600(第三实施例)。

如此，在省略了第十一晶体管t11的级600中，第一节点n1视为与第五节点n5相同。作为其它表述，第一节点n1和第五节点n5彼此短路(short)。

图9是根据图3的级的第四实施例的电路图。

在根据图4的级400中，第十一晶体管t11和第十二晶体管t12在栅极电极始终被施加基于第二电源vgl的低电平电压而保持导通状态。

因此，由于第十一晶体管t11和第十二晶体管t12用于稳定地控制电压下降幅度，若不发生根据发光元件特性的泄漏电流等问题，则可以省略。

另外，若当发光控制信号emi为低电平时没有消耗电力增加的问题，则在根据图4的级400中可以还省略第一辅助电路450。

另外，在根据图4的级400中，可以省略第十晶体管t10。因此，可以简化输出电路440’。

另外，在根据图4的级400中，在将第四电容器c4附加地连接于第四节点n4与输出端104之间的情况下，可以构成与根据图6的第二辅助电路460相同的形式。

若保持与第二辅助电路460相同的结构，则由于第四电容器c4而可以缩短发光控制信号emi下降为低电平的时间。

综上，若在根据图4的级400中，省略第十一晶体管t11和第十二晶体管t12、第一辅助电路450，附加第四电容器c4，则可以如图9那样构成简化的级700(第四实施例)。

目前为止参照的附图和记载的公开的详细说明是本公开的例示，其仅在用于说明本公开的目的中使用，不是用于含义限定或限制记载于权利要求书中的本公开的范围而使用。因此，具有本技术领域的通常的知识的人员会由此理解多种变形及等同的其它实施例是可能的。因此，本公开的真正的技术保护范围应通过随附的权利要求书的技术构思而确定。