一种栅极电路及驱动方法与流程

[0001]
本发明涉及显示技术领域，尤其涉及一种栅极电路及驱动方法。


背景技术：

[0002]
全面屏是超高屏占比设计的一个比较宽泛的定义，也就是让显示模组的正面全部都是屏幕，模组的四个边框位置都是采用无边框设计，追求接近100％的屏占比。
[0003]
目前，为了提高屏幕的屏占比，缩减屏幕的边框已经成为当前技术发展的必然趋势。在am-lcd(有源驱动液晶显示屏)和am-oled(有源驱动有机发光二极管)中每个子像素具有一个晶体管，晶体管可以是薄膜晶体管(thin film transistor，缩写tft)，晶体管控制子像素的开启和关闭。体管的栅极(gate)连接至水平方向的扫描线(也称为栅极线)，若在水平方向的某一条扫描线上施加足够的正电压，会使得该条扫描线上所有的tft打开。在进行栅极电路的驱动时，目前主要有两种方法：一是显示面板外绑定驱动ic(集成电路)；另一就是通过gip(栅极电路在基板上，也称作栅极电路)技术来完成。请参阅图1，但是目前的栅极电路主要集中在显示面板的左端和右端，由于栅极电路的结构限制，显示面板1的左端和右端必须预留一定的空间来放置栅极电路2，驱动ic3设置在屏幕的底端，这样就降低了屏幕的显示区11的屏占比。


技术实现要素：

[0004]
为此，需要提供一种栅极电路及驱动方法，解决如何优化栅极电路结构的问题。
[0005]
为实现上述目的，本实施例提供了一种栅极电路，包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5和电容；
[0006]
所述晶体管t1的栅极连接栅极线gn-1，所述晶体管t1的源极连接fw，所述晶体管t1的漏极连接q点；
[0007]
所述晶体管t5的栅极连接栅极线gn+1，所述晶体管t5的源极连接bw，所述晶体管t5的漏极连接所述q点；
[0008]
所述晶体管t4的栅极连接所述q点，所述晶体管t4的源极连接ck1，所述晶体管t4的漏极连接栅极线gn；
[0009]
所述电容包括第一极板和第二极板，所述第一极板连接所述q点，所述第二极板连接栅极线gn；
[0010]
所述晶体管t2的栅极连接ck2，所述晶体管t2的源极连接所述q点，所述晶体管t2的漏极连接vgl；
[0011]
所述晶体管t3的栅极连接所述ck2，所述晶体管t3的源极连接所述栅极线gn，所述晶体管t3的漏极连接vgl。
[0012]
进一步地，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5和电容均设置在显示面板上。
[0013]
进一步地，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5和电容均位于
显示面板的显示区的中部。
[0014]
进一步地，所述显示面板为oled显示面板或者lcd显示面板。
[0015]
进一步地，还包括驱动ic,所述栅极电路连接驱动ic。
[0016]
进一步地，晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5均为薄膜晶体管。
[0017]
本实施例还提供一种栅极电路驱动方法，应用于上述任意一项实施例所述的栅极电路，包括正扫步骤：
[0018]
在预充阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入高电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1写入高电位，ck2写入低电位；
[0019]
在输出阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入高电位，栅极线gn+1写入低电位，ck1写入低电位，ck2写入高电位；
[0020]
在下拉阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入高电位，ck1写入高电位，ck2写入低电位；
[0021]
在下拉稳压阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1先写入低电位，然后ck1呈现高电位与低电位的周期性变化，ck2先写入高电位，然后ck2呈现低电位与高电位的周期性变化；
[0022]
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，vgl提供一个稳定电压。
[0023]
进一步地，还包括反扫步骤：
[0024]
在预充阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入高电位，栅极线gn写入低电位，栅极线gn-1写入低电位，ck1写入低电位，ck2写入高电位；
[0025]
在输出阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入低电位，栅极线gn写入高电位，栅极线gn-1写入低电位，ck1写入高电位，ck2写入低电位；
[0026]
在下拉阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入低电位，栅极线gn写入低电位，栅极线gn-1写入高电位，ck1写入低电位，ck2写入高电位；
[0027]
在下拉稳压阶段，fw写入低电位，bw写入高电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1先写入高电位，然后ck1呈现低电位与高电位的周期性变化，ck2先写入低电位，然后ck2呈现高电位与低电位的周期性变化；
[0028]
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，vgl提供一个稳定电压。
[0029]
区别于现有技术，上述技术方案将这五个晶体管和电容插入到显示区的像素中，在保障每排像素充电率相同的情况下，显示面板的左边框和右边框无需预留空间给栅极电路，进而缩减显示面板的左边框和右边框的宽度，在单位空间内进一步提高了屏幕的屏占比，为全面屏的显示面板提供较好的解决方案。
附图说明
[0030]
图1为背景技术所述显示面板上的栅极电路的剖面结构示意图；
[0031]
图2为本实施例所述栅极电路的结构示意图；
[0032]
图3为所述显示面板上的栅极电路的剖面结构示意图
[0033]
图4为本实施例所述显示区的栅极电路的结构示意图；
[0034]
图5为本实施例所述栅极电路的时序图。
[0035]
附图标记说明：
[0036]
1、显示面板；
[0037]
11、显示区；
[0038]
12、像素；
[0039]
2、栅极电路；
[0040]
3、驱动ic。
具体实施方式
[0041]
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
[0042]
请参阅图2至图5，本实施例提供一种栅极电路，包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5和电容。所述晶体管t1的栅极用于连接栅极线gn-1，所述晶体管t1的源极用于连接fw，所述晶体管t1的漏极连接q点。所述晶体管t5的栅极用于连接栅极线gn+1，所述晶体管t5的源极用于连接bw，所述晶体管t5的漏极连接所述q点。所述晶体管t4的栅极连接所述q点，所述晶体管t4的源极用于连接ck1(即时钟信号)，所述晶体管t4的漏极用于连接栅极线gn。所述电容包括第一极板和第二极板，所述第一极板连接所述q点，所述第二极板用于连接栅极线gn。所述晶体管t2的栅极用于连接ck2(即时钟信号)，所述晶体管t2的源极连接所述q点，所述晶体管t2的漏极用于连接vgl。所述晶体管t3的栅极用于连接所述ck2，所述晶体管t3的源极用于连接所述栅极线gn，所述晶体管t3的漏极用于连接vgl。
[0043]
上述技术方案将这五个晶体管和电容插入到显示区的像素中，利用一级gip电路便可以驱动两排像素，在保障每排像素充电率相同的情况下，显示面板的左边框和右边框无需预留空间给栅极电路，进而缩减显示面板的左边框和右边框的宽度，在单位空间内进一步提高了屏幕的屏占比，为全面屏的显示面板提供较好的解决方案。
[0044]
当然，栅极电路不仅仅是设置在显示面板的显示区的中部，该栅极电路依然可以用于显示面板的左侧与显示面板的右侧处，以提高自身的适用性。
[0045]
要说明的是，fw是直流高电位，bw是直流低电位，fw和bw的数值以实际电路的需求为准，如fw可以设置为15v、14v或者13v等数值。
[0046]
优选的，晶体管t1、晶体管t2、晶体管t3、晶体管t4和晶体管t5均为薄膜晶体管(thin film transistor，缩写tft)，薄膜晶体管来驱动液晶像素点可以达到高速度、高亮度、高对比度等特点。
[0047]
在某些实施例中，晶体管t1、晶体管t2、晶体管t3、晶体管t4和晶体管t5还可以为mos管(即金属-氧化物-半导体场效应管mosfet)、结场效应管等。
[0048]
要说明的是，fw、bw、ck1和ck2为平行于数据线(data line)方向的信号，vgl为平行于栅极线(gate line)方向的信号。
[0049]
要说明的是，所述晶体管t1和所述晶体管t5组成了栅极电路的正扫和反扫预充模块。所述晶体管t4和所述电容组成了栅极电路的输出模块。所述晶体管t2和所述晶体管t3组成了栅极电路的下拉和稳压模块。
[0050]
在本实施例中，还包括显示面板1；所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5和电容均设置在显示面板1上，并位于显示面板1的显示区11的中部，结构如图3所示。显示面板1的显示区11设置有像素12，结构如图4所示，图4只列举了一个像素12。像素12
可以为像素r(红色)、像素g(绿色)、像素b(蓝色)、像素w(白色)等，多个像素12发出多种颜色的光来形成图像。
[0051]
所述显示面板1可以是oled显示面板或者lcd显示面板。其中，oled(organiclight-emitting diode)又称为有机电激光显示、有机发光半导体，oled显示面板比lcd显示面板具有更轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点给，能满足消费者对显示技术的新需求。而lcd(liquid crystal display)称作液晶显示器，lcd显示面板的优势是体积小、功耗低和高亮度。
[0052]
在本实施例中，还包括栅极线gn-1、栅极线gn和栅极线gn+1。所述晶体管t1的栅极连接栅极线gn-1。所述晶体管t5的栅极连接栅极线gn+1。所述晶体管t4的漏极用于连接栅极线gn，所述第二极板连接栅极线gn，所述晶体管t3的源极用于连接栅极线gn。
[0053]
在本实施例中，所述栅极线gn-1、所述栅极线gn和所述栅极线gn+1是按行顺序依次设置的。即所述栅极线gn-1、所述栅极线gn和所述栅极线gn+1是自上而下依次设置的，结构如图4所示。
[0054]
在某些实施例中，所述栅极线gn-1、所述栅极线gn和所述栅极线gn+1并不是按行顺序依次设置的，如所述栅极线gn-1位于中间，所述栅极线gn位于最上方，所述栅极线gn+1位于最下方。栅极线的行顺序发生变化，也会影响像素的发光情况，进而形成不同的显示效果。
[0055]
在本实施例中，还包括驱动ic3，所述栅极电路连接驱动ic3，驱动ic3负责驱动面板和控制驱动电流等功能，驱动ic3一般是通过fw、bw、ck1、ck2和date线来连接晶体管，以此实现对晶体管和像素的控制。
[0056]
本实施例还提供一种栅极电路驱动方法，应用于上述任意一项实施例所述的栅极电路，还包括正扫步骤：在预充阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入高电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1写入高电位，ck2写入低电位；在输出阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入高电位，栅极线gn+1写入低电位，ck1写入低电位，ck2写入高电位；在下拉阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入高电位，ck1写入高电位，ck2写入低电位；在下拉稳压阶段，fw写入高电位，bw写入低电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1先写入低电位，然后ck1呈现高电位与低电位的周期性变化，ck2先写入高电位，然后ck2呈现低电位与高电位的周期性变化；在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，vgl提供一个稳定电压。
[0057]
在进一步的实施例中，还包括反扫步骤：在预充阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入高电位，栅极线gn写入低电位，栅极线gn-1写入低电位，ck1写入低电位，ck2写入高电位；在输出阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入低电位，栅极线gn写入高电位，栅极线gn-1写入低电位，ck1写入高电位，ck2写入低电位；在下拉阶段，fw写入低电位，bw写入高电位，栅极线gn+1写入低电位，栅极线gn写入低电位，栅极线gn-1写入高电位，ck1写入低电位，ck2写入高电位；在下拉稳压阶段，fw写入低电位，bw写入高电位，栅极线gn-1写入低电位，栅极线gn写入低电位，栅极线gn+1写入低电位，ck1先写入高电位，然后ck1呈现低电位与高电位的周期性变化，ck2先写入低电位，然后ck2呈现高电位与低电位的周期性变化；在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，vgl提供一个稳
定电压。
[0058]
要说明的是，ck1和ck2为时钟信号，时钟信号上的电位是呈现周期性的变化，如ck1上的电位是高电位-低电位-高电位-低电位
……
这样的变化，当ck1写入高电位，ck2便写入低电位；当ck1写入低电位，ck2便写入高电位。其中，高电位和低电位转变的时间可以是相同的，也可以是不同的。
[0059]
可见，栅极电路的工作过程，可分为四个阶段，请参考图5：
[0060]
具体的，在预充阶段t1：在正扫时(从1～n级为正序)，fw为高电位，bw为低电位，当栅极线gn-1为高电位时，晶体管t1打开，q点通过晶体管t1的fw进行充电，使其变成高电位。在反扫时(从n～1级为反序)，bw为高电位，fw为低电位，当栅极线gn+1为高电位时，晶体管t5打开，q点通过晶体管t5的bw进行充电，使其变成高电位。
[0061]
具体的，在输出阶段t2：此时由于前一阶段，q点为高电位，此时晶体管t4打开，由于ck1在此阶段为高电位，栅极线gn通过晶体管t4输出一个高电位，并且q点由于电容的耦合效应，使其电压变高。
[0062]
具体的，在下拉阶段t3：正扫时由于下一级在该阶段为高电位，此时晶体管t5打开，由于正扫时bw为低电位，q点被下拉成低电位(反扫时由于下一级在该阶段为高电位，晶体管t1打开，由于反扫fw为低电位，q点被下拉成低电位)，同时由于ck1此时也为低电位，栅极线gn也被下拉成低电位。
[0063]
具体的，在下拉稳压阶段t4：此时由于ck2为高电位(高低周期性变化)，由于t2和晶体管t3的开启，q点和栅极线gn利用vgl将其电位稳定在低电位，使其在后续的一阵内稳定在低电位信号。
[0064]
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。