一种扫描电路、栅极驱动电路及其驱动方法与流程

1.本公开实施例涉及但不限于显示技术，尤指一种扫描电路、栅极驱动电路及其驱动方法。


背景技术：

2.人眼在观看屏幕时，目光会注视在屏幕上的某一个区域，称之为注视区。在注视区内，人眼可以清楚识别画面内容，而在非注视区内，则无法清楚的看到画面内容。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本技术实施例提供了一种扫描电路、栅极驱动电路及其驱动方法。
5.一方面，本公开实施例提供了一种扫描电路，包括：移位寄存器、选通电路，其中：
6.所述移位寄存器，与第一节点连接，设置为通过所述第一节点输出栅极驱动信号；
7.所述选通电路，与所述第一节点、栅极选通信号端和输出端连接，设置为，当所述第一节点的栅极驱动信号为第一电平信号，且所述栅极选通信号端的栅极选通信号为第二电平信号时，向所述输出端输出有效电平信号，当所述第一节点的栅极驱动信号非第一电平信号或者所述栅极选通信号端的栅极选通信号非第二电平信号时，向所述输出端输出非有效电平信号。
8.在一示例性实施例中，所述选通电路包括：选通子电路和输出子电路，其中：
9.所述选通子电路，与所述第一节点、所述栅极选通信号端和第二节点连接，设置为在所述第一节点的控制下，向所述第二节点提供所述栅极选通信号端的栅极选通信号；
10.所述输出子电路，与所述第一节点、所述第二节点和所述输出端连接，设置为，当所述第一节点的栅极驱动信号为第一电平信号，且所述第二节点的信号为第二电平信号时，向所述输出端输出有效电平信号；当所述第一节点的栅极驱动信号非第一电平信号，或者，所述第二节点的信号非第二电平信号时，向所述输出端输出非有效电平信号。
11.在一示例性实施例中，所述选通电路还包括，存储子电路，所述存储子电路与所述第二节点和第一电源端连接，设置为存储所述第二节点和所述第一电源端之间的电压。
12.在一示例性实施例中，所述选通子电路包括第一晶体管，所述第一晶体管的控制极连接所述第一节点，第一极连接所述栅极选通信号端，第二极连接所述第二节点。
13.在一示例性实施例中，所述存储子电路包括电容，所述电容的第一端连接所述第二节点，第二端连接所述第一电源端。
14.在一示例性实施例中，所述输出子电路包括与门，所述与门的第一输入端连接所述第一节点，所述与门的第二输入端连接所述第二节点，所述与门的输出端为所述输出子电路的输出端。
15.在一示例性实施例中，所述与门包括：第二晶体管、第三晶体管、第四晶体管、第五
晶体管、第六晶体管和第七晶体管，其中：
16.所述第二晶体管的控制极连接所述第二节点，第一极连接第二电源端，第二极连接第三节点；
17.所述第三晶体管的控制极连接所述第一节点，第一极连接所述第二电源端，第二极连接所述第三节点；
18.所述第四晶体管的控制极连接所述第一节点，第一极连接所述第三节点，第二极连接第四节点；
19.所述第五晶体管的控制极连接所述第二节点，第一极连接所述第四节点，第二极连接第三电源端；
20.所述第六晶体管的控制极连接所述第三节点，第一极连接所述第二电源端，第二极连接所述输出端；
21.所述第七晶体管的控制极连接所述第三节点，第一极连接所述输出端，第二极连接所述第三电源端。
22.在一示例性实施例中，所述选通电路包括第一晶体管、电容、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，其中：
23.所述第一晶体管的控制极连接所述第一节点，第一极连接所述栅极选通信号端，第二极连接第二节点；
24.所述电容的第一端连接所述第二节点，第二端连接第一电源端；
25.所述第二晶体管的控制极连接所述第二节点，第一极连接第二电源端，第二极连接第三节点；
26.所述第三晶体管的控制极连接所述第一节点，第一极连接所述第二电源端，第二极连接所述第三节点；
27.所述第四晶体管的控制极连接所述第一节点，第一极连接所述第三节点，第二极连接第四节点；
28.所述第五晶体管的控制极连接所述第二节点，第一极连接所述第四节点，第二极连接第三电源端；
29.所述第六晶体管的控制极连接所述第三节点，第一极连接所述第二电源端，第二极连接所述输出端；
30.所述第七晶体管的控制极连接所述第三节点，第一极连接所述输出端，第二极连接所述第三电源端。
31.在一示例性实施例中，所述第二晶体管、第三晶体管、第六晶体管为p型晶体管，所述第四晶体管、第五晶体管、第七晶体管为n型晶体管。
32.又一方面，本公开实施例提供一种栅极驱动电路，包括多个上述扫描电路，所述多个扫描电路连接到同一栅极选通信号端，且所述多个扫描电路中的移位寄存器级联。
33.再一方面，本公开实施例提供一种栅极驱动电路的驱动方法，应用于上述栅极驱动电路，包括：
34.确定待刷新的一个或多个像素行；
35.当前为待刷新的像素行对应的扫描时段时，通过当前像素行对应的移位寄存器输出第一电平信号至当前像素行对应的选通电路的第一节点，通过所述栅极选通信号端加载
第二电平信号至所述栅极驱动电路；
36.当前为不刷新的像素行对应的扫描时段时，通过当前像素行对应的移位寄存器输出第一电平信号至当前像素行对应的选通电路的第一节点，通过所述栅极选通信号端加载非第二电平信号至所述栅极驱动电路。
37.本公开实施例提供了一种扫描电路，包括：移位寄存器、选通电路，其中：所述移位寄存器，与第一节点连接，设置为通过所述第一节点输出栅极驱动信号；所述选通电路，与所述第一节点、栅极选通信号端和输出端连接，设置为，当所述第一节点的栅极驱动信号为第一电平信号，且所述栅极选通信号端的栅极选通信号为第二电平信号时，向所述输出端输出有效电平信号，当所述第一节点的栅极驱动信号非第一电平信号或者所述栅极选通信号端的栅极选通信号非第二电平信号时，向所述输出端输出非有效电平信号。本公开实施例提供的扫描电路，通过控制栅极选通信号端控制是否输出有效电平信号，便于实现局部刷新，进而节约功耗。
38.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
39.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
40.附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
41.图1为本公开实施例提供的扫描电路示意图；
42.图2为一实施例提供的选通电路的示意图；
43.图3为另一实施例提供的选通电路示意图；
44.图4为一实施例提供的选通子电路示意图；
45.图5为一实施例提供的存储子电路示意图；
46.图6为一实施例提供的输出子电路示意图；
47.图7为一实施例提供的与门示意图；
48.图8为一实施例提供的扫描电路示意图；
49.图9为一实施例提供的栅极驱动电路示意图；
50.图10为一实施例提供的栅极驱动电路时序图；
51.图11为一实施例提供的栅极驱动电路的驱动方法流程图。
具体实施方式
52.下文中将结合附图对本发明的实施例进行详细说明。在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互任意组合。
53.在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
54.除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具
有一般技能的人士所理解的通常意义。
55.本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，并不表示任何顺序、数量或者重要性。
56.在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
57.在本公开中，晶体管是指至少包括栅电极(或称为控制极)、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。
58.在本公开中，可以是第一极为漏电极、第二极为源电极，或者可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
59.在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
60.根据注视区和非注视区特点，可以适当降低非注视区的分辨率，刷新频率等，而不影响画质，称之为smartview技术。在smartview概念中，往往希望对面板(panel)某些区间进行局部刷新，传统的逐行刷新的阵列基板栅极驱动(gate driver on arraygoa)电路无法实现。本公开实施例提供了一种栅极驱动电路，可以实现任意n行局部刷新(1≤n≤总行数)。
61.图1为本技术实施例提供的一种扫描电路示意图。如图1所示，所述扫描电路可以包括：移位寄存器和选通电路，其中：
62.所述移位寄存器，与第一节点g连接，设置为通过所述第一节点g输出栅极驱动信号；
63.所述选通电路，与所述第一节点g、栅极选通信号端s和输出端g_out连接，设置为，当所述第一节点g的栅极驱动信号为第一电平信号，且所述栅极选通信号端s的栅极选通信号为第二电平信号时，向所述输出端g_out输出有效电平信号；当所述第一节点g的栅极驱动信号非第一电平信号，或者，所述栅极选通信号端s的栅极选通信号非第二电平信号时，向所述输出端g_out输出非有效电平信号。
64.本实施例提供的扫描电路，可以通过控制栅极选通信号端，控制是否输出有效电平信号，即控制是否刷新当前行，实现局部刷新。
65.在一示例性实施例中，所述输出端g_out输出的有效电平信号是指能开启像素单元的信号，非有效电平信号是指关断像素单元的信号，所述有效电平信号可以是高电平信号，非有效电平信号可以是低电平信号；或者，有效电平信号可以是低电平信号，非有效电平信号可以是高电平信号。
66.在一示例性实施例中，所述第一电平信号可以是低电平信号或者高电平信号，所述第二电平信号可以是低电平信号或者高电平信号。
67.在一示例性实施中，所述第一电平信号可以是高电平信号，所述第二电平信号可以是高电平信号，所述有效电平信号可以是高电平信号，即，移位寄存器输出高电平信号，且栅极选通信号端s加载高电平信号时，输出端g_out输出高电平信号，开启对应的像素行的像素单元；移位寄存器输出低电平信号时，输出端g_out输出低电平信号，关断对应的像素行的像素单元；栅极选通信号端s加载低电平信号时，输出端g_out输出低电平信号，关断对应的像素行的像素单元。将所述扫描电路应用到栅极驱动电路时，一个扫描时段只有一个移位寄存器输出高电平信号，其他移位寄存器输出低电平信号，此时，可以通过栅极选通信号端的信号来控制输出端的信号，即，将需要刷新的像素行对应的扫描时段的栅极选通信号置为高电平即可开启需要刷新的像素行，无需刷新的像素行对应的扫描时段的栅极选通信号置为低电平即可关断无需刷新的像素行。
68.在一示例性实施例中，所述移位寄存器可以连接输入端(图1中未示出)，设置为将输入端输入的信号进行移位后通过第一节点g输出。移位寄存器还可以连接第一时钟信号端、第二时钟信号端、复位端等，根据移位寄存器的结构而定。本技术实施例对移位寄存器的实现不作限定。
69.图2为一实施例提供的选通电路示意图。如图2所示，所述选通电路可以包括：选通子电路和输出子电路，其中：
70.所述选通子电路，与第一节点g、栅极选通信号端s和第二节点h连接，设置为在所述第一节点g的控制下，向所述第二节点h提供所述栅极选通信号端s的栅极选通信号；
71.所述输出子电路，与所述第一节点g、所述第二节点h和输出端g_out连接，设置为，当所述第一节点g的栅极驱动信号为第一电平信号，且所述第二节点h的信号为第二电平信号时，向所述输出端g_out输出有效电平信号，当所述第一节点g的栅极驱动信号非第一电平信号，或者，所述第二节点h的信号非第二电平信号时，向所述输出端g_out输出非有效电平信号。
72.在本实施例中示出了选通电路的示例性结构。本领域技术人员容易理解是，选通电路的实现方式不限于此，只要能够实现其功能即可。
73.图3为一实施例提供的选通电路示意图。如图3所示，所述选通电路还可以包括：存储子电路，其中：所述存储子电路，与所述第二节点h和第一电源端v1连接，设置为存储所述第二节点h和所述第一电源端v1之间的电压。所述第一电源端v1提供一固定电压信号，比如为接地端(gnd)。本实施例提供的存储子电路，可以存储第二节点h和所述第一电源端v1之间的电压，保持第二节点h的电压，增强电路可靠性。另外，在后续输出子电路使用与门实现时，可以为与门提供参考电压。
74.图4为一实施例提供的选通子电路的示意图。如图4所示，所述选通子电路可以包括第一晶体管t1，所述第一晶体管t1的控制极连接所述第一节点g，第一极连接所述栅极选通信号端s，第二极连接所述第二节点h。
75.在本实施例中示出了选通子电路的示例性结构。本领域技术人员容易理解是，选通子电路的实现方式不限于此，只要能够实现其功能即可。
76.图5为一实施例提供的存储子电路的示意图。如图5所示，所述存储子电路可以包
括电容cst，所述电容cst的第一端连接所述第二节点h，第二端连接所述第一电源端v1。
77.在本实施例中示出了存储子电路的示例性结构。本领域技术人员容易理解是，存储子电路的实现方式不限于此，只要能够实现其功能即可。
78.图6为一实施例提供的输出子电路的示意图。如图6所示，所述输出子电路可以包括与门，所述与门的第一输入端a连接所述第一节点g，所述与门的第二输入端b连接所述第二节点h，所述与门的输出端为所述输出子电路的输出端g_out。
79.在本实施例中示出了输出子电路的示例性结构。本领域技术人员容易理解是，输出子电路的实现方式不限于此，只要能够实现其功能即可。
80.图7为一实施例提供的与门的示意图。如图7所示，所述与门可以包括：第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7，其中：
81.所述第二晶体管t2的控制极连接所述第二输入端b，第二输入端b连接到第二节点h，第一极连接第二电源端vdd，第二极连接第三节点c；
82.所述第三晶体管t3的控制极连接所述第一输入端a，第一输入端a连接到第一节点g，第一极连接所述第二电源端vdd，第二极连接所述第三节点c；
83.所述第四晶体管t4的控制极连接所述所述第一输入端a(即连接到第一节点g)，第一极连接所述第三节点c，第二极连接第四节点d；
84.所述第五晶体管t5的控制极连接所述第二输入端b(即连接到第二节点h)，第一极连接所述第四节点d，第二极连接所述电源端vss；
85.所述第六晶体管t6的控制极连接所述第三节点c，第一极连接所述第二电源端vdd，第二极连接所述输出端g_out；
86.所述第七晶体管t7的控制极连接所述第三节点c，第一极连接所述输出端g_out，第二极连接所述第三电源端vss。
87.在一示例性实施例中，所述第二电源端vdd提供的电压信号比如为高电平，第三电源端vss提供的电压信号比如为低电平。
88.在本实施例中示出了与门的示例性结构。本领域技术人员容易理解是，与门的实现方式不限于此，只要能够实现其功能即可。
89.图8为一实施例提供的扫描电路示意图。如图8所示，所述扫描电路可以包括移位寄存器和选通电路，所述选通电路可以包括第一晶体管t1、电容cst、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7，其中：
90.所述第一晶体管t1的控制极连接所述第一节点g，第一极连接所述栅极选通信号端s，第二极连接第二节点h；
91.所述电容cst的第一端连接所述第二节点h，第二端连接第一电源端v1；
92.所述第二晶体管t2的控制极连接所述第二节点h，第一极连接第二电源端vdd，第二极连接第三节点c；
93.所述第三晶体管t3的控制极连接所述第一节点g，第一极连接所述第二电源端vdd，第二极连接所述第三节点c；
94.所述第四晶体管t4的控制极连接所述第一节点g，第一极连接所述第三节点c，第二极连接所述第四节点d；
95.所述第五晶体管t5的控制极连接所述第二节点h，第一极连接所述第四节点d，第
二极连接所述第三电源端vss；
96.所述第六晶体管t6的控制极连接所述第三节点c，第一极连接所述第二电源端vdd，第二极连接所述输出端g_out；
97.所述第七晶体管t7的控制极连接所述第三节点c，第一极连接所述输出端g_out，第二极连接所述第三电源端vss。
98.在一示例性实施例中，所述第二晶体管t2、第三晶体管t3、第六晶体管t6可以为p型晶体管，所述第四晶体管t4、第五晶体管t5、第七晶体管t7可以为n型晶体管。但本技术实施例不限于此。
99.本实施例提供的扫描电路，以第一电平信号为高电平，第二电平信号为高电平，有效电平信号为高电平，第一晶体管t1为n型晶体管为例说明其工作过程。
100.当移位寄存器通过第一节点g输出高电平信号时，开启第一晶体管t1，栅极选通信号经第一晶体管t1写入到第二节点h，栅极选通信号端s的栅极选通信号为高电平信号时，第一节点g的高电平信号和第二节点h的高电平信号相与，输出高电平信号，即输出端g_out输出高电平信号；栅极选通信号端s的栅极选通信号为低电平信号时，第一节点g的高电平信号和第二节点h的低电平信号相与，输出低电平信号，即输出端g_out输出低电平信号。
101.在下一时段中，移位寄存器通过第一节点g输出低电平信号，第一晶体管t1关闭，第二节点h的电位由存储电容cst维持。存储电容可以稳定h的电位，提升电路可靠性。
102.本实施例提供的扫描电路，可以通过设置栅极选通信号端的信号控制输出端的信号，控制是否刷新对应的像素行，进而实现局部刷新。
103.图9为一实施例提供的一种栅极驱动电路示意图。如图9所示，本实施例提供一种栅极驱动电路，包括多个上述扫描电路，所述多个扫描电路连接到同一栅极选通信号端s，且所述多个扫描电路中的移位寄存器级联。
104.如图9所示，移位寄存器级联包括：第一个移位寄存器的输出端g1连接到第二个移位寄存器的输入端，以此类推，第n-1个移位寄存器的输出端g(n-1)连接到第n个移位寄存器的输入端。本实施例中，移位寄存器的级联可以参考无选通电路时，栅极驱动电路中移位寄存器的级联方式，本技术实施例对此不作限定。
105.在一示例性实施例中，所述移位寄存器可以连接到第一时钟信号端clk和第二时钟信号端clb。
106.在一示例性实施例中，当第i个移位寄存器输出第一电平信号，栅极选通信号端s加载第二电平信号时，相应的输出端gi_out输出有效电平信号；当第i个移位寄存器输出第一电平信号，栅极选通信号端s加载非第二电平信号时，相应的输出端gi_out输出非有效电平信号；即可以通过控制栅极选通信号端s的栅极选通信号控制是否刷新第i行像素(本实施例中，第i个扫描电路对应第i行像素)。因此，可以根据需要刷新的像素行设置栅极选通信号端s的栅极选通信号在每个扫描时段的电平。即控制需要进行刷新的像素行对应的扫描时段里，栅极选通信号为第二电平信号，不需要刷新的像素行对应的扫描时段里，栅极选通信号为非第二电平信号，从而实现局部刷新，比如，可以控制m个像素行对应的扫描时段里，栅极选通信号为第二电平信号，其余n-m个像素行对应的扫描时段里，栅极选通信号为非第二电平信号，实现对该m个像素行的刷新，所述1≤m≤n，n为像素行数。
107.本实施例提供的栅极驱动电路，进行驱动时，从第1个扫描时段至第n个扫描时段，
依次通过第1个移位寄存器至第n个移位寄存器输出第一电平信号；其中，第i个扫描时段中，i为1至n，第i个移位寄存器输出第一电平信号，其余移位寄存器输出非第一电平信号，当第i个扫描时段对应的像素行需要刷新时，设置栅极选通信号在第i个扫描时段为第二电平信号，此时，输出端gi_out输出有效电平信号，开启第i个像素行；当第i个扫描时段对应的像素行不需要刷新时，设置栅极选通信号在第i个扫描时段为非第二电平信号，此时，输出端gi_out输出非有效电平信号，关断第i个像素行。
108.本实施例提供的方案，可以通过控制栅极选通信号端实现局部刷新。
109.下面以栅极驱动电路工作过程说明本公开实施例提供的技术方案。下述实施例中以第一电平信号为高电平信号，第二电平信号为高电平信号，有效电平信号为高电平信号，第一晶体管t1为n型晶体管，第二晶体管t2、第三晶体管t3、第六晶体管t6为p型晶体管，第四晶体管t4、第五晶体管t5、第七晶体管t7为n型晶体管进行说明，但本公开实施例不限于此。图10为本实施例提供的栅极驱动电路的工作时序图。本实施例基于图9所示的栅极驱动电路。本实施例中，第一晶体管t1的源极连接栅极选通信号端s。表1为本实施例中与门的真值表。
110.表1与门真值表
[0111][0112][0113]
图10中以5个移位寄存器为例进行说明，分别对应第1个像素行至第5个像素行。图10中示出了第一节点g1至g5输出的信号，栅极选通信号端s输出的信号，以及，输出端g1_out至g5_out输出的信号。如图10所示，t1至t5分别为第1个像素行至第5个像素行的扫描时段，其中：
[0114]
t1时段中，第一个移位寄存器通过第一节点g1输出高电平信号，此时栅极选通信号端s输出低电平信号，t11导通，栅极选通信号端s的信号加载到第二节点h1，g1的高电平信号与h1的低电平信号相与，通过g1_out输出低电平信号，此时，第一个像素行不刷新；其余移位寄存器输出低电平信号，相应的输出端g2_out至g5_out输出低电平信号，第2至第5个像素行不刷新；
[0115]
t2时段中，第二个移位寄存器通过g2输出高电平信号，此时栅极选通信号端s输出高电平信号，通过t12加载到第二节点h2，g2的高电平信号与h2的高电平信号相与，通过g2_out输出高电平信号，此时，第二个像素行刷新；其余移位寄存器输出低电平信号，相应的输出端输出低电平信号，第1个像素行，以及第3至第5个像素行不刷新；
[0116]
t3时段中，第三个移位寄存器通过g3输出高电平信号，此时栅极选通信号端s输出低电平信号，通过t13加载到第二节点h3，g3的高电平信号与h3的低电平信号相与，通过g3_
out输出低电平信号，此时，第三个像素行不刷新；其余移位寄存器输出低电平信号，相应的输出端输出低电平信号，第1、2个像素行，以及第4、5个像素行不刷新；
[0117]
t4时段中，第四个移位寄存器通过g4输出高电平信号，此时栅极选通信号端s输出高电平信号，通过t14加载到第二节点h4，g4的高电平信号与h4的高电平信号相与，通过g4_out输出高电平信号，此时，第四个像素行刷新；其余移位寄存器输出低电平信号，相应的输出端输出低电平信号，第1、2、3个像素行，以及第5个像素行不刷新；
[0118]
t5时段中，第五个移位寄存器通过g5输出高电平信号，此时栅极选通信号端s输出高电平信号，通过t15加载到第二节点h5，g5的高电平信号与h5的高电平信号相与，通过g5_out输出高电平信号，此时，第5个像素行刷新。其余移位寄存器输出低电平信号，相应的输出端输出低电平信号，第1至第4个像素行不刷新。
[0119]
本实施例中，通过将第2,4,5像素行对应的扫描时段中栅极选通信号设置为高电平信号，实现了第2,4,5像素行的刷新，即实现了一个扫描周期内(包括所有像素行的扫描时段)部分像素行的刷新。对任一需要刷新的像素行j1，将像素行j1对应的扫描时段中栅极选通信号设置为高电平信号，即可实现该像素行j1的刷新，对任一不需要刷新的像素行j2，将像素行j2对应的扫描时段中栅极选通信号设置为低电平信号，即可不刷新该像素行j2，其中，1≤j1≤n，1≤j2≤n，n为像素行数。j1和j2可以根据需要设置，比如，可以设置为注视区的像素行。本实施例提供的方案，可以实现局部刷新，节约功耗。
[0120]
图11为一示例性实施例提供的栅极驱动电路的驱动方法流程图。如图11所示，本实施例提供一种栅极驱动电路的驱动方法，应用于上述栅极驱动电路，栅极驱动电路包括的多个扫描电路中，每个扫描电路对应一个像素行，所述驱动方法包括：
[0121]
步骤1101，确定待刷新的一个或多个像素行；
[0122]
步骤1102，当前为待刷新的像素行对应的扫描时段时，通过当前像素行对应的移位寄存器输出第一电平信号至当前像素行对应的选通电路的第一节点，通过所述栅极选通信号端加载第二电平信号至所述栅极驱动电路；
[0123]
当前像素行对应的移位寄存器即为当前像素行对应的扫描电路中的移位寄存器，当前像素行对应的选通电路即为当前像素行对应的扫描电路中的选通电路。当前像素行即为当前待刷新的像素行。
[0124]
步骤1103，当前为不刷新的像素行对应的扫描时段时，通过当前像素行(即当前的不刷新的像素行)对应的移位寄存器输出第一电平信号至当前像素行对应的选通电路的第一节点，通过所述栅极选通信号端加载非第二电平信号至所述栅极驱动电路。
[0125]
常规的栅极驱动电路中，每个扫描时段，刷新一个像素行，本实施例中，每个扫描时段中，只有该扫描时段中栅极选通信号端的栅极选通信号为第二电平信号时，才刷新该扫描时段对应的像素行，该扫描时段中栅极选通信号端的栅极选通信号为非第二电平信号时，不刷新该扫描时段对应的像素行。本实施例提供的方案，通过设置栅极选通信号端在不同扫描时段的信号，实现对需要刷新的像素行的刷新，以及，对无需刷新的像素行不进行刷新，即实现局部刷新，从而可以节约功耗。
[0126]
本实施例提供的方案，由于移位寄存器的自身特性，每个扫描时段中，只有一个移位寄存器输出第一电平信号，其余移位寄存器输出非第一电平信号，因此，对任一扫描时段，该扫描时段对应的像素行之外的其他像素行，输出端均为非有效电平信号，因此，不会
进行刷新。
[0127]
在一示例性实施例中，所述第一电平信号比如为高电平信号，所述第二电平信号比如为高电平信号，但本公开实施例不限于此。
[0128]
在一示例性实施例中，所述待刷新的一个或多个像素行可以包括注视区的像素行。但本公开实施例不限于此，可以是任意像素行。
[0129]
本公开实施例还提供一种显示装置，包括上述栅极驱动电路。该显示装置可以为：oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0130]
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。