栅极驱动电路和显示面板的制作方法

文档序号:26589265发布日期:2021-09-10 20:21阅读:来源:国知局

技术特征:
1.一种栅极驱动电路,其特征在于,所述栅极驱动电路包括多级栅极驱动单元,每一所述栅极驱动单元包括:第一薄膜晶体管,所述第一薄膜晶体管包括主栅极、副栅极、源极和漏极,所述第一薄膜晶体管的所述主栅极和所述漏极电性连接,所述第一薄膜晶体管的所述副栅极电性连接上一级的副栅极信号;其中,所述上一级的副栅极信号通过所述副栅极控制所述第一薄膜晶体管,以使所述第一薄膜晶体管的阈值电压在第一时段小于第一预设值,且在第二时段大于第二预设值,所述第二时段在所述第一时段之后,且所述第二时段和所述第一时段相邻。2.根据权利要求1所述的栅极驱动电路,其特征在于,所述上一级的副栅极信号在所述第一时段的电压值大于在所述第二时段的电压值。3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一薄膜晶体管的所述主栅极和所述漏极均电性连接上一级的主栅极信号,所述上一级的主栅极信号在所述第一时段的电压值大于在所述第二时段的电压值。4.根据权利要求3所述的栅极驱动电路,其特征在于,本级的主栅极信号比所述上一级的主栅极信号延迟的时长等于所述第一时段的时长。5.根据权利要求4所述的栅极驱动电路,其特征在于,每一所述栅极驱动单元还包括:第二主薄膜晶体管,所述第二主薄膜晶体管包括栅极、源极和漏极,所述第二主薄膜晶体管的所述栅极电性连接所述第一薄膜晶体管的所述源极,所述第二主薄膜晶体管的所述源极电性连接主时钟信号,所述第二主薄膜晶体管的所述漏极传输的信号作为本级的所述主栅极信号;其中,所述主时钟信号为时钟信号,且所述主时钟信号在所述第一时段的电压值小于在所述第二时段的电压值。6.根据权利要求2所述的栅极驱动电路,其特征在于,本级的副栅极信号比所述上一级的副栅极信号延迟的时长等于所述第一时段的时长。7.根据权利要求6所述的栅极驱动电路,其特征在于,每一所述栅极驱动单元还包括:第二副薄膜晶体管,所述第二副薄膜晶体管包括栅极、源极和漏极,所述第二副薄膜晶体管的所述栅极电性连接所述第一薄膜晶体管的所述源极,所述第二副薄膜晶体管的所述源极电性连接副时钟信号,所述第二副薄膜晶体管的所述漏极传输的信号作为本级的副栅极信号;其中,所述副时钟信号为时钟信号,且所述副时钟信号在所述第一时段的电压值小于在所述第二时段的电压值。8.根据权利要求1所述的栅极驱动电路,其特征在于,所述第一薄膜晶体管为n型薄膜晶体管。9.根据权利要求1所述的栅极驱动电路,其特征在于,每一所述栅极驱动单元还包括:电容,所述电容和所述第一薄膜晶体管的所述源极电性连接,以维持所述第一薄膜晶体管的所述源极的电压值。10.一种显示面板,其特征在于,所述显示面板包括如权利要求1

9任一项所述的栅极驱动电路。

技术总结
本发明提供了栅极驱动电路和显示面板,包括多级栅极驱动单元,每一栅极驱动单元包括第一薄膜晶体管,第一薄膜晶体管包括主栅极、副栅极、源极和漏极,主栅极和漏极电性连接,副栅极电性连接上一级的副栅极信号,并且,本发明中上一级的副栅极信号通过副栅极控制第一薄膜晶体管,以使第一薄膜晶体管的阈值电压在第一时段小于第一预设值,且在第二时段大于第二预设值,其中,第二时段在第一时段之后,第二时段和第一时段相邻,使得第一薄膜晶体管的阈值电压在不同的时刻分别具有所需要的值,使得栅极驱动单元在第一时段和第二时段分别避免下级传衰减和维持有效级传,使得栅极驱动电路可以兼顾避免GOA电路下级传衰减和维持GOA电路有效级传。有效级传。有效级传。


技术研发人员:胡晓斌
受保护的技术使用者:深圳市华星光电半导体显示技术有限公司
技术研发日:2021.06.02
技术公布日:2021/9/9
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1