显示面板及显示装置的制作方法

1.本公开涉及显示技术领域，特别涉及一种显示面板及显示装置。


背景技术：

2.屏下传感技术是为了提高显示装置的屏占比所提出的一种全新的技术。
3.相关技术中，具有屏下传感的显示面板的显示区可以被划分为：用于正常显示的第一显示区和用于设置传感器的第二显示区，且显示面板包括位于第一显示区中的多个像素和位于第二显示区中的多个像素。其中，每个像素能够在源极驱动电路提供的数据信号的驱动下发光。此外，为了确保第二显示区的光线透过率，位于第二显示区中的像素与位于第一显示区中的像素一般不同。如，通常位于第二显示区中的像素的尺寸小于位于第一显示区中的像素的尺寸。
4.经测试，在第一显示区中像素与第二显示区中像素不同的前提下，为使得该两个显示区中像素的发光亮度相同，源极驱动电路向该两个显示区中像素提供的数据信号的电位差异需要较大。如此，导致源极驱动电路的功耗较高。


技术实现要素：

5.本公开实施例提供了一种显示面板及显示装置，可以解决相关技术中源极驱动电路向不同像素提供的数据信号的电位差异较大，而导致源极驱动电路的功耗较高的问题。所述技术方案如下：
6.一方面，提供了一种显示面板，所述显示面板包括：
7.衬底，具有第一显示区，以及至少部分围绕所述第一显示区的第二显示区；
8.像素电路，包括位于所述第一显示区的多个第一像素电路和位于所述第二显示区的多个第二像素电路；
9.发光元件，包括位于所述第一显示区的多个第一发光元件和位于所述第二显示区的多个第二发光元件；
10.所述多个第一像素电路与所述多个第一发光元件一一对应耦接；所述多个第二像素电路与所述多个第二发光元件一一对应耦接；
11.其中，所述像素电路包括：控制电路和驱动电路，且所述驱动电路具有第一栅极和第二栅极，所述第一栅极与所述控制电路耦接，并用于接收所述控制电路传输的驱动信号，所述驱动信号由所述控制电路基于接收到的数据信号生成，所述第二栅极与供电电源端耦接，并用于接收来自所述供电电源端的供电电源信号，且所述第一像素电路中驱动电路的第二栅极接收到的供电电源信号与所述第二像素电路中驱动电路的第二栅极接收到的供电电源信号的电位不同。可选的，所述第二栅极与所述第一栅极沿远离所述衬底的方向依次层叠。
12.可选的，所述供电电源端包括集成于源极驱动电路中的第一供电电源端和第二供电电源端；所述显示面板还包括：第一转接部和第二转接部；
13.所述第一转接部分别与所述第一像素电路中驱动电路的第一栅极和所述源极驱动电路耦接，并用于将所述源极驱动电路中第一供电电源端提供的第一供电电源信号传输至所述第一像素电路中驱动电路的第一栅极；
14.所述第二转接部分别与所述第二像素电路中驱动电路的第一栅极和所述源极驱动电路耦接，并用于将所述源极驱动电路中第二供电电源端提供的第二供电电源信号传输至所述第二像素电路中驱动电路的第一栅极。
15.可选的，所述衬底还具有：至少部分围绕所述第二显示区的周边区；
16.其中，所述第一转接部和所述第二转接部均位于所述周边区。
17.可选的，所述第一转接部和所述第二转接部位于同层，且彼此绝缘。
18.可选的，所述第一转接部和所述第二转接部位于不同层。
19.可选的，所述第一像素电路中驱动电路和所述第二像素电路中驱动电路还均具有源漏极；
20.所述第一转接部与所述第一像素电路中驱动电路的源漏极或第一栅极位于同层；
21.所述第二转接部与所述第二像素电路中驱动电路的源漏极或第一栅极位于同层。
22.可选的，所述第一像素电路中的控制电路与所述第二像素电路中的控制电路的结构不同。
23.可选的，所述第一像素电路中的控制电路包括：第一数据写入晶体管、第一复位晶体管、第一发光控制晶体管和第一存储电容；所述第一像素电路中的驱动电路包括：第一驱动晶体管；
24.所述第一数据写入晶体管的栅极与第一栅极信号端耦接，所述第一数据写入晶体管的第一极与第一数据信号端耦接，所述第一数据写入晶体管的第二极与所述第一驱动晶体管的第一栅极耦接，所述第一驱动晶体管的第二栅极与所述第一供电电源端耦接；
25.所述第一复位晶体管的栅极和所述第一发光控制晶体管的栅极均与第一发光控制端耦接，所述第一复位晶体管的第一极与第一复位电源端耦接，所述第一发光控制晶体管的第一极与所述第一驱动晶体管的第二极耦接，所述第一复位晶体管的第二极和所述第一发光控制晶体管的第二极均与所述第一发光元件的第一极耦接，所述第一发光元件的第二极与第一下拉电源端耦接；
26.所述第一驱动晶体管的第一极和所述第一存储电容的一端均与第一上拉电源端耦接，所述第一存储电容的另一端与所述第一驱动晶体管的第一栅极耦接。
27.可选的，所述第一复位晶体管和所述第一数据写入晶体管均为n型晶体管；
28.所述第一发光控制晶体管和所述第一驱动晶体管均为p型晶体管。
29.可选的素电路中的控制电路包括：第二数据写入晶体管、第二复位晶体管、第三复位晶体管、补偿晶体管、第二发光控制晶体管、第三发光控制晶体管和第二存储电容，所述第二像素电路中的驱动电路包括：第二驱动晶体管；
30.所述第二数据写入晶体管的栅极与第二栅极信号端耦接，所述第二数据写入晶体管的第一极与第二数据信号端耦接，所述第二数据写入晶体管的第二极与所述第二驱动晶体管的第一栅极耦接，所述第二驱动晶体管的第二栅极与所述第二供电电源端耦接；
31.所述第二复位晶体管的栅极与第一复位信号端耦接，所述第二复位晶体管的第一极与第二复位电源端耦接，所述第二复位晶体管的第二极与所述第二驱动晶体管的第一栅
极耦接；
32.所述第三复位晶体管的栅极与第二复位信号端耦接，所述第三复位晶体管的第一极与第三复位电源端耦接，所述第三复位晶体管的第二极与所述第二发光元件的第一极耦接，所述第二发光元件的第二极与第二下拉电源端耦接；
33.所述补偿晶体管的栅极与第三栅极信号端耦接，所述补偿晶体管的第一极与所述第二驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述第二驱动晶体管的第一栅极耦接；
34.所述第二发光控制晶体管的栅极和所述第三发光控制晶体管的栅极均与第二发光控制端耦接，所述第二发光控制晶体管的第一极与第二上拉电源端耦接，所述第三发光控制晶体管的第一极与所述第二驱动晶体管的第二极耦接，所述第二发光控制晶体管的第二极与所述第二驱动晶体管的第一极耦接，所述第三发光控制晶体管的第二极与所述第二发光元件的第一极耦接；
35.所述第二存储电容的一端与所述第二上拉电源端耦接，所述第二存储电容的另一端与所述第二驱动晶体管的第一栅极耦接。
36.可选的，所述第二复位晶体管和所述补偿晶体管均为n型晶体管；
37.所述第二数据写入晶体管、所述第二发光控制晶体管、所述第三发光控制晶体管、所述第二驱动晶体管和所述第三复位晶体管均为p型晶体管。
38.可选的，所述像素电路包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管。
39.另一方面，提供了一种显示装置，所述显示装置包括：源极驱动电路，以及如上述方面所述的显示面板；
40.其中，所述源极驱动电路与所述显示面板耦接，并用于为所述显示面板传输供电电源信号和数据信号。
41.可选的，所述显示装置还包括；感光传感器，且所述感光传感器位于所述显示面板中衬底的第一显示区。
42.综上所述，本公开提供的技术方案带来的有益效果至少可以包括：
43.提供了一种显示面板及显示装置。该显示面板中，位于第一显示区的第一像素电路和位于第二显示区的第二像素电路均包括具有两个栅极的驱动电路，且一个栅极用于接收供电电源信号。因第一像素电路中驱动电路的该栅极接收到的供电电源信号与第二像素电路中驱动电路的该栅极接收到的供电电源信号的电位不同，故实现了对第一像素电路中驱动电路包括的晶体管特性和第二像素电路中驱动电路包括的晶体管特性的独立控制。如此，在第一像素电路和第二像素电路不同的场景下，源极驱动电路向该两个像素电路传输电位差异较小的数据信号，即可使得该两个像素电路驱动的两个发光元件的发光亮度相同。相应的，源极驱动电路的工作功耗较低。
附图说明
44.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1是本公开实施例提供的一种显示面板的结构示意图；
46.图2是本公开实施例提供的一种第一像素电路和第二像素电路的结构示意图；
47.图3是本公开实施例提供的一种驱动电路的截面图；
48.图4是本公开实施例提供的一种电流特性曲线图；
49.图5是本公开实施例提供的一种第一像素电路的结构示意图；
50.图6是本公开实施例提供的一种第二像素电路的结构示意图；
51.图7是本公开实施例提供的一种第一像素电路中部分区域的结构版图；
52.图8是本公开实施例提供的一种第二像素电路中部分区域的结构版图；
53.图9是本公开实施例提供的另一种显示面板的结构示意图；
54.图10是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
55.为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
56.本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极；或，将其中漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括p型开关晶体管和n型开关晶体管中的任一种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。
57.图1是本公开实施例提供的一种显示面板的结构示意图。如图1所示，该显示面板包括：衬底01，该衬底01具有第一显示区a1，以及至少部分围绕第一显示区a1的第二显示区a2。
58.如，参考图1，其示出的第一显示区a1呈矩形，位于衬底01靠近上边缘的中间位置处，第二显示区a2围绕该第一显示区a1。即，该第一显示区a1被第二显示区a2所包围。且，第二显示区a2的面积远大于第一显示区a1的面积。
59.当然，在其他一些实施例中，第一显示区a1也可以呈圆形或三角形等其他形状。且，第一显示区a1可以位于衬底01上的其他位置，如，结合图1，第一显示区a1可以位于衬底01的左上角位置或右上角位置处。
60.需要说明的是，在本公开实施例中，第一显示区a1可以为能够透光的透光显示区，第二显示区a2可以为非透光显示区。相应的，显示装置中需采集环境光的一些硬件结构可以设置于该第一显示区a1内，以为真全面屏的设计奠定坚实的基础。目前，常采用屏下传感技术将传感器设置于该第一显示区a1内。如，该传感器可以为用于实现摄像功能的感光传感器，相应的，第一显示区a1也可以称为屏下摄像头区域；第二显示区a2也可以称为主显示区或是非屏下摄像头区域。
61.继续参考图1，本公开实施例记载的显示面板还包括：像素电路和发光元件。其中，像素电路包括：位于第一显示区a1的多个第一像素电路p1和位于第二显示区a2的多个第二
像素电路p2。发光元件包括：位于第一显示区a1的多个第一发光元件l1和位于第二显示区a2的多个第二发光元件l2。
62.其中，多个第一像素电路p1与多个第一发光元件l1一一对应耦接。即，如图1所示，每个第一像素电路p1与一个第一发光元件l1耦接，不同第一像素电路p1与不同的第一发光元件l1耦接。每个第一像素电路p1用于驱动所耦接的第一发光元件l1发光。多个第二像素电路p2与多个第二发光元件l2一一对应耦接。即，每个第二像素电路p2与一个第二发光元件l2耦接，不同第二像素电路p2与不同的第二发光元件l2耦接。每个第二像素电路p2用于驱动所耦接的第二发光元件l2发光。
63.此外，结合上述对第一显示区a1和第二显示区a2的介绍，为了在确保第一发光元件l1和第二发光元件l2均正常发光的同时，还确保第一显示区a1的进光量较好，在本公开实施例中，位于第一显示区a1内的第一像素电路p1和位于第二显示区a2内的第二像素电路p2的尺寸和/或结构一般不同。
64.如，第一像素电路p1常采用新型压缩像素电路，该新型压缩像素电路主要是将像素电路中不透光区域(如，不透光的金属层所在区域)隐藏在所耦接的第一发光元件l1的阳极(anode)下方，以保证开口率较大。即，本公开实施例中，第一显示区a1和第二显示区a2可以采用不同的像素电路设计。
65.进一步，参考图2，本公开实施例记载的像素电路(即，第一像素电路p1和第二像素电路p2)均包括：控制电路p11和驱动电路p12，且驱动电路p12均具有第一栅极g1和第二栅极g2。即，驱动电路p12均为双栅结构的电路。
66.其中，第一栅极g1与控制电路p11耦接，并用于接收控制电路p11传输的驱动信号，该驱动信号由控制电路p11基于接收到的数据信号生成。如，第一像素电路p1中，控制电路p11可以接收源极驱动电路(sourceintegratedcircuit，sic)提供的数据信号，并基于该数据信号向驱动电路p12的第一栅极g1传输驱动信号。驱动电路p12可以基于该驱动信号生成发光驱动信号(如，驱动电流)，以驱动第一发光元件l1发光。第二像素电路p2中的控制电路p11和驱动电路p12的工作原理同理，不再赘述。由此，可以确定驱动电路p12生成的发光驱动信号与控制电路p11接收到的数据信号有关，此外，经测试，该发光驱动信号还受驱动电路p12包括的晶体管的特性(如，阈值电压vth)影响，即与驱动电路p12中晶体管的特性有关。
67.第二栅极g2与供电电源端vbg耦接，并用于接收来自供电电源端vbg的供电电源信号。该供电电源信号可以用于防止外部光照或杂质离子等对驱动电路p12包括的晶体管的特性造成影响，有效改善驱动电路p12的工作稳定性。
68.在本公开实施例中，第一像素电路p1中驱动电路p12的第二栅极g2接收到的供电电源信号与第二像素电路p2中驱动电路p12的第二栅极g2接收到的供电电源信号的电位不同。如此，可以实现对第一像素电路p1中驱动电路p12包括的晶体管的特性，以及第二像素电路p2中驱动电路p12包括的晶体管的特性的独立控制。
69.因驱动电路p12生成的发光驱动信号受数据信号和其包括的晶体管的特性影响，故通过控制供电电源信号的电位满足上述条件，实现对晶体管的特性的控制，可以使得第一像素电路p1中驱动电路p12和第二像素电路p2中驱动电路p12能够基于相同电位范围的数据信号，生成相同电位的发光驱动信号，进而使得第一发光元件l1和第二发光元件l2的
发光亮度相同。即，本公开实施例通过向第一像素电路p1中驱动电路p12的第二栅极g2和第二像素电路p2中驱动电路p12的第二栅极g2传输不同电位的供电电源信号，可以消除sic向第一显示区a1中第一像素电路p1传输的数据信号，以及向第二显示区a2中第二像素电路p2传输的数据信号的差异，使得整个衬底不同位置处所需的数据信号的电位范围(即，datarange)保持一致。进而，可以降低sic的驱动难度，以及有利于降低sic的工作功耗。
70.综上所述，本公开实施例提供了一种显示面板，该显示面板中，位于第一显示区的第一像素电路和位于第二显示区的第二像素电路均包括具有两个栅极的驱动电路，且其中一个栅极用于接收供电电源信号。因第一像素电路中驱动电路的该栅极接收到的供电电源信号的电位与第二像素电路中驱动电路的该栅极接收到的供电电源信号的电位不同，故实现了对第一像素电路中驱动电路包括的晶体管的特性和第二像素电路中驱动电路包括的晶体管的特性的独立控制。如此，在第一像素电路和第二像素电路不同的场景下，源极驱动电路向该两个像素电路传输电位差异较小的数据信号，即可使得该两个像素电路驱动的两个发光元件的发光亮度相同。相应的，源极驱动电路的工作功耗较低。
71.图3示出了本公开实施例提供的一种驱动电路的截面示意图。如图3所示，第二栅极g2与第一栅极g1可以沿远离衬底01的方向依次层叠。相应的，第一栅极g1可以称为顶栅，第二栅极g2可以称为底栅。底栅也可以称为光屏蔽层(lightshielding，ls)。底栅ls可以用于基于接收到的供电电源信号，有效改善驱动电路p12的工作稳定性，以及屏蔽光线。
72.例如，结合图4所示的曲线图，当底栅接收到的供电电源信号的电位不同时，驱动电路p12包括的晶体管的阈值电压vth和开关电流特性不同。如，假设驱动电路p12包括的晶体管为p型晶体管，则底栅接收到的供电电源信号的电位越高(即，底栅电压增加)，晶体管最终生成的驱动电流和晶体管的电压曲线会发生负偏，阈值电压vth相应的也负偏。反之，底栅接收到的供电电源信号的电位越低(即，底栅电压降低)，晶体管最终生成的驱动电流和晶体管的电压曲线会发生正偏，阈值电压vth相应的也正偏。n型晶体管反之，不再赘述。其中，图4的横坐标是指电压，纵坐标是指电流。
73.基于此，可以确定通过控制第一像素电路p1中驱动电路p12的第二栅极g2接收到的供电电源信号与第二像素电路p2中驱动电路p12的第二栅极g2接收到的供电电源信号的电位不同，即控制供电电源端vbg向第一像素电路p1中驱动电路p12的第二栅极g2(即，底栅)传输的供电电源信号，与向第二像素电路p2中驱动电路p12的第二栅极g2(即，底栅)传输的供电电源信号不同，可以实现对第一像素电路p1中驱动电路p12的阈值电压vth和第二像素电路p2中驱动电路p12的阈值电压vth的独立控制。
74.此外，参考图3还可以看出，该第一像素电路p1中驱动电路p12和第二像素电路p2中驱动电路p12还均具有源漏(source&drain)极sd1和有源(poly)层p01。其中，有源层p01位于第一栅极g1远离衬底01的一侧，第二栅极g2位于有源层p01远离第一栅极g1的一侧，源漏极sd1位于第二栅极g2远离有源层p01的一侧。即，第一栅极g1、有源层p01、第二栅极g2和源漏极sd1沿远离衬底01的方向依次层叠。此外，驱动电路p12还具有：分别位于第一栅极g1和有源层p01之间，位于有源层p01和第二栅极g2之间，以及位于第二栅极g2和源漏极sd1之间的多层绝缘层。源漏极sd1包括相互独立的源极s1和漏极d1，源极s1和漏极d1均与有源层p01搭接。
75.可选的，位于第一显示区a1的各个第一像素电路p1可以共用一个底栅。位于第二
显示区a2的各个第二像素电路p2可以共用一个底栅。
76.可选的，在本公开实施例中，可以设置第一像素电路p1中的控制电路p11与第二像素电路p2中的控制电路p11的结构不同，以在不影响正常发光的同时，确保第一显示区a1的透光率较好。
77.因第一像素电路p1中驱动电路p12的第二栅极g2接收到的供电电源信号与第二像素电路p2中驱动电路p12的第二栅极g2接收到的供电电源信号的电位不同，故可知，本公开实施例记载的供电电源端vbg可以包括：集成于源驱动电路sic中的第一供电电源端vbg1和第二供电电源端vbg2。其中，第一供电电源端vbg1可以为第一像素电路p1中驱动电路p12的第二栅极g2耦接的供电电源端，第二供电电源端vbg2可以为第二像素电路p2中驱动电路p12的第二栅极g2耦接的供电电源端。第一供电电源端vbg1提供的供电电源信号的电位与第二供电电源端vbg2提供的供电电源信号的电位不同。
78.在上述实施例基础上，参考图5，其示出了一种第一像素电路p1的结构示意图。如图5所示，第一像素电路p1中的控制电路p11可以包括：第一数据写入晶体管t11、第一复位晶体管t12、第一发光控制晶体管t13和第一存储电容c11。第一像素电路p1中的驱动电路p12可以包括：第一驱动晶体管t14。即，在本公开实施例中，可以设计位于第一显示区a1的第一像素电路p1为4t1c结构(即，包括4个晶体管和1个电容器)的电路。
79.其中，第一数据写入晶体管t11的栅极可以与第一栅极信号端gate1耦接，第一数据写入晶体管t11的第一极可以与第一数据信号端data1耦接，第一数据写入晶体管t11的第二极可以与第一驱动晶体管t14的第一栅极g1耦接，第一驱动晶体管t14的第二栅极g2可以与第一供电电源端vbg1耦接。第一数据信号端data1可以与sic耦接，并接收sic传输的数据信号。
80.第一复位晶体管t12的栅极和第一发光控制晶体管t13的栅极可以均与第一发光控制端em1耦接，第一复位晶体管t12的第一极可以与第一复位电源端vinit1耦接，第一发光控制晶体管t13的第一极可以与第一驱动晶体管t14的第二极耦接，第一复位晶体管t12的第二极和第一发光控制晶体管t13的第二极均可以与第一发光元件l1的第一极耦接，第一发光元件l1的第二极可以与第一下拉电源端elvss1耦接。
81.第一驱动晶体管t14的第一极和第一存储电容c11的一端均可以与第一上拉电源端elvdd1耦接，第一存储电容c11的另一端可以与第一驱动晶体管t14的第一栅极g1耦接。
82.可选的，第一复位晶体管t12和第一数据写入晶体管t11可以均为n型晶体管。第一发光控制晶体管t13和第一驱动晶体管t14可以均为p型晶体管。
83.参考图6，其示出了一种第二像素电路p2的结构示意图。如图6所示，第二像素电路p2中的控制电路p11可以包括：第二数据写入晶体管t21、第二复位晶体管t22、第三复位晶体管t23、补偿晶体管t24、第二发光控制晶体管t25、第三发光控制晶体管t26和第二存储电容c21，第二像素电路p2中的驱动电路p12可以包括：第二驱动晶体管t27。即，在本公开实施例中，可以设计位于第二显示区a2的第二像素电路p2为7t1c结构(即，7个晶体管和1个电容器)。
84.其中，第二数据写入晶体管t21的栅极可以与第二栅极信号端gate2耦接，第二数据写入晶体管t21的第一极可以与第二数据信号端data2耦接，第二数据写入晶体管t21的第二极可以与第二驱动晶体管t27的第一栅极g1耦接，第二驱动晶体管t27的第二栅极g2可
以与第二供电电源端vbg2耦接。第二数据信号端data2也可以与sic耦接，并接收sic传输的数据信号。
85.第二复位晶体管t22的栅极可以与第一复位信号端rst1耦接，第二复位晶体管t22的第一极可以与第二复位电源端vinit2耦接，第二复位晶体管t22的第二极可以与第二驱动晶体管t27的第一栅极g1耦接。
86.第三复位晶体管t23的栅极可以与第二复位信号端rst2耦接，第三复位晶体管t23的第一极可以与第三复位电源端vinit3耦接，第三复位晶体管t23的第二极可以与第二发光元件l2的第一极耦接，第二发光元件l2的第二极可以与第二下拉电源端elvss2耦接。
87.补偿晶体管t24的栅极可以与第三栅极信号端gate3耦接，补偿晶体管t24的第一极可以与第二驱动晶体管t27的第二极耦接，补偿晶体管t24的第二极可以与第二驱动晶体管t27的第一栅极g1耦接。
88.第二发光控制晶体管t25的栅极和第三发光控制晶体管t26的栅极可以均与第二发光控制端em2耦接，第二发光控制晶体管t25的第一极可以与第二上拉电源端elvdd2耦接，第三发光控制晶体管t26的第一极可以与第二驱动晶体管t27的第二极耦接，第二发光控制晶体管t25的第二极可以与第二驱动晶体管t27的第一极耦接，第三发光控制晶体管t26的第二极可以与第二发光元件l2的第一极耦接。
89.第二存储电容c21的一端可以与第二上拉电源端elvdd2耦接，第二存储电容c21的另一端可以与第二驱动晶体管t27的第一栅极g1耦接。
90.可选的，第二复位晶体管t22和补偿晶体管t24可以均为n型晶体管。第二数据写入晶体管t21、第二发光控制晶体管t23、第二发光控制晶体管t25、第二驱动晶体管t27和第三复位晶体管t23可以均为p型晶体管。
91.示例的，在图5所示结构基础上，图7示出了该第一像素电路p1中第一驱动晶体管t14所在区域的结构版图。在图6所示结构基础上，图8示出了该第二像素电路p2中第二驱动晶体管t27所在区域的结构版图。参考图7和图8可以看出，该第一驱动晶体管t14和该第二驱动晶体管t27均包括两个栅极g1和g2。此外，图7和图8还示出了晶体管包括的有源层p01。
92.其中，对于图5所示第一像素电路p1，其最终输出至第一发光元件l1的驱动电流id1可以满足下述公式：
[0093][0094]
其中，
[0095]
μ1为第一驱动晶体管t14的载流子迁移率，c
ox1
为第一驱动晶体管t14的栅极绝缘层的电容，w1/l1为第一驱动晶体管t14的宽长比，vgs1为第一驱动晶体管t14的栅源电压差，vth1为第一驱动晶体管t14的阈值电压，vdata1为第一数据信号端data1提供的数据信号的电位，elvdd1为第一上拉电源端elvdd1提供的第一上拉电源信号的电位。
[0096]
基于上述公式(1)可知，在显示面板显示黑白态画面时，所需的vdata1为：
[0097][0098]
其中，对于图6所示第二像素电路p2，其最终输出至第二发光元件l2的驱动电流
id2可以满足下述公式：
[0099][0100]
其中，
[0101]
μ2为第二驱动晶体管t27的载流子迁移率，c
ox2
为第二驱动晶体管t27的栅极绝缘层的电容，w2/l2为第二驱动晶体管t27的宽长比，vgs2为第二驱动晶体管t27的栅源电压差，vth2为第二驱动晶体管t27的阈值电压，vdata2为第二数据信号端data2提供的数据信号的电位，elvdd2为第二上拉电源端elvdd2提供的第二上拉电源信号的电位。
[0102]
基于上述公式(3)可知，在显示面板显示黑白态画面时，所需的vdata2为：
[0103][0104]
假设第一上拉电源信号的电位elvdd1与第二上拉电源信号的电位elvdd2相同，则基于上述公式(2)和公式(4)可以确定，第一显示区a1中第一像素电路p1所需的数据信号的电位和第二显示区a2中第二像素电路p2所需的数据信号的电位的差异δvdata满足下述公式：
[0105][0106]
因k1和k2均是与晶体管的固有属性有关，故可知，若能够消除第一驱动晶体管t14的阈值电压vth1，则可以使得δvdata减小为0，即使得第一显示区a1中第一像素电路p1所需的数据信号的电位和第二显示区a2中第二像素电路p2所需的数据信号的电位不存在差异，从而降低sic的驱动难度和工作功耗。
[0107]
基于此，结合上述实施例记载可知，本公开实施例通过控制向第一像素电路p1中驱动电路p12的第二栅极g2(即，底栅)传输的供电电源信号的电位，以及向第二像素电路p2中驱动电路p12的第二栅极g2传输的供电电源信号的电位，可以实现对第一像素电路p1中驱动电路p12的阈值电压vth和第二像素电路p2中驱动电路p12的阈值电压vth的独立控制。基于显示面板实际显示的亮度进行匹配后，即可以将第一显示区a1和第二显示区a2所需的数据信号的电位差异δvdata减小为0。
[0108]
图9是本公开实施例提供的再一种显示面板的结构示意图。如图9所示，该显示面板还可以包括：第一转接部b1和第二转接部b2。
[0109]
其中，第一转接部b1可以分别与第一像素电路p1中驱动电路p12的第一栅极g1和源极驱动电路sic耦接，并可以用于将源极驱动电路sic中第一供电电源端vbg1提供的第一供电电源信号传输至第一像素电路p1中驱动电路p12的第一栅极g1。
[0110]
第二转接部b2可以分别与第二像素电路p2中驱动电路p12的第一栅极g1和源极驱动电路sic耦接，并可以用于将源极驱动电路sic中第二供电电源端vbg2提供的第二供电电源信号传输至第二像素电路p2中驱动电路p12的第一栅极g1。即，不同电位的第一供电电源信号和第二供电电源信号可以均由sic提供。
[0111]
示例的，第一像素电路p1中驱动电路p12的第一栅极g1可以在第一显示区a1的外侧转接至(也可以称为转层至)第一转接部b1，该第一转接部b1再转接至sic内部。第二像素
电路p2中驱动电路p12的第一栅极g1可以在第二显示区a2的外侧转接至(也可以称为转层至)第二转接部b2，该第二转接部b2再转接至sic内部。即，在本公开实施例中，可以通过第一转接部b1将第一显示区a1所需的供电电源信号从sic引出至第一显示区a1，以及通过第二转接部b2将第二显示区a2所需的供电电源信号从sic引出至第二显示区a2。
[0112]
可选的，继续结合图9可以看出，衬底01还可以具有：至少部分围绕第二显示区a2的周边区z1。其中，图9示出的周边区z1围绕第二显示区a2，即第二显示区a2被周边区z1所包围。在此基础上，第一转接部b1和第二转接部b2可以均位于周边区z1。如此，可以避免影响第一显示区a1和第二显示区a2的显示效果。该第一转接部b1和第二转接部b2可以称为外围引线。
[0113]
此外，因sic一般位于衬底01的下边缘一侧，第一显示区a1一般位于衬底01的上边缘一侧，故该第一转接部b1可以从周边区z1绕至下边缘以与sic可靠耦接，进而避免从第二显示区a2经过而影响第二显示区a2内器件的问题。第二转接部b2同理，不再赘述。
[0114]
可选的，在本公开实施例中，第一转接部b1和第二转接部b2可以位于同层，且彼此绝缘。如，第一转接部b1和第二转接部b2可以位于同层，且彼此之间具有间隔。或者，第一转接部b1和第二转接部b2也可以位于不同层。如此，可以避免第一转接部b1上的第一供电电源信号和第二转接部b2上的第二供电电源信号发生串扰，确保信号传输可靠性。
[0115]
可选的，在本公开实施例中，第一转接部b1可以与第一像素电路p1中驱动电路p12的源漏极sd1或第一栅极g1位于同层。第二转接部b2可以与第二像素电路p2中驱动电路p12的源漏极sd1或第一栅极g1位于同层。
[0116]
当然，在其他一些实施例中，第一转接部b1也可以与第二像素电路p2中驱动电路p12的源漏极sd1或第一栅极g1位于同层，第二转接部b2也可以与第一像素电路p1中驱动电路p12的源漏极sd1或第一栅极g1位于同层。
[0117]
需要说明的是，位于同层可以是指采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同层”的多个元件、部件、结构和/或部分由相同的材料构成，并通过同一次构图工艺形成。如此，可以节省制造工艺和制造成本，并且可以加快制造效率。
[0118]
可选的，本公开实施例记载的显示面板中，像素电路(即，第一像素电路p1和第二像素电路p2)可以包括低温多晶硅(low temperature poly-silicon，ltps)薄膜晶体管和氧化物(oxide)薄膜晶体管。低温多晶硅薄膜晶体管是指材料为ltps材料的晶体管。氧化物薄膜晶体管是指材料为oxide材料的晶体管。此处材料通常是指薄膜晶体管中有源层的材料。即本公开实施例提供的显示面板可以为低温多晶硅氧化物(low temperature polycrystalline oxide，ltpo)显示面板。
[0119]
如，结合图5和图6，其中第一驱动晶体管t14和第二驱动晶体管t27可以均为低温多晶硅薄膜晶体管，其余晶体管可以均为氧化物薄膜晶体管。
[0120]
综上所述，本公开实施例提供了一种显示面板，该显示面板中，位于第一显示区的第一像素电路和位于第二显示区的第二像素电路均包括具有两个栅极的驱动电路，且其中一个栅极用于接收供电电源信号。因第一像素电路中驱动电路的该栅极接收到的供电电源
信号的电位与第二像素电路中驱动电路的该栅极接收到的供电电源信号的电位不同，故实现了对第一像素电路中驱动电路包括的晶体管的特性和第二像素电路中驱动电路包括的晶体管的特性的独立控制。如此，在第一像素电路和第二像素电路不同的场景下，源极驱动电路向该两个像素电路传输电位差异较小的数据信号，即可使得该两个像素电路驱动的两个发光元件的发光亮度相同。相应的，源极驱动电路的工作功耗较低。
[0121]
图10是本公开实施例提供的一种显示装置的结构示意图。如图10所示，该显示装置包括：源极驱动电路sic，以及如图1或图9所示的显示面板00。
[0122]
其中，源极驱动电路sic与显示面板00耦接，并用于为显示面板00传输供电电源信号和数据信号。
[0123]
可选的，参考图10还可以看出，本公开实施例记载的显示装置还可以包括：感光传感器s1，且该感光传感器s1可以位于显示面板00的第一显示区a1中。该感光传感器s1可以用于实现拍摄功能，相应的，也可以称为屏下摄像头。
[0124]
可选的，该显示装置可以为：oled装置、有源矩阵有机发光二极管(active-matrix organic light-emitting diode，amoled)显示装置、手机、平板电脑、电视机和显示器等任何具有显示功能的产品或部件。
[0125]
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。