移位寄存器、栅极驱动电路及显示装置的制作方法

1.本技术涉及显示技术领域，具体涉及一种移位寄存器、栅极驱动电路及显示装置。


背景技术：

2.显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中，其中，栅极驱动电路为显示装置的一个重要组成部分。栅极驱动电路也可以称为goa(gatedriveronarray，阵列基板行驱动)电路，其利用薄膜晶体管显示器的阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。
3.每个goa单元作为一个移位寄存器将扫描信号依次传递给下一goa单元，逐行开启薄膜晶体管开关，完成像素的数据信号输入。在相关技术中，由于薄膜晶体管器件固有特性，经长期信赖性或在一些特定的使用条件下，薄膜晶体管特性会发生漂移，进而导致移位寄存器单元包括的输出晶体管的栅极即使保持了良好的截止电压，也无法保持良好的截止特性，也即在输出截止保持时间段，所述输出晶体管也可以会导通，从而导致在输出截止保持时间段，时钟信号端提供的时钟信号为高电平时，造成对栅极驱动信号输出端产生噪音干扰，使得画面错充，产生异常显示。


技术实现要素：

4.本技术提供一种移位寄存器、栅极驱动电路及显示装置，以解决时钟信号端提供的时钟信号为高电平时对栅极驱动信号输出端产生噪音干扰的问题。
5.本技术提供一种移位寄存器，其包括：
6.输入模块，所述输入模块分别与信号输入端、第一信号控制端以及上拉节点连接，所述输入模块用于在所述第一信号控制端控制下向所述上拉节点提供所述信号输入端的信号；
7.输出模块，所述输出模块分别与上拉节点、时钟信号端以及信号输出端连接，所述输出模块用于在所述上拉节点控制下向所述信号输出端提供所述时钟信号端的时钟信号；
8.复位模块，所述复位模块分别与上拉节点、第二信号控制端以及第一电源端连接，所述复位模块在所述第二信号控制端控制下向所述上拉节点提供所述第一电源端的信号；
9.第一降噪模块，所述第一降噪模块分别与上拉节点、第三信号控制端以及所述第一电源端连接，所述第一降噪模块在所述上拉节点和所述第三信号控制端控制下向所述上拉节点提供所述第一电源端的信号。
10.可选的，在本技术一些实施例中，所述第一降噪模块还与所述信号输出端连接，所述第一降噪模块在所述上拉节点和所述第三信号控制端控制下向所述信号输出端提供所述第一电源端的信号。
11.可选的，在本技术一些实施例中，所述移位寄存器还包括第二降噪模块，所述第二降噪模块分别与上拉节点、第四信号控制端以及所述第一电源端连接，所述第二降噪模块在所述上拉节点和所述第四信号控制端控制下向所述上拉节点提供所述第一电源端的信
号。
12.可选的，在本技术一些实施例中，所述第二降噪模块还与所述信号输出端连接，所述第二降噪模块在所述上拉节点和所述第四信号控制端控制下向所述信号输出端提供所述第一电源端的信号。
13.可选的，在本技术一些实施例中，所述移位寄存器还包括关机控制模块，所述关机控制模块分别与所述第一电源端、第二电源端以及所述信号输出端连接，所述关机控制模块用于在所述第一电源端和所述第二电源端控制下向所述信号输出端提供开启信号，以使得与相应行栅线连接的薄膜晶体管都导通。
14.可选的，在本技术一些实施例中，所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述第一信号控制端连接，所述第一晶体管的源极和漏极中的一者与所述信号输入端连接，所述第一晶体管的源极和漏极中的另一者与所述上拉节点连接。
15.可选的，在本技术一些实施例中，所述输出模块包括第二晶体管和第一电容，所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的源极和漏极中的一者与所述时钟信号端连接，所述第二晶体管的源极和漏极中的另一者与所述信号输出端连接；
16.所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接。
17.可选的，在本技术一些实施例中，所述复位模块包括第三晶体管，所述第三晶体管的栅极与所述第二信号控制端连接，所述第三晶体管的源极和漏极中的一者与所述上拉节点连接，所述第三晶体管的源极和漏极中的另一者与所述第一电源端连接。
18.可选的，在本技术一些实施例中，所述第一降噪模块包括第四晶体管和第五晶体管，所述第五晶体管为p型晶体管，所述第四晶体管的栅极与所述第三信号控制端连接，所述第四晶体管的源极和漏极中的一者与所述上拉节点连接，所述第四晶体管的源极和漏极中的另一者与所述第五晶体管的栅极连接，所述第五晶体管的源极和漏极中的一者与所述上拉节点连接，所述第五晶体管的源极和漏极中的另一者与所述第一电源端连接。
19.可选的，在本技术一些实施例中，所述第一降噪模块包括第四晶体管、第一反相器和第五晶体管，所述第四晶体管的栅极与所述第三信号控制端连接，所述第四晶体管的源极和漏极中的一者与所述上拉节点连接，所述第四晶体管的源极和漏极中的另一者与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第五晶体管的栅极连接，所述第五晶体管的源极和漏极中的一者与所述上拉节点连接，所述第五晶体管的源极和漏极中的另一者与所述第一电源端连接。
20.可选的，在本技术一些实施例中，所述第一降噪模块还包括第六晶体管，所述第六晶体管为p型晶体管，所述第六晶体管的栅极与所述第四晶体管的源极和漏极中的另一者连接，所述第六晶体管的源极和漏极中的一者与所述信号输出端连接，所述第六晶体管的源极和漏极中的另一者与所述第一电源端连接。
21.可选的，在本技术一些实施例中，所述第一降噪模块还包括第二反相器和第六晶体管，所述第二反相器的输入端与所述第四晶体管的源极和漏极中的另一者连接，所述第二反相器的输出端与所述第六晶体管的栅极连接，所述第六晶体管的源极和漏极中的一者与所述信号输出端连接，所述第六晶体管的源极和漏极中的另一者与所述第一电源端连接。
22.可选的，在本技术一些实施例中，所述第二降噪模块包括第七晶体管和第八晶体管，所述第八晶体管为p型晶体管，所述第七晶体管的栅极与所述第四信号控制端连接，所述第七晶体管的源极和漏极中的一者与所述上拉节点连接，所述第七晶体管的源极和漏极中的另一者与所述第八晶体管的栅极连接，所述第八晶体管的源极和漏极中的一者与所述上拉节点连接，所述第八晶体管的源极和漏极中的另一者与所述第一电源端连接。
23.可选的，在本技术一些实施例中，所述第二降噪模块包括第七晶体管、第三反相器和第八晶体管，所述第七晶体管的栅极与所述第三信号控制端连接，所述第七晶体管的源极和漏极中的一者与所述上拉节点连接，所述第七晶体管的源极和漏极中的另一者与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第八晶体管的栅极连接，所述第八晶体管的源极和漏极中的一者与所述上拉节点连接，所述第八晶体管的源极和漏极中的另一者与所述第一电源端连接。
24.可选的，在本技术一些实施例中，所述第二降噪模块还包括第九晶体管，所述第九晶体管为p型晶体管，所述第九晶体管的栅极与所述第七晶体管的源极和漏极中的另一者连接，所述第九晶体管的源极和漏极中的一者与所述信号输出端连接，所述第九晶体管的源极和漏极中的另一者与所述第一电源端连接。
25.可选的，在本技术一些实施例中，所述第二降噪模块还包括第四反相器和第九晶体管，所述第四反相器的输入端与所述第七晶体管的源极和漏极中的另一者连接，所述第四反相器的输出端与所述第九晶体管的栅极连接，所述第九晶体管的源极和漏极中的一者与所述信号输出端连接，所述第九晶体管的源极和漏极中的另一者与所述第一电源端连接。
26.可选的，在本技术一些实施例中，所述关机控制模块包括第二电容和第十晶体管，所述第十晶体管的栅极与所述第一电源端连接，所述第十晶体管的源极和漏极中的一者与所述第二电源端连接，所述第十晶体管的源极和漏极中的另一者与所述信号输出端连接，所述第二电容的一端与所述第一电源端连接，所述第二电容的另一端与所述第二电源端连接。
27.相对应地，本技术还提供一种栅极驱动电路，其包括：多个级联的如上述所述的移位寄存器；第一级移位寄存器的信号输入端与初始信号端连接，第n级移位寄存器的信号输出端与第n+1级移位寄存器的信号输入端连接，第n+1级移位寄存器的信号输出端与第n级移位寄存器的复位信号端连接，n≥1。
28.相对应地，本技术还提供一种显示装置，其包括如上述所述的栅极驱动电路。
29.本技术提供一种移位寄存器、栅极驱动电路及显示装置，其中移位寄存器，其包括：输入模块，所述输入模块分别与信号输入端、第一信号控制端以及上拉节点连接，所述输入模块用于在所述第一信号控制端控制下向所述上拉节点提供所述信号输入端的信号；输出模块，所述输出模块分别与上拉节点、时钟信号端以及信号输出端连接，所述输出模块用于在所述上拉节点控制下向所述信号输出端提供所述时钟信号端的时钟信号；复位模块，所述复位模块分别与上拉节点、第二信号控制端以及第一电源端连接，所述复位模块在所述第二信号控制端控制下向所述上拉节点提供所述第一电源端的信号；第一降噪模块，所述第一降噪模块分别与上拉节点、第三信号控制端以及所述第一电源端连接，所述第一降噪模块在所述上拉节点和所述第三信号控制端控制下向所述上拉节点提供所述第一电
源端的信号。本技术在所述上拉节点为低电平时，通过第三信号控制端控制第一降噪模块导通并向所述上拉节点提供所述第一电源端的低电平信号，从而拉低上拉节点的信号，以降低噪声，从而解决时钟信号端提供的时钟信号为高电平时对栅极驱动信号输出端产生噪音干扰的问题。
附图说明
30.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
31.图1为本技术提供的移位寄存器的第一结构示意图；
32.图2为本技术提供的移位寄存器的第二结构示意图；
33.图3为本技术提供的移位寄存器的第三结构示意图；
34.图4为本技术提供的移位寄存器的第四结构示意图；
35.图5为本技术提供的移位寄存器的第四结构的工作时序示意图，
36.图6为本技术提供的移位寄存器的第五结构示意图；
37.图7为本技术提供的移位寄存器的第六结构示意图；
38.图8为本技术提供的移位寄存器的第六结构的工作时序示意图；
39.图9为本技术提供的移位寄存器的第七结构示意图。
具体实施方式
40.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所得到的所有其他实施例，都属于本技术保护的范围。
41.在本技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
42.本技术所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本技术实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定控制模块的中间端为栅极、信号输入端为源极、输出端为漏极。此外本技术实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
43.本技术提供一种移位寄存器、栅极驱动电路及显示装置，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本技术实施例优选顺序的限定。
44.请参阅图1，图1为本技术提供的移位寄存器100的第一结构示意图。本技术提供一
种移位寄存器100，其包括输入模块10、输出模块20、复位模块30和第一降噪模块40。
45.其中，所述输入模块10分别与信号输入端in、第一信号控制端s1以及上拉节点p连接，所述输入模块10用于在所述第一信号控制端s1控制下向所述上拉节点p提供所述信号输入端in的信号；
46.所述输出模块20分别与上拉节点p、时钟信号端clk以及信号输出端out连接，所述输出模块20用于在所述上拉节点p控制下向所述信号输出端out提供所述时钟信号端clk的时钟信号；
47.所述复位模块30分别与上拉节点p、第二信号控制端s2以及第一电源端vgl连接，所述复位模块30在所述第二信号控制端s2控制下向所述上拉节点p提供所述第一电源端vgl的信号；
48.所述第一降噪模块40分别与上拉节点p、第三信号控制端s3以及所述第一电源端vgl连接，所述第一降噪模块40在所述上拉节点p和所述第三信号控制端s3控制下向所述上拉节点p提供所述第一电源端vgl的信号。
49.具体地，在工作过程中，输入模块10在所述第一信号控制端s1控制下向所述上拉节点p提供所述信号输入端in的信号，使得上拉节点p的电位处于高电平；接着输出模块20在所述上拉节点p控制下导通，并向所述信号输出端out提供所述时钟信号端clk的时钟信号；然后复位模块30在所述第二信号控制端s2控制下向所述上拉节点p提供所述第一电源端vgl的信号，将上拉节点p的电位下拉至低电平；最后，在所述上拉节点p的低电平以及所述第三信号控制端s3控制下，所述第一降噪模块40向所述上拉节点p提供所述第一电源端vgl的信号，将所述上拉节点p的电位持续下拉，此时即使时钟信号端clk提供的时钟信号为高电平，输出模块20也无法向所述信号输出端out提供所述时钟信号端clk的时钟信号，因此可以降低噪声，从而解决时钟信号端clk提供的时钟信号为高电平时对栅极驱动信号输出端out产生噪音干扰的问题。
50.在一些实施例中，所述第一降噪模块40还与所述信号输出端out连接，所述第一降噪模块40在所述上拉节点p和所述第三信号控制端s3控制下向所述信号输出端out提供所述第一电源端vgl的信号。
51.也即是，在复位模块30将上拉节点p的电位下拉至低电平后，在所述上拉节点p的低电平以及所述第三信号控制端s3控制下，所述第一降噪模块40向所述信号输出端out提供所述第一电源端vgl的信号，将所述信号输出端out的电位下拉，此时即使时钟信号端clk提供的时钟信号为高电平，所述信号输出端out输出的是低电平信号，因此可以进一步降低噪声。
52.请参阅图2，图2为本技术提供的移位寄存器100的第二结构示意图。本实施例与图1所提供的移位寄存器100不同的是：所述移位寄存器100还包括第二降噪模块50，所述第二降噪模块50分别与上拉节点p、第四信号控制端s4以及所述第一电源端vgl连接，所述第二降噪模块50在所述上拉节点p和所述第四信号控制端s4控制下向所述上拉节点p提供所述第一电源端vgl的信号。
53.也即是，在复位模块30将上拉节点p的电位下拉至低电平后，在所述上拉节点p的低电平以及所述第四信号控制端s4控制下，所述第二降噪模块50向所述上拉节点p提供所述第一电源端vgl的信号，将所述上拉节点p的电位持续下拉，此时即使时钟信号端clk提供
的时钟信号为高电平，输出模块20也无法向所述信号输出端out提供所述时钟信号端clk的时钟信号，因此可以降低噪声。而且第一降噪模块40和第二降噪模块50由不同的信号控制，因此可以第三信号控制端s3和第四信号控制端s4交替地将第一降噪模块40和第二降噪模块50接通，而实现了第一降噪模块40和第二降噪模块50交替地将所述上拉节点p的电位持续下拉，从而持续降噪。
54.在一些实施例中，所述第二降噪模块50还与所述信号输出端out连接，所述第二降噪模块50在所述上拉节点p和所述第四信号控制端s4控制下向所述信号输出端out提供所述第一电源端vgl的信号。
55.也即是，在复位模块30将上拉节点p的电位下拉至低电平后，在所述上拉节点p的低电平以及所述第四信号控制端s4控制下，所述第二降噪模块50向所述信号输出端out提供所述第一电源端vgl的信号，将所述信号输出端out的电位下拉，此时即使时钟信号端clk提供的时钟信号为高电平，所述信号输出端out输出的是低电平信号，因此可以进一步降低噪声。
56.请参考图3，图3为本技术提供的移位寄存器100的第三结构示意图。在该实施例中本实施例与图1所提供的移位寄存器100不同的是：所述移位寄存器100还包括关机控制模块60，所述关机控制模块60分别与所述第一电源端vgl、第二电源端vgh以及所述信号输出端out连接，所述关机控制模块60用于在所述第一电源端vgl和所述第二电源端vgh控制下向所述信号输出端out提供开启信号，以使得与相应行栅线连接的薄膜晶体管都导通。
57.在现有技术中的液晶显示面板具有关机瞬间的栅线开启功能，关机瞬间的栅线开启功能是在关机瞬间，通过关机瞬间的栅线开启信号触发每个goa单元输出薄膜晶体管的开启信号，使得所有行的薄膜晶体管开启，进而释放像素存储电容和寄生电容存储的电荷，避免关机残影不良。
58.基于上述问题，本技术通过设有关机控制模块60，在处于显示阶段时，第一电源端vgl持续提供低电平信号，第二电源端vgh持续提供高电平信号，在关机瞬间的栅线开启功能启动时，第一电源端vgl的信号为关机瞬间的栅线开启信号，关机瞬间的栅线开启信号为高电平，第二电源端vgh的信号也为高电平，其中，第二电源端vgh的信号的电压与关机瞬间的栅线开启信号的电压相同。
59.本技术通过第一电源端vgl和第二电源端vgh两个信号端来控制向信号输出端out提供开启信号，与现有技术只通过第一电源端vgl的信号来控制向信号输出端out提供开启信号相比，在实现关机瞬间的栅线开启功能时，提高了关机瞬间的栅线开启的驱动能力，使得像素能够更加充分的释放电荷，避免产生电荷残留，进而提升了显示效果。
60.请参考图4，图4为本技术提供的移位寄存器100的第四结构示意图。在该实施例中，所述输入模块10包括第一晶体管q1，所述第一晶体管q1的栅极与所述第一信号控制端s1连接，所述第一晶体管q1的源极和漏极中的一者与所述信号输入端in连接，所述第一晶体管q1的源极和漏极中的另一者与所述上拉节点p连接。具体地，所述第一晶体管q1的栅极和所述第一晶体管q1的源极和漏极中的一者分别与所述信号输入端in连接。
61.所述输出模块20包括第二晶体管q2和第一电容c1，所述第二晶体管q2的栅极与所述上拉节点p连接，所述第二晶体管q2的源极和漏极中的一者与所述时钟信号端clk连接，所述第二晶体管q2的源极和漏极中的另一者与所述信号输出端out连接；
62.所述第一电容c1的一端与所述上拉节点p连接，所述第一电容c1的另一端与所述信号输出端out连接。
63.所述复位模块30包括第三晶体管q3，所述第三晶体管q3的栅极与所述第二信号控制端s2连接，所述第三晶体管q3的源极和漏极中的一者与所述上拉节点p连接，所述第三晶体管q3的源极和漏极中的另一者与所述第一电源端vgl连接。
64.所述第一降噪模块40包括第四晶体管q4和第五晶体管q5，所述第五晶体管q5为p型晶体管，所述第四晶体管q4的栅极与所述第三信号控制端s3连接，所述第四晶体管q4的源极和漏极中的一者与所述上拉节点p连接，所述第四晶体管q4的源极和漏极中的另一者与所述第五晶体管q5的栅极连接，所述第五晶体管q5的源极和漏极中的一者与所述上拉节点p连接，所述第五晶体管q5的源极和漏极中的另一者与所述第一电源端vgl连接。
65.所述第一降噪模块40还包括第六晶体管q6，所述第六晶体管q6为p型晶体管，所述第六晶体管q6的栅极与所述第四晶体管q4的源极和漏极中的另一者连接，所述第六晶体管q6的源极和漏极中的一者与所述信号输出端out连接，所述第六晶体管q6的源极和漏极中的另一者与所述第一电源端vgl连接。
66.所述关机控制模块60包括第二电容c2和第十晶体管q10，所述第十晶体管q10的栅极与所述第一电源端vgl连接，所述第十晶体管q10的源极和漏极中的一者与所述第二电源端vgh连接，所述第十晶体管q10的源极和漏极中的另一者与所述信号输出端out连接，所述第二电容c2的一端与所述第一电源端vgl连接，所述第二电容c2的另一端与所述第二电源端vgh连接。
67.需要说明的是，图4中具体示出了输入模块10、输出模块20、复位模块30、第一降噪模块40和关机控制模块60的示例性结构。本领域技术人员容易理解的是，输入模块10、输出模块20、复位模块30、第一降噪模块40、第二降噪模块50和关机控制模块60的实现方式不限于此，只要能够实现其功能即可。
68.请参考图5，图5为本技术提供的移位寄存器的第四结构的工作时序示意图，在显示阶段，第一电源端vgl持续提供低电平信号，第二电源端vgh持续提高电平信号。具体地，显示阶段包括：
69.第一阶段t1，即输入阶段，信号输入端in的输入信号为高电平，第一晶体管q1开启，将上拉节点p的电位拉高，对第一电容c1进行充电。本阶段中，信号输入端in和第三信号控制端s3的输入信号为高电平，复位信号端和时钟信号端clk的输入信号为低电平，信号输出端out的输出信号为低电平。虽然第三信号控制端s3的输入信号为高电平，第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为高电平，但由于所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5截止，不会拉低上拉节点p的电位。
70.第二阶段t2，即输出阶段，本阶段中，时钟信号端clk和第三信号控制端s3的输入信号为高电平，复位信号端和信号输入端in的输入信号为低电平，由于第一电容c1的自举效应，上拉节点p的电位继续被拉高，第二晶体管q2导通，信号输出端out的输出信号为高电平。虽然第三信号控制端s3的输入信号为高电平，第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为高电平，但由于所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5截止，不会拉低上拉节点p的电位。
71.第三阶段t3，即复位阶段，本阶段中，复位信号端和第三信号控制端s3的输入信号
为高电平，第三晶体管q3导通，上拉节点p的电位被拉低，此时第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为低电平，所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5导通，进一步拉低上拉节点p的电位，以降低噪声。另外，时钟信号端clk的输入信号为高电平，但由于上拉节点p的电位被拉低，第二晶体管q2截止，信号输出端out的输出信号为低电平。
72.第四阶段t4，即为降噪阶段，本阶段中，第三信号控制端s3的输入信号为高电平，由于第一电容c1的自举效应，上拉节点p的电位继续被拉低，此时第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为低电平，所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5导通，进一步拉低上拉节点p的电位，以持续降低噪声。在第四阶段t4之后，本级移位寄存器100始终保持降噪阶段，本级移位寄存器100直至信号输入端in再次接收到高电平信号。
73.在关机阶段，具体的，包括：
74.第五阶段t5，接收到关机控制信号之后，第一电源端vgl的信号为低电平，第十晶体管q10截止，第二电源端vgh的信号开始下降，输入信号为高电平的第三信号控制端s3的信号开始下降。
75.第六阶段t6、即为关机瞬间的栅线开启(以下称xon)功能实现阶段，在xon功能启动时，第一电源端vgl的信号被拉升到高电平的xon信号，第十晶体管q10开启，另外，由于第二电容c2的自举作用，节点n的被自举到xon信号的电压与第二电源端vgh的信号的电压之和，信号输出端out的输出信号的电压等于xon信号的电压与第二电源端vgh的信号的电压之和。另外，在xon功能启动时，第二电源端vgh的信号的电压为xon信号的电压，因此，信号输出端out的输出信号的电压等于2个xon信号的电压，以使得相连行的薄膜晶体管开启，当第三信号控制端s3、第一电源端vgl和信号输出端out的信号在下降至3.3v左右，xon功能结束。
76.本技术通过第一电源端vgl和第二电源端vgh两个信号端来控制向信号输出端out提供开启信号，与现有技术只通过第一电源端vgl的信号来控制向信号输出端out提供开启信号相比，在实现关机瞬间的栅线开启功能时，提高了关机瞬间的栅线开启的驱动能力，使得像素能够更加充分的释放电荷，避免产生电荷残留，进而提升了显示效果。
77.本技术实施例还提供一种栅极驱动电路，其包括：多个级联的如上述所述的移位寄存器100；第一级移位寄存器100的信号输入端in与初始信号端连接，第n级移位寄存器100的信号输出端out与第n+1级移位寄存器100的信号输入端in连接，第n+1级移位寄存器100的信号输出端out与第n级移位寄存器100的复位信号端连接，n≥1。
78.该栅极驱动电路解决问题的原理与前述移位寄存器100相似，因此该栅极驱动电路的实施和有益效果可以参见前述移位寄存器100的描述，重复之处在此不再赘述。
79.本技术实施例还提供一种显示装置，其包括如上述所述的栅极驱动电路。
80.该显示装置解决问题的原理与前述移位寄存器100相似，因此该栅极驱动电路的实施和有益效果可以参见前述移位寄存器100的描述，重复之处在此不再赘述。
81.请参考图6，图6为本技术提供的移位寄存器100的第五结构示意图。本实施例与图4所提供的移位寄存器100不同的是：所述第一降噪模块40包括第四晶体管q4、第一反相器f1和第五晶体管q5，所述第四晶体管q4的栅极与所述第三信号控制端s3连接，所述第四晶
体管q4的源极和漏极中的一者与所述上拉节点p连接，所述第四晶体管q4的源极和漏极中的另一者与所述第一反相器f1的输入端连接，所述第一反相器f1的输出端与所述第五晶体管q5的栅极连接，所述第五晶体管q5的源极和漏极中的一者与所述上拉节点p连接，所述第五晶体管q5的源极和漏极中的另一者与所述第一电源端vgl连接。
82.所述第一降噪模块40还包括第二反相器f2和第六晶体管q6，所述第二反相器f2的输入端与所述第四晶体管q4的源极和漏极中的另一者连接，所述第二反相器f2的输出端与所述第六晶体管q6的栅极连接，所述第六晶体管q6的源极和漏极中的一者与所述信号输出端out连接，所述第六晶体管q6的源极和漏极中的另一者与所述第一电源端vgl连接。
83.请参考图7，图7为本技术提供的移位寄存器100的第六结构示意图。本实施例与图4所提供的移位寄存器100不同的是：所述第二降噪模块50包括第七晶体管q7和第八晶体管q8，所述第八晶体管q8为p型晶体管，所述第七晶体管q7的栅极与所述第四信号控制端s4连接，所述第七晶体管q7的源极和漏极中的一者与所述上拉节点p连接，所述第七晶体管q7的源极和漏极中的另一者与所述第八晶体管q8的栅极连接，所述第八晶体管q8的源极和漏极中的一者与所述上拉节点p连接，所述第八晶体管q8的源极和漏极中的另一者与所述第一电源端vgl连接。
84.在所述上拉节点p的低电平以及所述第四信号控制端s4控制下，所述第二降噪模块50向所述上拉节点p提供所述第一电源端vgl的信号，将所述上拉节点p的电位持续下拉，此时即使时钟信号端clk提供的时钟信号为高电平，输出模块20也无法向所述信号输出端out提供所述时钟信号端clk的时钟信号，因此可以降低噪声。具体地，在第四阶段t4，即为降噪阶段，第四信号控制端s4的输入信号为高电平，由于第一电容c1的自举效应，上拉节点p的电位继续被拉低，此时第七晶体管q7导通，所述第七晶体管q7的源极和漏极中的另一者为低电平，所述第八晶体管q8为p型晶体管，所以所述第八晶体管q8导通，进一步拉低上拉节点p的电位，以持续降低噪声。
85.而且第一降噪模块40和第二降噪模块50由不同的信号控制，因此可以第三信号控制端s3和第四信号控制端s4交替地将第一降噪模块40和第二降噪模块50接通，而实现了第一降噪模块40和第二降噪模块50交替地将所述上拉节点p的电位持续下拉，从而持续降噪。另外，晶体管不需要长期工作，延长了使用寿命。
86.在一些实施例中，所述第二降噪模块50还包括第九晶体管q9，所述第九晶体管q9为p型晶体管，所述第九晶体管q9的栅极与所述第七晶体管q7的源极和漏极中的另一者连接，所述第九晶体管q9的源极和漏极中的一者与所述信号输出端out连接，所述第九晶体管q9的源极和漏极中的另一者与所述第一电源端vgl连接。
87.请参考图8，图8为本技术提供的移位寄存器的第六结构的工作时序示意图，在显示阶段，第一电源端vgl持续提供低电平信号，第二电源端vgh持续提高电平信号。具体地，显示阶段包括：
88.第一阶段t1，即输入阶段，信号输入端in的输入信号为高电平，第一晶体管q1开启，将上拉节点p的电位拉高，对第一电容c1进行充电。本阶段中，信号输入端in和第三信号控制端s3的输入信号为高电平，复位信号端和时钟信号端clk的输入信号为低电平，信号输出端out的输出信号为低电平。虽然第三信号控制端s3的输入信号为高电平，第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为高电平，但由于所述第五晶体管q5为p
型晶体管，所以所述第五晶体管q5截止，不会拉低上拉节点p的电位。
89.第二阶段t2，即输出阶段，本阶段中，时钟信号端clk和第三信号控制端s3的输入信号为高电平，复位信号端和信号输入端in的输入信号为低电平，由于第一电容c1的自举效应，上拉节点p的电位继续被拉高，第二晶体管q2导通，信号输出端out的输出信号为高电平。虽然第三信号控制端s3的输入信号为高电平，第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为高电平，但由于所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5截止，不会拉低上拉节点p的电位。
90.第三阶段t3，即复位阶段，本阶段中，复位信号端和第三信号控制端s3的输入信号为高电平，第三晶体管q3导通，上拉节点p的电位被拉低，此时第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为低电平，所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5导通，进一步拉低上拉节点p的电位，以降低噪声。另外，时钟信号端clk的输入信号为高电平，但由于上拉节点p的电位被拉低，第二晶体管q2截止，信号输出端out的输出信号为低电平。
91.第四阶段t4，即为降噪阶段，本阶段中，第三信号控制端s3的输入信号或第四信号控制端s4的输入信号为高电平，由于第一电容c1的自举效应，上拉节点p的电位继续被拉低。当第三信号控制端s3的输入信号为高电平时，此时第四晶体管q4导通，所述第四晶体管q4的源极和漏极中的另一者为低电平，所述第五晶体管q5为p型晶体管，所以所述第五晶体管q5导通，进一步拉低上拉节点p的电位，以持续降低噪声。第四信号控制端s4的输入信号为高电平时，此时第七晶体管q7导通，所述第七晶体管q7的源极和漏极中的另一者为低电平，所述第九晶体管q9为p型晶体管，所以所述第九晶体管q9导通，将所述信号输出端out的电位下拉，此时即使时钟信号端clk提供的时钟信号为高电平，所述信号输出端out输出的是低电平信号，因此可以进一步降低噪声。在第四阶段t4之后，本级移位寄存器100始终保持降噪阶段，本级移位寄存器100直至信号输入端in再次接收到高电平信号。
92.在关机阶段，具体的，包括：
93.第五阶段t5，接收到关机控制信号之后，第一电源端vgl的信号为低电平，第十晶体管q10截止，第二电源端vgh的信号开始下降，输入信号为高电平的第三信号控制端s3的信号开始下降。
94.第二阶段t6、即为关机瞬间的栅线开启(以下称xon)功能实现阶段，在xon功能启动时，第一电源端vgl的信号被拉升到高电平的xon信号，第十晶体管q10开启，另外，由于第二电容c2的自举作用，节点n的被自举到xon信号的电压与第二电源端vgh的信号的电压之和，信号输出端out的输出信号的电压等于xon信号的电压与第二电源端vgh的信号的电压之和。另外，在xon功能启动时，第二电源端vgh的信号的电压为xon信号的电压，因此，信号输出端out的输出信号的电压等于2个xon信号的电压，以使得相连行的薄膜晶体管开启，当第三信号控制端s3、第一电源端vgl和信号输出端out的信号在下降至3.3v左右，xon功能结束。
95.请参考图9，图9为本技术提供的移位寄存器100的第七结构示意图。本实施例与图7所提供的移位寄存器100不同的是：所述第二降噪模块50包括第七晶体管q7、第三反相器f3和第八晶体管q8，所述第七晶体管q7的栅极与所述第三信号控制端s3连接，所述第七晶体管q7的源极和漏极中的一者与所述上拉节点p连接，所述第七晶体管q7的源极和漏极中
的另一者与所述第三反相器f3的输入端连接，所述第三反相器f3的输出端与所述第八晶体管q8的栅极连接，所述第八晶体管q8的源极和漏极中的一者与所述上拉节点p连接，所述第八晶体管q8的源极和漏极中的另一者与所述第一电源端vgl连接。
96.所述第二降噪模块50还包括第四反相器f4和第九晶体管q9，所述第四反相器f4的输入端与所述第七晶体管q7的源极和漏极中的另一者连接，所述第四反相器f4的输出端与所述第九晶体管q9的栅极连接，所述第九晶体管q9的源极和漏极中的一者与所述信号输出端out连接，所述第九晶体管q9的源极和漏极中的另一者与所述第一电源端vgl连接。
97.以上对本技术实施例所提供的一种移位寄存器、栅极驱动电路及显示装置进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。