技术特征：
1.一种移位寄存器，其特征在于，包括：输入模块，所述输入模块分别与信号输入端、第一信号控制端以及上拉节点连接，所述输入模块用于在所述第一信号控制端控制下向所述上拉节点提供所述信号输入端的信号；输出模块，所述输出模块分别与上拉节点、时钟信号端以及信号输出端连接，所述输出模块用于在所述上拉节点控制下向所述信号输出端提供所述时钟信号端的时钟信号；复位模块，所述复位模块分别与上拉节点、第二信号控制端以及第一电源端连接，所述复位模块在所述第二信号控制端控制下向所述上拉节点提供所述第一电源端的信号；第一降噪模块，所述第一降噪模块分别与上拉节点、第三信号控制端以及所述第一电源端连接，所述第一降噪模块在所述上拉节点和所述第三信号控制端控制下向所述上拉节点提供所述第一电源端的信号。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一降噪模块还与所述信号输出端连接，所述第一降噪模块在所述上拉节点和所述第三信号控制端控制下向所述信号输出端提供所述第一电源端的信号。3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括第二降噪模块，所述第二降噪模块分别与上拉节点、第四信号控制端以及所述第一电源端连接，所述第二降噪模块在所述上拉节点和所述第四信号控制端控制下向所述上拉节点提供所述第一电源端的信号。4.根据权利要求3所述的移位寄存器，其特征在于，所述第二降噪模块还与所述信号输出端连接，所述第二降噪模块在所述上拉节点和所述第四信号控制端控制下向所述信号输出端提供所述第一电源端的信号。5.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括关机控制模块，所述关机控制模块分别与所述第一电源端、第二电源端以及所述信号输出端连接，所述关机控制模块用于在所述第一电源端和所述第二电源端控制下向所述信号输出端提供开启信号，以使得与相应行栅线连接的薄膜晶体管都导通。6.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述第一信号控制端连接，所述第一晶体管的源极和漏极中的一者与所述信号输入端连接，所述第一晶体管的源极和漏极中的另一者与所述上拉节点连接。7.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括第二晶体管和第一电容，所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的源极和漏极中的一者与所述时钟信号端连接，所述第二晶体管的源极和漏极中的另一者与所述信号输出端连接；所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接。8.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块包括第三晶体管，所述第三晶体管的栅极与所述第二信号控制端连接，所述第三晶体管的源极和漏极中的一者与所述上拉节点连接，所述第三晶体管的源极和漏极中的另一者与所述第一电源端连接。9.根据权利要求1所述的移位寄存器，其特征在于，所述第一降噪模块包括第四晶体管和第五晶体管，所述第五晶体管为p型晶体管，所述第四晶体管的栅极与所述第三信号控制端连接，所述第四晶体管的源极和漏极中的一者与所述上拉节点连接，所述第四晶体管的
源极和漏极中的另一者与所述第五晶体管的栅极连接，所述第五晶体管的源极和漏极中的一者与所述上拉节点连接，所述第五晶体管的源极和漏极中的另一者与所述第一电源端连接。10.根据权利要求1所述的移位寄存器，其特征在于，所述第一降噪模块包括第四晶体管、第一反相器和第五晶体管，所述第四晶体管的栅极与所述第三信号控制端连接，所述第四晶体管的源极和漏极中的一者与所述上拉节点连接，所述第四晶体管的源极和漏极中的另一者与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第五晶体管的栅极连接，所述第五晶体管的源极和漏极中的一者与所述上拉节点连接，所述第五晶体管的源极和漏极中的另一者与所述第一电源端连接。11.根据权利要求9或10所述的移位寄存器，其特征在于，所述第一降噪模块还包括第六晶体管，所述第六晶体管为p型晶体管，所述第六晶体管的栅极与所述第四晶体管的源极和漏极中的另一者连接，所述第六晶体管的源极和漏极中的一者与所述信号输出端连接，所述第六晶体管的源极和漏极中的另一者与所述第一电源端连接。12.根据权利要求9或10所述的移位寄存器，其特征在于，所述第一降噪模块还包括第二反相器和第六晶体管，所述第二反相器的输入端与所述第四晶体管的源极和漏极中的另一者连接，所述第二反相器的输出端与所述第六晶体管的栅极连接，所述第六晶体管的源极和漏极中的一者与所述信号输出端连接，所述第六晶体管的源极和漏极中的另一者与所述第一电源端连接。13.根据权利要求3所述的移位寄存器，其特征在于，所述第二降噪模块包括第七晶体管和第八晶体管，所述第八晶体管为p型晶体管，所述第七晶体管的栅极与所述第四信号控制端连接，所述第七晶体管的源极和漏极中的一者与所述上拉节点连接，所述第七晶体管的源极和漏极中的另一者与所述第八晶体管的栅极连接，所述第八晶体管的源极和漏极中的一者与所述上拉节点连接，所述第八晶体管的源极和漏极中的另一者与所述第一电源端连接。14.根据权利要求3所述的移位寄存器，其特征在于，所述第二降噪模块包括第七晶体管、第三反相器和第八晶体管，所述第七晶体管的栅极与所述第三信号控制端连接，所述第七晶体管的源极和漏极中的一者与所述上拉节点连接，所述第七晶体管的源极和漏极中的另一者与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第八晶体管的栅极连接，所述第八晶体管的源极和漏极中的一者与所述上拉节点连接，所述第八晶体管的源极和漏极中的另一者与所述第一电源端连接。15.根据权利要求13或14所述的移位寄存器，其特征在于，所述第二降噪模块还包括第九晶体管，所述第九晶体管为p型晶体管，所述第九晶体管的栅极与所述第七晶体管的源极和漏极中的另一者连接，所述第九晶体管的源极和漏极中的一者与所述信号输出端连接，所述第九晶体管的源极和漏极中的另一者与所述第一电源端连接。16.根据权利要求13或14所述的移位寄存器，其特征在于，所述第二降噪模块还包括第四反相器和第九晶体管，所述第四反相器的输入端与所述第七晶体管的源极和漏极中的另一者连接，所述第四反相器的输出端与所述第九晶体管的栅极连接，所述第九晶体管的源极和漏极中的一者与所述信号输出端连接，所述第九晶体管的源极和漏极中的另一者与所述第一电源端连接。
17.根据权利要求5所述的移位寄存器，其特征在于，所述关机控制模块包括第二电容和第十晶体管，所述第十晶体管的栅极与所述第一电源端连接，所述第十晶体管的源极和漏极中的一者与所述第二电源端连接，所述第十晶体管的源极和漏极中的另一者与所述信号输出端连接，所述第二电容的一端与所述第一电源端连接，所述第二电容的另一端与所述第二电源端连接。18.一种栅极驱动电路，其特征在于，包括：多个级联的如权利要求1至17任一所述的移位寄存器；第一级移位寄存器的信号输入端与初始信号端连接，第n级移位寄存器的信号输出端与第n+1级移位寄存器的信号输入端连接，第n+1级移位寄存器的信号输出端与第n级移位寄存器的复位信号端连接，n≥1。19.一种显示装置，其特征在于，包括：如权利要求18所述的栅极驱动电路。
技术总结
本申请公开一种移位寄存器、栅极驱动电路及显示装置，本申请的移位寄存器在上拉节点为低电平时，通过第三信号控制端控制第一降噪模块导通并向上拉节点提供第一电源端的低电平信号，从而拉低上拉节点的信号，以降低噪声，从而解决时钟信号端提供的时钟信号为高电平时对栅极驱动信号输出端产生噪音干扰的问题。对栅极驱动信号输出端产生噪音干扰的问题。对栅极驱动信号输出端产生噪音干扰的问题。
技术研发人员：李佳龙
受保护的技术使用者：TCL华星光电技术有限公司
技术研发日：2022.03.18
技术公布日：2022/6/28