电光装置和电子设备的制作方法

1.本发明涉及电光装置和电子设备。


背景技术：

2.已知有使用例如oled作为显示元件的电光装置。oled是organic light emitting diode(有机发光二极管)的缩写。在这样的电光装置中，包含用于使电流流过该显示元件的晶体管等的像素电路与该显示图像的像素对应地设置。该晶体管向显示元件供给与灰度等级对应的电流。由此，显示元件以与该电流对应的亮度发光。
3.在上述电光装置中，经由数据线对晶体管的栅极节点施加与亮度对应的电压。更具体而言，指定亮度的数据通过da转换电路被转换为模拟的电压，该转换后的电压被施加到数据线。
4.作为这样的da转换电路，例如提出了如下技术：与各比特对应地设置开关和电容元件的组，根据各比特通过开关来控制电容元件的充放电(例如参照专利文献1)。
5.专利文献1：日本特开2000-341125号公报
6.近年来，当对电光装置要求小型化以及高分辨率化时，存在将上述那样的da转换电路集成于该电光装置时需要下工夫的问题。


技术实现要素：

7.本公开一个方式的电光装置具有：显示元件，其与数据线和扫描线的交叉处对应地设置；以及da转换电路，所述da转换电路包含：第一da转换电路，其将多个比特中的、高位的2个以上的比特转换为第一灰度电压，并将所述第一灰度电压施加到所述数据线，所述第一灰度电压与所述高位的2个以上的比特对应；第二da转换电路，其将所述多个比特中的、除所述高位的2个以上的比特以外的比特中的一部分或全部的比特转换为第二灰度电压，所述第二灰度电压反映出了除所述高位的2个以上的比特以外的比特中的一部分或全部的比特；以及连接电容，其一端与所述第二da转换电路电连接，另一端与所述数据线电连接，所述第一da转换电路具有高位电容元件部，所述高位电容元件部与所述高位的2个以上的比特分别对应，包含第一电容元件和第二电容元件，所述第一电容元件和所述第二电容元件在沿着所述数据线的方向上排列，所述第二da转换电路具有低位电容元件部，所述低位电容元件部与除所述高位的2个以上的比特以外的比特中的一部分或全部的比特分别对应，包含第三电容元件和第四电容元件，所述第三电容元件和所述第四电容元件在沿着所述数据线的方向上排列。
附图说明
8.图1是表示第一实施方式的电光装置的立体图。
9.图2是表示电光装置的电气结构的框图。
10.图3是表示电光装置中的像素电路的电路图。
11.图4是表示数据信号输出电路中的da转换电路的电路图。
12.图5是表示da转换电路的等效电路的图。
13.图6是表示电光装置的动作的时序图。
14.图7是用于说明电光装置的动作的图。
15.图8是用于说明电光装置的动作的图。
16.图9是用于说明电光装置的动作的图。
17.图10是用于说明电光装置的动作的图。
18.图11是表示电光装置中的各要素的位置的俯视图。
19.图12是表示像素电路中的配置的俯视图。
20.图13是表示数据信号输出电路中的3列的要素配置的图。
21.图14是表示数据信号输出电路中的1种颜色的要素配置的图。
22.图15是用于说明上述配置的优越性的图。
23.图16是用于说明上述配置的优越性的图。
24.图17是表示da转换电路中的电容元件的一例的俯视图。
25.图18是表示da转换电路中的电容元件的一例的俯视图。
26.图19是表示da转换电路中的电容元件的一例的俯视图。
27.图20是表示da转换电路中的电容元件的一例的俯视图。
28.图21是表示da转换电路中的电容元件的一例的俯视图。
29.图22是沿图17至图21中的p-p线剖切而得的局部剖视图。
30.图23是沿图17至图21中的q-q线剖切而得的局部剖视图。
31.图24是表示第二实施方式的电光装置的数据信号输出电路中的、1种颜色的要素配置的图。
32.图25是表示第三实施方式的电光装置的数据信号输出电路中的、6列的要素配置的图。
33.图26是表示第四实施方式的电光装置的数据信号输出电路中的、1种颜色的要素配置的图。
34.图27是表示用于与第四实施方式中的配置进行对比的比较例的图。
35.图28是用于说明第四实施方式中的配置的优越性的图。
36.图29是表示本公开变形例的da转换电路的等效电路的图。
37.图30是表示使用了电光装置的头戴式显示器的立体图。
38.图31是表示头戴式显示器的光学结构的图。
39.标号说明
40.10：电光装置；12：扫描线；14、r14、b14、g14：数据线；14b：中继线；100：显示区域；110：像素电路；121～125：晶体管；130：oled；140：电容元件；300：头戴式显示器；500：da转换电路；upb：第一da转换电路；lwb：第二da转换电路；c0～c9：电容元件；cser：电容元件(连接电容)。
具体实施方式
41.以下，参照附图对本发明实施方式的电光装置进行说明。
42.另外，在各图中，使各部分的大小以及比例尺与实际适当不同。另外，以下所述的实施方式是优选具体例，因此附加了技术上优选的各种限定，但只要在以下的说明中没有特别限定本发明的意思的记载，则本发明的范围并不限定于这些方式。
43.[第一实施方式]
[0044]
图1是表示第一实施方式的电光装置10的立体图。电光装置10例如是在头戴式显示器等中显示图像的微型显示面板。电光装置10包含多个像素电路、驱动该像素电路的驱动电路等。像素电路和驱动电路集成在半导体基板上。半导体基板典型的是硅基板，但也可以是其他半导体基板。
[0045]
电光装置10收纳于在显示区域100开口的框状的壳体192。电光装置10与fpc基板194的一端连接。另外，fpc是flexible printed circuits(柔性印刷电路)的简称。在fpc基板194的另一端设置有用于连接省略图示的主机装置的多个端子196。当多个端子196与主机装置连接时，从该主机装置经由fpc基板194向电光装置10供给影像数据、同步信号等。
[0046]
图2是表示电光装置10的电气结构的框图。如图所示，电光装置10大致分为电源电路15、控制电路30、数据信号输出电路50、初始化电路60、显示区域100以及扫描线驱动电路120。
[0047]
在显示区域100中，m行的扫描线12在图中沿着x方向设置，n列的数据线14以在图中沿着y方向、且保证与各扫描线12相互电绝缘的方式设置。另外，m、n为2以上的整数。
[0048]
在显示区域100中，与m行的扫描线12和n列的数据线14的交叉处对应地设置像素电路110。因此，像素电路110在图中以纵m行
×
横n列排列成矩阵状。在矩阵排列中，为了区分行(low)，有时在图中从上起依次称为第1、2、3、
……
、(m-1)、m行。同样地，为了区分矩阵的列(column)，有时在图中从左起依次称为第1、2、3、
…
、(n-1)、n列。
[0049]
另外，为了对扫描线12进行一般化说明，使用1以上m以下的整数i。同样地，为了对数据线14进行一般化说明，使用1以上n以下的整数j。
[0050]
控制电路30基于从主机装置供给的影像数据vid、同步信号sync来控制各部分。影像数据vid例如按照每个三原色，用8比特指定应显示的图像中的像素的灰度等级。
[0051]
同步信号sync包含指示影像数据vid的垂直扫描开始的垂直同步信号、指示水平扫描开始的水平同步信号、以及表示影像数据的1个像素的定时的点时钟信号。
[0052]
在本实施方式中，应显示的图像的像素与显示区域100中的像素电路110一对一地对应。另一方面，由灰度等级表示的明亮度的特性与对应于该像素的像素电路110的亮度(详细而言，像素电路110所包含的oled的亮度的特性)不一致。
[0053]
因此，控制电路30为了使oled以与由影像数据vid指定的灰度等级对应的亮度发光，将影像数据vid的8比特在本实施方式中例如上转换为10比特，并作为指定oled的亮度的影像数据vdata输出。
[0054]
在这样的上转换中，使用预先存储了作为输入的影像数据vid的8比特与作为输出的影像数据vdata的10比特的对应关系的查找表。
[0055]
另外，控制电路30为了控制各部分而生成各种控制信号，详细内容将后述。
[0056]
扫描线驱动电路120是用于按照控制电路30的控制，按每1行驱动以m行n列排列的像素电路110的电路，输出各种信号。例如，扫描线驱动电路120向第1、2、3、
……
、(m-1)、m行的扫描线12依次供给扫描信号/gwr(1)、/gwr(2)、
……
、/gwr(m-1)、/gwr(m)。通常，将供给
到第i行的扫描线12的扫描信号记述为/gwr(i)。
[0057]
此外，扫描线驱动电路120除了扫描信号/gwr(1)～/gwr(m)以外还输出各种控制信号，详细内容将后述。
[0058]
数据信号输出电路50是如下电路：向位于由扫描线驱动电路120选择的行的像素电路110，输出电压与亮度对应的数据信号。
[0059]
详细而言，数据信号输出电路50包含选择电路组52、第一锁存电路组54、第二锁存电路组56以及n个da转换电路500。选择电路组52包含与n列分别对应的选择电路520，第一锁存电路组54包含与n列分别对应的第一锁存电路l1，第二锁存电路组56包含与n列分别对应的第二锁存电路l2。
[0060]
即，与各列对应地设置选择电路520、第一锁存电路l1、第二锁存电路l2以及da转换电路500的组。
[0061]
在此，第j列的选择电路520指示第j列的第一锁存电路l1选择从控制电路30输出的影像数据vdata中的第j列的影像数据，第j列的第一锁存电路l1按照该指示锁存影像数据vdata。第j列的第二锁存电路l2按照控制电路30的控制，在后述的写入期间将由第j列的第一锁存电路l1锁存的影像数据vdata输出到第j列的da转换电路500。
[0062]
第j列的da转换电路500将从第j列的第二锁存电路l2输出的影像数据vdata转换为模拟电压的数据信号，并作为数据信号输出到第j列的数据线14。另外，之后将叙述da转换电路500的细节。
[0063]
初始化电路60是与数据线14一对一地对应的晶体管66的集合体。与第j列对应的晶体管66的一端与电位vini的供电线连接，晶体管66的另一端与该第j列的数据线14连接。另外，向各列中的晶体管66的栅极节点公共地供给控制电路30的控制信号/gini。
[0064]
第1、2、
……
、(n-1)、n列中的数据线14的电压依次被记述为vd(1)、vd(2)、
……
、vd(n-1)、vd(n)。通常，第j列中的数据线14的电压被记述为vd(j)。
[0065]
电源电路15生成在电光装置10中使用的各种电压等。作为各种电压，可举出扫描线驱动电路120以及数据信号输出电路50中的电源电压、电位vel、vini、vorst、vrst、vl、vh等。
[0066]
图3是表示像素电路110的电路图。以m行n列排列的像素电路110在电气方面彼此相同。因此，关于像素电路110，以位于i行j列的像素电路110为代表进行说明。
[0067]
如图所示，像素电路110包含oled 130、p型的晶体管121～125以及电容元件140。晶体管121～125例如为mos型。此外，mos是metal-oxide-semiconductor field-effect transistor(金属氧化物半导体场效应晶体管)的简称。
[0068]
另外，除了扫描信号/gwr(i)之外，还从扫描线驱动电路120向第i行的像素电路110供给控制信号/gel(i)、/gcmp(i)、/gorst(i)。
[0069]
控制信号/gel(i)是将与第1、2、
……
、(m-1)、m行对应地依次供给的控制信号/gel(1)、/gel(2)、
……
、/gel(m-1)、/gel(m)一般化地记述的信号。同样地，控制信号/gcmp(i)是将与第1、2、
……
、(m-1)、m行对应地依次供给的控制信号/gcmp(1)、/gcmp(2)、
……
、/gcmp(m-1)、/gcmp(m)一般化地记述的信号。对于控制信号/gorst(i)也是同样的，是将与第1、2、
……
、(m-1)、m行对应地依次供给的控制信号/gorst(1)、/gorst(2)、
……
、/gorst(m-1)、/gorst(m)一般化地记述的信号。
[0070]
oled 130是由像素电极131和公共电极133夹持发光功能层132而成的发光元件。像素电极131作为阳极发挥功能，公共电极133作为阴极发挥功能。另外，公共电极133具有透光性。
[0071]
在oled 130中，当电流从阳极朝向阴极流动时，从阳极注入的空穴和从阴极注入的电子在发光功能层132复合而生成激子，产生白色光。
[0072]
在彩色显示的情况下，所产生的白色光例如在由省略图示的反射层和半反射半透射层构成的光谐振器中谐振，以与r(红)、g(绿)、b(蓝)中的任意一个颜色对应地设定的谐振波长射出。在来自光谐振器的光的射出侧设置有与该颜色对应的滤色器。因此，来自oled 130的射出光经过基于光谐振器以及滤色器的着色而被观察者看到。
[0073]
另外，省略了光谐振器的图示。另外，在电光装置10仅显示明暗的单色图像的情况下，省略上述滤色器。
[0074]
在i行j列的像素电路110的晶体管121中，栅极节点g与晶体管122的漏极节点连接，源极节点s与被供给电位vel的电源布线即供电线116连接，漏极节点d与晶体管123的源极节点以及晶体管124的源极节点连接。电容元件140的一端与晶体管121的栅极节点g连接，另一端与供电线116连接。因此，电容元件140保持晶体管121中的栅极节点g和源极节点s之间的电压。
[0075]
此外，电容元件140的另一端也可以与供电线116以外的、电压保持为大致恒定的其他供电线连接。
[0076]
在本实施方式中，作为电容元件140，例如使用通过由晶体管的半导体层和栅电极层夹持晶体管的栅绝缘层而形成的、所谓的mos电容。另外，作为电容元件140，也可以使用晶体管121的栅极节点g的寄生电容，还可以使用通过在半导体基板中利用互不相同的导电层夹持绝缘层而形成的所谓的金属电容。
[0077]
在i行j列的像素电路110的晶体管122中，栅极节点与第i行的扫描线12连接，源极节点与该第j列的数据线14连接。在i行j列的像素电路110的晶体管123中，栅极节点被供给控制信号/gcmp(i)，漏极节点与该第j列的数据线14连接。在i行j列的像素电路110的晶体管124中，栅极节点被供给控制信号/gel(i)，漏极节点与作为oled 130的阳极的像素电极131以及晶体管125的漏极节点连接。
[0078]
在i行j列的像素电路110的晶体管125中，栅极节点被供给控制信号/gorst(i)，源极节点与被供给电位vorst的电源布线即供电线连接。
[0079]
此外，电位vorst例如是作为电压零的基准的电位gnd、或者接近电位gnd的低位的电位。具体而言，电位vorst是在被施加到oled 130中的像素电极131的情况下，在该oled 130中不流过电流的程度的电位。
[0080]
另外，对作为oled 130的阴极发挥功能的公共电极133施加电位vct。
[0081]
图4是表示与第j列对应的da转换电路500的电路图。
[0082]
第j列的da转换电路500被第j列的第二锁存电路l2供给比特d0～d9，被控制电路30供给控制信号enb0～enb9、控制信号/rst，并且被电源电路15供给电位vrst、vh、vl。
[0083]
此外，电位vh、vl处于vh＞vl的关系。
[0084]
比特d0～d9是从第j列的第二锁存电路l2输出的影像数据的10比特，将该10比特中的最低位的比特设为d0，从该比特d0起依次作为d1、d2、
…
而权重增加，将最高位的比特
设为d9。
[0085]
控制信号enb0～enb9是依次指定比特d0～d9的取入定时的信号。控制信号/rst是用于使电容元件复位的信号。
[0086]
如图所示，da转换电路500包含电容元件c0～c9、cser、开关rsw以及电压选择电路510～519。电容元件c0～c9和电压选择电路510～519以与各比特对应的方式如下成对。详细而言，对应于比特d0，电压选择电路510与电容元件c0成对，对应于比特d1，电压选择电路511与电容元件c1成对，以下同样地，对应于比特d9，电压选择电路519与电容元件c9成对。电压选择电路510～519选择电位vh或vl，将该选择的电压施加到对应的电容元件的一端。
[0087]
例如，与比特d0对应的电压选择电路510在由控制信号enb0指定的定时取入比特d0，按照该取入的比特d0的逻辑电平选择电位vh或vl，并将该选择的电压施加到电容元件c0的一端。并且例如，与比特d6对应的电压选择电路516在由控制信号enb6指定的定时取入比特d6，按照该取入的比特d6的逻辑电平选择电位vh或vl，并将该选择的电压施加到电容元件c6的一端。
[0088]
另外，在本实施方式中，在影像数据vdata的10比特中，比特d5～d9是高位比特的一例，比特d0～d4是除高位比特以外的比特的全部比特的一例。
[0089]
在本实施方式中，电容元件c5～c9是高位电容元件部的一例，其中，例如电容元件c5是第一电容元件的一例，电容元件c6是第二电容元件的一例。另外，在本实施方式中，电容元件c0～c5是低位电容元件部的一例，其中，例如电容元件c0是第三电容元件的一例，电容元件c1是第四电容元件的一例。
[0090]
电容元件c0～c9的电容大小在本实施方式中为如下的比值。详细而言，若将电容元件c0的电容大小设为“1”，则电容元件c1、c2、c3、c4、c5、c6、c7、c8、c9的电容大小依次为“2”、“4”、“8”、“16”、“1”、“2”、“4”、“8”、“16”。
[0091]
另外，电容元件cser是连接电容的一例，该电容元件cser的电容大小例如为“1”。此外，关于电容元件c0～c9以及cser的电容大小，只要保持后述的线性，则允许某种程度的误差。
[0092]
此外，在本实施方式中，由于使用mos电容作为电容元件140，因此优选对电容元件c0～c9以及cser也使用mos电容，但也可以使用金属电容。
[0093]
在电容大小为上述那样的比值的情况下，在本实施方式中，电容元件c0～c9以及cser是将电容大小为“1”的电容元件以与比值对应的个数并联连接而构成的。例如，如果电容元件c0或c5是将2个电容大小的比为“0.5”的基本电容元件并联连接而构成的，则电容元件c4及c9是将32个基本电容元件并联连接而构成的。
[0094]
在这样以与电容大小的比值对应的个数并联连接的结构中，俯视时的电极周缘长度也成为与电容大小的比值对应的长度，由电极的周围边缘产生的电容的影响也与比值对应地一致。因此，在以与电容大小的比值对应的个数并联连接的结构中，与不是并联连接而是将电极面积设为电容大小比值的结构相比，能够提高电容大小的比值精度。
[0095]
电容元件c0～c9中的与低位5比特对应的电容元件c0～c4的另一端与电容元件cser的一端电连接。为了方便，将电容元件c0～c4的另一端与电容元件cser的一端的连接线记述为中继线14b。另外，电容元件c0～c9中的与高位5比特对应的电容元件c5～c9的另一端与数据线14以及电容元件cser的另一端电连接。
[0096]
在本说明中，“电连接”是指2个以上的要素间的直接或间接的连接或结合，也包含例如在半导体基板中，2个以上的要素间不直接连接而经由不同的布线层及接触孔来连接的情况。
[0097]
在被施加了电位vrst的供电线与中继线14b之间，开关rsw根据控制信号/rst而成为接通状态或断开状态。详细而言，开关rsw在控制信号/rst为l电平时成为接通状态，在控制信号/rst为h电平时成为断开状态。
[0098]
在本说明中，开关或晶体管的接通/导通状态是指开关的两端、或晶体管中的源极节点/漏极节点之间电闭合而成为低阻抗状态。另外，开关或晶体管的断开/截止状态是指开关的两端、或源极节点/漏极节点之间电断开而成为高阻抗状态。
[0099]
另外，开关rsw优选由输出控制信号/rst的否定信号的not电路lg0和传输门tg0构成。该传输门tg0是将向栅极节点供给基于not电路lg0的否定信号的n型晶体管、和向栅极节点供给控制信号/rst的p型晶体管组合而成的模拟开关。
[0100]
与电容元件c0成对的电压选择电路510包含and电路ds、电平移位器ls和选择器sel。
[0101]
其中，and电路ds输出从第j列的第二锁存电路l2输出的影像数据vdata中的、比特d0与控制信号enb0的逻辑与信号。and电路ds实际上由输出比特d0和控制信号enb0的与非信号的nand电路lg1和输出该与非信号的非信号的not电路lg2构成。
[0102]
电平移位器ls对由and电路ds输出的逻辑与信号的逻辑振幅进行转换，从输出端out输出维持了逻辑与信号的逻辑电平的正相信号，从输出端/out输出将逻辑与信号的逻辑电平反转后的反相信号。
[0103]
选择器sel在从电平移位器ls输出的正相信号为h电平且反相信号为l电平时，选择电位vh，在正相信号为l电平且反相信号为h电平时，选择电位vl，将该选择的电压施加到电容元件c0的一端。
[0104]
选择器sel实际上由设置在电位vh的供电线与电容元件c0的一端之间的传输门tg1、和设置在电位vl的供电线与电容元件c0的一端之间的传输门tg2构成。
[0105]
在该结构中，若从电平移位器ls输出的正相信号为h电平，反相信号为l电平，则传输门tg1成为导通状态，传输门tg2成为截止状态，若从电平移位器ls输出的正相信号为l电平，反相信号为h电平，则传输门tg1成为截止状态，传输门tg2成为导通状态。
[0106]
在此，对与电容元件c0成对的电压选择电路510进行了说明，但关于其他电压选择电路511～519，除了输入信号的比特d1～d9以及控制信号enb1～enb9不同以外，也是与电压选择电路510相同的结构。
[0107]
图5是表示第j列的da转换电路500中的等效电路的图。电压选择电路510被记述为按照比特d0与控制信号enb0的逻辑与信号即d0
·
enb0的逻辑电平来选择电位vh或vl的单刀双掷开关。关于电压选择电路511～519，也记述为与电压选择电路510同样的单刀双掷开关。
[0108]
在图4和图5中，对第j列的da转换电路500进行了说明，但与其他列对应的da转换电路500也是同样的结构。
[0109]
另外，图4和图5仅表示电气结构，未表示实际要素中的位置和排列。
[0110]
da转换电路500的动作分为复位期间和输出期间。另外，复位期间是后述的初始化
期间和补偿期间(b)，输出期间是电光装置10的写入期间(c)。
[0111]
在da转换电路500中，在复位期间，在电容元件c0～c9中蓄积与电容大小对应的电荷，在输出期间，电容元件c0～c9的一端的电压根据比特d0～d9而变化(提高)或者维持。在电容元件c0～c9中的、一端的电压变化的电容元件c0～c9的另一端，通过蓄积的电荷的放电，根据电容大小使电压上升。
[0112]
在电容元件c0～c9中的、电容元件c5～c9的另一端，根据电容大小使数据线14的电压上升，但电容元件c0～c4的另一端与数据线14隔着电容元件cser，因此电容元件c0～c4的另一端的电压变化根据电容比被压缩而使数据线14的电压变化。
[0113]
由此，da转换电路500使数据线14的电压相对于比特d0～d9以线性关系变化。详细内容在上述专利文献1中进行了详述。
[0114]
通过电容元件c5～c9和电压选择电路515～519，将与高位的比特d5～d9的权重对应的电压(第一灰度电压)输出到数据线14。因此，为了方便起见，将包含电容元件c5～c9和电压选择电路515～519的电路称为第一da转换电路upb。
[0115]
同样地，通过电容元件c0～c4、cser和电压选择电路510～514，将与低位的比特d0～d4的权重对应的电压输出到数据线14。其中，在假设为不包含电容元件cser的结构的情况下，向中继线14b输出反映了比特d0～d4的电压、即压缩前的电压(第二灰度电压)。为了方便起见，将包含电容元件c0～c4和电压选择电路510～514且除了电容元件cser以外的结构称为第二da转换电路lwb。
[0116]
图6是用于说明电光装置10的动作的时序图。
[0117]
在电光装置10中，m行的扫描线12在帧(v)的期间以第1、2、3、
……
、m行的顺序每次扫描1行。详细而言，如图所示，扫描信号/gwr(1)、/gwr(2)、
……
、/gwr(m-1)、/gwr(m)通过扫描线驱动电路120在每个水平扫描期间(h)依次排他地成为l电平。
[0118]
此外，本实施方式中，在扫描信号/gwr(1)～/gwr(m)中，相邻的扫描信号中成为l电平的期间在时间上被分开。具体而言，在扫描信号/gwr(i-1)从l电平变化为h电平之后，下一个扫描信号/gwr(i)隔着期间成为l电平。该期间相当于水平回扫期间。
[0119]
在本说明中，1帧(v)的期间是指显示由影像数据vid指定的图像的1帧所需的期间。对于1帧(v)的期间的长度，如果与垂直同步期间相同，且例如如果同步信号sync所包含的垂直同步信号的频率为60hz，则为相当于该垂直同步信号的1个周期的16.7毫秒。另外，水平扫描期间(h)是扫描信号/gwr(1)～/gwr(m)依次成为l电平的时间的间隔，但在图中为了方便，将水平扫描期间(h)的开始定时设为水平回扫期间的大致中心。
[0120]
在本实施方式中，1个水平扫描期间(h)主要被分为初始化期间(a)、补偿期间(b)以及写入期间(c)这3个期间。另外，作为像素电路110的动作，除了上述3个期间之外，还加上发光期间(d)。
[0121]
在各水平扫描期间(h)中的初始化期间(a)，控制信号/gini为l电平，控制信号/rst为l电平，控制信号enb为l电平。此外，控制信号enb是对控制信号enb0～enb9进行统称的信号。如后所述，控制信号enb0～enb9在写入期间(c)中相位依次移位，但由于在写入期间(c)以外是相同波形，因此这样统称为控制信号enb。
[0122]
在补偿期间(b)，控制信号/gini为h电平，控制信号/rst以及enb维持l电平。
[0123]
在写入期间(c)，控制信号/gini维持h电平，控制信号/rst以及enb成为h电平。
[0124]
关于水平扫描期间(h)中的动作，以第i行为例进行说明。另外，关于像素电路110，以i行j列的像素电路110为例进行说明。
[0125]
在第i行的水平扫描期间(h)，在扫描信号/gwr(i)成为l电平之前，开始第i行的初始化期间(a)。初始化期间(a)是用于对在第(i-1)行的水平扫描期间(h)中残存于各部分的电压或电荷进行复位的期间。
[0126]
图7是用于说明在第i行的初始化期间(a)，i行j列的像素电路110和与第j列的数据线14对应的da转换电路500的动作的图。
[0127]
在初始化期间(a)，由于通过控制信号/gini成为l电平而使晶体管66成为导通状态，因此数据线14被初始化为电位vini。此外，在初始化期间(a)，由于通过控制信号/rst成为l电平而使开关rsw成为接通状态，因此向中继线14b施加电位vrst。在初始化期间(a)，控制信号enb为l电平，详细而言，控制信号enb0～enb9全部为l电平，因此，与从第二锁存电路l2输出的比特d0～d9的逻辑电平无关，电压选择电路510～519中的各and电路ds的逻辑与信号成为l电平。因此，电压选择电路510～519分别选择电位vl。
[0128]
因此，在初始化期间(a)，对电容元件c0～c9的一端施加电位vl，对电容元件cser的一端以及电容元件c0～c4的另一端施加电位vrst，并经由数据线14对电容元件cser的另一端以及电容元件c5～c9的另一端施加电位vini。这样，在初始化期间(a)，在数据线14的初始化的同时，蓄积于电容元件c0～c9以及cser的电荷被初始化。
[0129]
另外，在第i行的初始化期间(a)，控制信号/gel(i)成为h电平，控制信号/gorst(i)成为l电平。因此，在第i行的像素电路110中，晶体管124成为截止状态，晶体管125成为导通状态，所以对oled 130的阳极即像素电极131施加电位vorst。因此，该oled 130熄灭，并且像素电极131被复位为电位vorst。
[0130]
另外，由于在oled 130中电容是寄生的，因此将像素电极131复位是为了排除在紧前的发光期间施加的电压的影响。
[0131]
在初始化期间(a)结束后，成为补偿期间(b)。补偿期间(b)是用于在位于第i行的n个像素电路110中使各晶体管121的栅极节点g收敛于与该晶体管121的阈值相当的电压的期间。
[0132]
图8是用于说明第i行的补偿期间(b)中的、i行j列的像素电路110、和与第j列的数据线14对应的da转换电路500的动作的图。
[0133]
在补偿期间(b)，通过控制信号/gini成为h电平，晶体管66成为截止状态。另外，在补偿期间(b)，控制信号/rst为l电平，因此维持开关rsw的接通状态，控制信号enb为l电平，因此维持电压选择电路510～519对电位vl的选择。
[0134]
另外，在第i行的补偿期间(b)，扫描信号/gwr(i)成为l电平，在该l电平的状态下，控制信号/gcmp(i)成为l电平。因此，在第i行的像素电路110中，晶体管122为导通状态，晶体管123为导通状态。因此，晶体管121成为二极管连接状态，所以该晶体管121中的栅极节点和源极节点间收敛于该晶体管121的阈值电压。
[0135]
在第i行的补偿期间(b)，像素电路110中的晶体管122以及123为导通状态，因此电容元件cser的另一端以及电容元件c5～c9的另一端也经由数据线14收敛为与晶体管121的阈值电压相当的电压。
[0136]
此外，在补偿期间(b)，在电容元件c0～c9的一端，通过电压选择电路510～519维
持电位vl的施加，在电容元件cser的一端以及电容元件c0～c4的另一端，通过开关rsw的接通状态，维持电位vrst的施加。
[0137]
另外，在第i行的补偿期间(b)，在第i行的像素电路110中，晶体管124的截止状态以及晶体管125的导通状态从初始化期间(a)起继续。
[0138]
在补偿期间(b)结束后，成为写入期间(c)。写入期间(c)是在位于第i行的n列的像素电路110中用于对各晶体管121的栅极节点g施加与亮度对应的电压的期间。
[0139]
图9是用于说明第i行的写入期间(c)中的、i行j列的像素电路110和与第j列的数据线14对应的da转换电路500的动作的图。
[0140]
在写入期间(c)，控制信号/rst成为h电平，因此开关rsw成为断开状态。另外，在写入期间(c)，在如图6所示那样控制信号enb0成为h电平之后，控制信号enb1～enb9依次延迟时间δt而成为h电平。另外，当控制信号enb0从h电平变化为l电平时，控制信号enb1～enb9依次延迟时间δt而成为l电平。
[0141]
从第j列的第二锁存电路l2输出的影像数据中的、比特d0被输入到电压选择电路510的电平移位器ls的期间被and电路ds限制为控制信号enb0为h电平的期间。同样地，比特d1～d9依次被输入到电压选择电路511～519中的电平移位器ls的期间被and电路ds依次限制为控制信号enb1～enb9为h电平的期间。因此，比特d0～d9不是同时而是依次延迟时间δt地被电压选择电路510～519取入。
[0142]
在电压选择电路510～519中，输入到电平移位器ls的比特为“1”的电压选择电路选择电位vh，比特为“0”的电压选择电路选择电位vl。
[0143]
在写入期间(c)，电容元件c0～c9中的与输入到电平移位器ls的“0”的比特对应的电容元件的一端从补偿期间(b)起不发生电压变化，因此无助于数据线14的电压上升。
[0144]
对应于高位5比特的电容元件c5～c9中的、与输入到电平移位器ls的“1”的比特对应的电容元件的一端在写入期间(c)从电位vl变化为电位vh。因此，电容元件c5～c9中的与“1”的比特对应的电容元件使数据线14从与补偿期间(b)中的阈值电压相当的电压上升与该电容大小的权重相应的量。
[0145]
对应于低位5比特的电容元件c0～c4中的、与输入到电平移位器ls的“1”的比特对应的电容元件的一端在写入期间(c)从电位vl变化为电位vh。但是，电容元件c0～c4的另一端与电容元件c5～c9的另一端不同，与数据线14之间隔着电容元件cser。因此，电容元件c0～c4中的与“1”的比特对应的电容元件的一端的从电位vl向电位vh的变化量以电容比被压缩，使数据线14的电压上升。
[0146]
这样，在写入期间(c)，第j列的da转换电路500使第j列的数据线14从相当于阈值电压的电压上升与i行j列的影像数据vdata的比特d0～d9对应的电压、即指定i行j列的oled的亮度的电压的量。
[0147]
本实施方式中，在写入期间(c)控制信号enb0～enb9成为h电平的期间依次延迟了时间δt。其理由在于，若将控制信号enb0～enb9一齐设为h电平，则同时产生从电位vl向vh的切换，伴随着电压切换的峰值变动增大，向各部分传播，特别是向数据线14传播，从而使da转换精度降低。因此，在本实施方式中，使控制信号enb0～enb9的相位依次错开，以避免同时发生从电位vl向vh的切换。
[0148]
根据本实施方式，伴随电压切换的、峰值所引起的电压变动的影响减小，因此抑制
da转换精度的降低。
[0149]
另外，控制信号enb0～enb9成为h电平的顺序不需要是控制信号enb0～enb9的顺序。
[0150]
在写入期间(c)，在i行j列的像素电路110中，晶体管122成为导通状态，晶体管123成为截止状态，因此从第j列的da转换电路500输出的电压vd(j)经由数据线14施加到晶体管121的栅极节点g。
[0151]
在图中，将栅极节点g的电压与晶体管121中的源极节点的电位vel之差的电压记述为vgs，并保持于电容元件140。
[0152]
此外，在第i行的写入期间(c)，在第i行的像素电路110中，晶体管124的截止状态以及晶体管125的导通状态继续。
[0153]
另外，图9表示从第二锁存电路l2输出的影像数据的比特d0～d9全部为“1”的情况。
[0154]
在写入期间(c)结束后，成为发光期间(d)。发光期间(d)是用于使与在写入期间(c)中保持的电压vgs对应的电流流过oled 130而使其发光的期间。
[0155]
图10是用于说明第i行的发光期间(d)中的i行j列的像素电路110的动作的图。
[0156]
在第i行的发光期间(d)之前，控制信号/gcmp(i)成为h电平，因此晶体管123成为截止状态。另外，当到达第i行的发光期间(d)时，控制信号/gel(i)反转为l电平，因此晶体管124成为导通状态。因此，在oled 130中，与由电容元件140保持的电压vgs对应的电流ids通过晶体管121而流动。因此，该oled 130以与该电流ids对应的亮度发光。
[0157]
此外，图10是在第i行的扫描线12的选择结束后连续有发光期间(d)的例子，但控制信号/gel(i)成为l电平的期间也可以是间歇的，还可以根据亮度调整来调整。另外，也可以使发光期间(d)中的控制信号/gel(i)的电平比补偿期间(b)中的l电平上升。即，关于发光期间(d)中的控制信号/gel(i)的电平，也可以使用h电平与l电平的中间电平。
[0158]
另外，在第i行的发光期间(d)，与第j列对应的da转换电路500有时对第i行以外的其他行进行水平扫描期间(h)的动作，因此在图10中省略了da转换电路500。
[0159]
在图7至图9中，在第i行的水平扫描期间(h)，着眼于与第j列对应的da转换电路500以及i行j列的像素电路110，但对与第j列以外的其他列对应的da转换电路500以及像素电路110执行同样的动作。
[0160]
另外，在图7至图9中，着眼于第i行的水平扫描期间(h)，对该水平扫描期间(h)的动作进行了说明，但同样的动作在第1、2、3、
……
、m行的水平扫描期间(h)依次执行。
[0161]
在像素电路110中，写入期间(c)和发光期间(d)中的电压vgs是从与补偿期间(b)中的阈值电压相当的电压起，根据该像素电路110的灰度等级而变化的电压。由于在其他像素电路110中也执行同样的动作，所以在本实施方式中，在对m行n列的全部像素电路110补偿了晶体管121的阈值的状态下，在oled 130中流过与灰度等级对应的电流。因此，在本实施方式中，亮度的偏差减小，结果能够进行高品质的显示。
[0162]
图11是表示第一实施方式的电光装置10中的各要素配置的俯视图。电光装置10由于是从晶片状的半导体基板切割出的，因此为矩形形状。因此，在矩形形状的电光装置10中，将上边的标号设为ue，将下边的标号设为de，将左边的标号设为le，将右边的标号设为re。
[0163]
此外，在矩形形状的电光装置10中，上边ue以及下边de沿着作为扫描线12的延伸方向的x方向，左边le以及右边re沿着作为数据线14的延伸方向的y方向。
[0164]
另外，在图中，z方向是指与x方向以及y方向垂直且从oled 130发出的光的射出方向。本说明中的俯视表示朝向与该z方向相反的方向观察电光装置10的情况。
[0165]
在显示区域100与左边le之间的区域设置有扫描线驱动电路120，在显示区域100与右边re之间的区域设置有扫描线驱动电路120。2个扫描线驱动电路120是相同的结构，在左右对扫描线12等进行驱动。
[0166]
在仅在左右的一方配置扫描线驱动电路120的结构中，在左右的另一方产生信号的延迟。与此相对，在左右双方配置扫描线驱动电路120的结构中，能够防止信号的延迟。
[0167]
在电光装置10中，多个端子20沿着下边de设置。在显示区域100与多个端子20之间的区域，从显示区域100看依次设置有电路rb、bb、gb以及控制电路30。
[0168]
电路rb是将包含选择电路组52、第一锁存电路组54、第二锁存电路组56以及da转换电路500的数据信号输出电路50中的与r的数据线14对应的电路集成而得到的电路。电路bb是将数据信号输出电路50中的与b的数据线14对应的输出电路集成而得到的电路。电路gb是将数据信号输出电路50中的与g的数据线14对应的输出电路集成而得到的电路。
[0169]
在电路rb、bb、gb与左边le之间的区域设置有电源电路15，在电路rb、bb、gb与右边re之间的区域也设置有电源电路15。2个电源电路15是相同的结构，向扫描线驱动电路120、电路rb、bb、gb以及控制电路30供给各种电压。
[0170]
图12是表示显示区域100中的、像素电路110的配置的俯视图。如该图所示，r的像素电路110、b的像素电路110以及g的像素电路110沿着x方向排列，且同色的像素电路110沿着y方向排列。因此，如果着眼于任意1列的数据线14，则对应于同色的像素电路110。
[0171]
另外，通过在x方向上相邻的rbg的像素电路110的加法混色来表现1个颜色。因此，像素电路110严格地说应该称为子像素电路，但在本实施方式中，如上所述，也能够进行仅明暗的单色图像的显示，所以不特意区分而记述为像素电路。
[0172]
在图中，宽度w是在x方向上观察时的数据线14的排列间隔，是第一宽度的一例。宽度3w是宽度w的3倍，即，是以显示1种彩色颜色所需的3条数据线14为一个单位时的间隔。
[0173]
另外，在图中，为了按颜色区分数据线14，将与r的像素电路110对应的数据线的标号记述为r14，将与b的像素电路110对应的数据线的标号记述为b14，将与g的像素电路110对应的数据线的标号记述为g14。在不区分颜色的情况下，如上述那样将数据线的标号设为14。
[0174]
图13是着眼于数据信号输出电路50中的第j列，表示与该第j列对应的电路rb、bb、gb中的各要素配置的图，图14是抽出电路rb、bb、gb中的任意一个来表示的图。
[0175]
如图13所示，电路rb、bb、gb在比宽度w宽且比宽度3w窄的范围内沿着y方向排列成一列。其中，在电路rb中，要素沿着y方向(即，在图中从上方观察时)按照如下的顺序排列。详细而言，在电路rb中，电容元件c9、电路d9_l1l2、电容元件c8、电路d8_l1l2、电容元件c7、电路d7_l1l2、电容元件c6、电路d6_l1l2、电容元件c5、电路d5_l1l2、电容元件cser、电容元件c4、电路d4_l1l2、电容元件c3、电路d3_l1l2、电容元件c2、电路d2_l1l2、电容元件c1、电路d1_l1l2、电容元件c0、电路d0_l1l2以及选择电路520按顺序排列。
[0176]
此外，电路dk_l1l2是与第j列对应地设置的第一锁存电路l1以及第二锁存电路l2
中的、与比特dk对应地设置的电路。k是用于一般说明比特的整数，在本实施方式中是0～9中的任意一个。例如，电路d6_l1l2是与第j列对应地设置的第一锁存电路l1和第二锁存电路l2中的与比特d6对应地设置的电路。
[0177]
关于电路gb、rb，要素也以与电路rb同样的顺序排列。
[0178]
因此，在电路rb、bb、gb中，在第j列中与低位的比特对应的电容元件c0～c4在图中位于靠近下方的控制电路30的位置，电容元件c5～c9在图中位于靠近上方的显示区域100的位置，电容元件cser位于电容元件c0～c4与电容元件c5～c9之间。
[0179]
另外，在电路rb、bb、gb中，选择电路520位于图中最下方、即靠近控制电路30的位置。
[0180]
此外，为了简化，在图13中省略了da转换电路500中的电压选择电路510～519、开关rsw。
[0181]
如图14所示，在电路rb、bb、gb中，由选择电路520选择出的影像数据vdata的比特d0～d9朝向与y方向相反的方向依次被供给到电路d0_l1l2～d9_l1l2。
[0182]
电容元件c0～c4的另一端经由沿y方向设置的中继线14b与电容元件cser的一端连接，电容元件cser的另一端与电容元件c5～c9的另一端一起与沿y方向设置的数据线14连接。
[0183]
接着，在本实施方式中，对将电路rb、bb、gb中的各要素设为图14所示的配置的优越性进行说明。
[0184]
关于电容元件cser，例如可以考虑如图15的左栏所示那样设置在靠近选择电路520的位置的结构、如该图的右栏所示那样设置在靠近显示区域100的位置的结构。
[0185]
然而，在图15的左栏所示的结构中，数据线14大致贯通电路rb、bb或gb，因此在显示区域100外数据线14变长。
[0186]
另一方面，在该图的右栏所示的结构中，由于中继线14b大致贯通电路rb、bb或gb，因此中继线14b比图14所示的本实施方式中的中继线14b、图15的左栏所示的中继线14b长。
[0187]
换言之，在图15的左栏以及该图的右栏所示的结构中，存在属于相同列的数据线14和中继线14b沿着y方向排列的部分，但在图14所示的本实施方式中，不存在属于相同列的数据线14和中继线14b排列的部分。
[0188]
因此，在本实施方式中，与图15的左栏以及该图的右栏所示的结构相比，能够缩短显示区域100外的数据线14，并且能够缩短中继线14b。如果布线长，则电容容易寄生，因此容易导致向模拟的转换精度的降低。在本实施方式中，由于能够缩短数据线14以及中继线14b，因此能够抑制向模拟的转换精度的降低。
[0189]
另外，关于电容元件c0～c9、电路d0_l1l2～电路d9_l1l2，也可以考虑不沿着y方向而沿着x方向排列的结构，例如图16所示那样的结构。详细而言，如该图所示，也可以考虑如下结构：使电路rb、bb、gb沿着x方向排列，使电容元件cser位于靠近显示区域100的位置，使选择电路520位于靠近控制电路30的位置。
[0190]
但是，在图16所示的结构中，在由于小型化和高分辨率的要求而不得不使宽度w狭小化的情况下，难以将电路rb、bb或gb中的电容元件c0～c9或电路d0_l1l2～电路d9_l1l2全部收敛在比数据线14的排列间隔即宽度w窄的范围内。
[0191]
此外，在图16中，关于电路d0_l1l2～电路d9_l1l2，由于纸面空间的关系，仅记述
为d0～d9。
[0192]
与此相对，在本实施方式中，电容元件c0～c9以及电路d0_l1l2～电路d9_l1l2在沿着x方向的长度收敛于比宽度3w窄的范围即可，因此与图16所示的配置相比，能够容易地应对宽度w的窄小化这样的要求。
[0193]
对图13所示的结构(即，电路rb、bb、gb在比宽度3w窄的范围内沿着y方向排列的结构)更详细地进行说明。
[0194]
虽然在图13中被省略，但在最接近显示区域100的电路rb的电容元件c5～c9中，不仅与自身的电路rb对应的数据线r14通过，在图中与下方的电路bb对应的数据线b14以及与电路gb对应的g的数据线g14也通过，布线变得密集。因此，关于电路rb中的电容元件c5～c9的结构，以电容元件c5中的基本电容元件中的1个为例进行说明。
[0195]
图17至图21是表示在电容元件c5中并联连接的1个基本电容元件及其外围的结构的俯视图，图22是以p-p线将图17至图21中的基本电容元件进行剖切而得的局部剖视图，图23是以q-q线将图17至图21中的基本电容元件进行剖切而得的局部剖视图。
[0196]
本实施方式中的电光装置10如上述那样形成于半导体基板，而在该半导体基板中，用作导电层或布线层的层从基材起依次为半导体层210、栅电极层220、第一布线层230、第二布线层240、第三布线层250以及第四布线层260的共计6层。因此，若想要通过1个图来表现电容元件c5及其外围的俯视的图，则会复杂化，因此在图17至图21中，对于上述6层，分别俯视地各表示出相邻的2层。
[0197]
更具体地，图17示出了由半导体层210和栅电极层220构成的布线图案。图18示出了由栅电极层220和第一布线层230构成的布线图案。图19示出了由第一布线层230和第二布线层240构成的布线图案。图20示出了由第二布线层240和第三布线层250构成的布线图案。图21示出了由第三布线层250和第四布线层260构成的布线图案。
[0198]
如图17、图22以及图23所示，该基本电容元件是利用由半导体层210构成的电极211和对栅电极层220进行构图而成的电极221来夹持栅绝缘层270的结构。
[0199]
此外，电极211例如通过向p阱区well注入杂质离子而形成。另外，区域st是用于将相邻的元件区域分离的沟槽。
[0200]
如图17、图18以及图23所示，电极211经由对栅绝缘层270以及第一层间绝缘层271进行开孔的接触孔ct1而与布线231连接。如图17、图18以及图22所示，电极221经由对第一层间绝缘层271开孔的接触孔ct2而与布线232连接。第一层间绝缘层271是设置在栅电极层220和第一布线层230之间的绝缘层。布线231和布线232是通过第一布线层230的构图而形成的中继用的布线。
[0201]
如图18、图19以及图23所示，布线231经由对第二层间绝缘层272进行开孔的接触孔ct3而与布线241连接。如图18、图19以及图22所示，布线232经由对第二层间绝缘层272进行开孔的接触孔ct4而与布线242连接。第二层间绝缘层272是设置在第一布线层230和第二布线层240之间的绝缘层。
[0202]
布线241通过第二布线层240的构图而形成，且与电压选择电路515连接。即，作为基本电容元件的一端的电极211依次经由布线231、241与电压选择电路515连接。布线242是通过第二布线层240的构图而形成的中继用的布线。
[0203]
如图19、图20以及图22所示，布线242经由对第三层间绝缘层273进行开孔的接触
孔ct6而与布线252连接。第三层间绝缘层273是设置在第二布线层240和第三布线层250之间的绝缘层。布线252是通过第三布线层250的构图而形成的中继用的布线。
[0204]
除了布线252之外，还通过第三布线层250的构图形成布线253。布线253被供给作为电源而使用的电压。
[0205]
如图20、图21以及图22所示，布线252经由对第四层间绝缘层274进行开孔的接触孔ct8而与数据线r14连接。第四层间绝缘层274是设置在第三布线层250和第四布线层260之间的绝缘层。数据线r14通过第四布线层260的构图而形成。
[0206]
除了数据线r14之外，还通过第四布线层260的构图形成数据线b14、g14以及布线261、262和263。
[0207]
数据线b14在图17至图21中与下方的电路bb中的电容元件c5～c9的另一端以及电容元件cser的另一端连接。数据线g14与比电路bb更靠下方的电路gb中的电容元件c5～c9的另一端以及电容元件cser的另一端连接。
[0208]
另外，布线261、262以及263被供给电源电压、即时间上大致恒定的电压。
[0209]
因此，数据线r14被图中左右相邻的布线261、262屏蔽。即，从数据线r14来看，布线261、262成为屏蔽线的一例。同样地，数据线b14被左右相邻的布线262、263屏蔽，数据线g14被左右相邻的布线263、261屏蔽。即，从数据线b14来看，布线262、263成为屏蔽线的一例，从数据线g14来看，布线263、261成为屏蔽线的一例。
[0210]
在此，对电路rb的电容元件c5中的并联连接的基本电容元件进行了说明，但构成电容元件c6～c9的基本电容元件的结构也与图17至图23所示的结构相同。此外，在电容元件c6～c9中，并联连接的基本电容元件的个数与电容元件c5不同。
[0211]
另外，关于电路rb的电容元件c0～c4，也只是将另一端的连接目的地置换为与r相关的中继线14b，基本结构与图17至图23所示的结构相同。
[0212]
电路bb、gb也同样地设置电容元件c0～c9，但在设置电路bb的区域不存在数据线r14，因此不需要考虑用于屏蔽该数据线r14的布线。另外，在设置电路gb的区域不存在数据线r14以及b14，因此不需要考虑用于屏蔽该数据线r14以及b14的布线。
[0213]
在本实施方式中，在显示区域100外，数据线r14、b14以及g14不仅被相邻的布线261、262、263屏蔽，还被下层的布线253屏蔽，因此能够抑制噪声的传播引起的数据线r14、b14以及g14的电位变动。因此，在本实施方式中，数据线r14、b14以及g14的电位变动被抑制，能够进行高品质的显示。
[0214]
[第二实施方式]
[0215]
接着，说明第二实施方式的电光装置10。另外，在以下的各实施方式中，对与已说明的实施方式相同的结构标注相同的标号，并省略详细的说明。
[0216]
图24是在第二实施方式的电光装置10中，着眼于数据信号输出电路50中的第j列的数据线14，提取与该第j列对应的电路rb、bb、gb中的任意一个来表示的图。
[0217]
在图24所示的第二实施方式中，与图14所示的第一实施方式的不同点在于，与高位的比特对应的电容元件c5～c9、电路d5_l1l2～电路d9_l1l2的配置。详细而言，在第二实施方式中，在以电容元件cser为基准进行观察的情况下，电容元件c9～c5、电路d9_l1l2～电路d5_l1l2的排列与电容元件c4～c0、电路d4_l1l2～电路d0_l1l2的排列处于对称的关系。
[0218]
电容元件c4及c9的电容大小大致相同，与其他电容元件c0～c3、c5～c8相比，电容大小最大。
[0219]
因此，根据图24所示的排列，比较大的电容大小的电容元件c4和c9接近。电光装置10中的电容元件使用半导体工艺形成，但在第二实施方式中，由于电容大小比较大的电容元件接近，所以抑制了电容大小的偏差。因此，在第二实施方式中，向模拟的转换精度提高，灰度等级的线性提高，所以能够进行高品质的显示。
[0220]
此外，在第二实施方式中，对于电容元件cser、c4、c9以外的电容元件，随着电容大小减小，距电容元件cser的距离阶段性地变远。未接近配置的电容元件与接近配置的电容元件相比容易产生电容大小的偏差，但由于电容大小较小，因此其影响较小。
[0221]
[第三实施方式]
[0222]
图25是表示第三实施方式的电光装置10的、数据信号输出电路50中的与6列对应的电路配置的图。此外，该6列是彩色像素的2列，具体而言，是与r、b、g、r、b、g对应的列。另外，在图中，宽度6w是宽度3w的2倍的长度。为了方便，在6列中，将与图中位于左侧的数据线r14、b14、g14的列对应的电路依次记述为rb1、bb1、gb1，将与位于右侧的数据线r14、b14、g14的列对应的电路依次记述为rb2、bb2、gb2。
[0223]
如图25所示，在第三实施方式中，电路rb1、rb2、bb1、bb2、gb1、gb2在比宽度w宽且比宽度6w窄的范围内依次沿着y方向排列成一列。
[0224]
因此，在第三实施方式中，电路rb1、rb2、bb1、bb2、gb1、gb2只要收敛于比宽度6w窄的范围即可，因此与图14所示的第一实施方式、图24所示的第二实施方式相比，能够更容易地应对宽度w的窄小化。
[0225]
[第四实施方式]
[0226]
图26是在第四实施方式的电光装置10中，着眼于数据信号输出电路50中的第j列的数据线14，提取与该第j列对应的电路rb、bb、gb中的任意一个来表示的图。
[0227]
在第四实施方式中，与图14所示的第一实施方式的不同点在于，与高位的比特对应的第一da转换电路upb和与低位的比特对应的第二da转换电路lwb排列成2列。
[0228]
详细而言，在第一da转换电路upb中，电容元件c9、电路d9_l1l2、电容元件c8、电路d8_l1l2、电容元件c7、电路d7_l1l2、电容元件c6、电路d6_l1l2、电容元件c5以及电路d5_l1l2朝向y方向按顺序排列成一列。另外，在第二da转换电路lwb中，电容元件c4、电路d4_l1l2、电容元件c3、电路d3_l1l2、电容元件c2、电路d2_l1l2、电容元件c1、电路d1_l1l2、电容元件c0和电路d0_l1l2与第一da转换电路upb的列相邻地朝向y方向按顺序排列。
[0229]
此外，在第四实施方式中，选择电路520在图中位于最下方、即靠近控制电路30的位置，电容元件cser在图中位于最上方、即靠近显示区域100的位置。
[0230]
图27是表示第四实施方式的比较例的图。在该比较例中，第二da转换电路lwb中的要素的排列顺序与图26中的第四实施方式处于相反的关系。详细而言，该比较例中，在第二da转换电路lwb中，电容元件c0、电路d0_l1l2、电容元件c1、电路d1_l1l2、电容元件c2、电路d2_l1l2、电容元件c3、电路d3_l1l2、电容元件c4以及电路d4_l1l2朝向y方向按顺序排列成一列。
[0231]
在图26所示的第四实施方式和图27所示的比较例中，乍一看好像不存在差异，但在将电容元件c0～c9以与权重对应的个数并联连接基本电容元件的情况下产生差异。
[0232]
如上所述，电容元件c0～c4(c5～c9)的电容大小为1：2：4：8：16。因此，在第四实施方式中，关于电容元件c0～c4(c5～c9)，尝试研究相当于电容大小的“1”的基本电容元件的并联连接的个数以及配置。
[0233]
图28是用于说明第四实施方式相对于比较例的优越性的图。
[0234]
在图中，左栏表示第四实施方式中的要素配置，右栏表示比较例中的要素配置。另外，在该图中，施加了阴影的部分是第一da转换电路upb所涉及的要素，未施加阴影的部分是第二da转换电路lwb所涉及的要素。在第一da转换电路upw和第二da转换电路lwb中，电路d0_l1l2～d9_l1l2的大小彼此一致。
[0235]
此外，在图28中，关于电路d0_l1l2～电路d9_l1l2，由于纸面空间的关系，仅记述为d0～d9。
[0236]
如图28所示，在电容元件c0～c9中，在使并联连接的基本电容元件以2列排列的情况下，在第四实施方式中，电容元件c5～c9(c0～c4)所需的行数依次为“1”、“1”、“2”、“4”、“8”，共计16行。另一方面，在比较例中，电容元件c5～c9(c4～c0)所需的行数依次为“5”、“3”、“2”、“3”、“5”，共计18行。
[0237]
因此，在第四实施方式中，与比较例相比，作为y方向的长度，能够减少基本电容元件的2行的量，因此能够相应地实现空间节省。
[0238]
[应用例、变形例]
[0239]
此外，在上述的各种实施方式(以下称为“实施方式等”)，作为显示元件的一例，例示oled 130进行了说明，但也可以使用其他显示元件。例如也可以使用led作为显示元件。
[0240]
另外，在实施方式等中，作为da转换电路500，示出了10比特的转换例，但比特数不限于此。
[0241]
在实施方式等中，2分割为低位的比特d0～d4和高位的比特d5～d9，但也可以设为3分割以上。例如也可以3分割为低位的比特d0～d2、中位的比特d3～d6以及高位的比特d7～d9。在这样进行3分割的情况下，da转换电路500成为图29所示的结构。
[0242]
详细而言，da转换电路500构成为，电容元件c0～c2的另一端与电容元件cser1的一端连接，电容元件cser1的另一端与电容元件c3～c6的另一端以及电容元件cser2的一端连接，电容元件cser2的另一端与电容元件c7～c9的另一端以及数据线14连接。另外，在该结构中，在将电容元件c0～c2的另一端和电容元件cser1的连接线设为中继线14b，将电容元件cser1的另一端和电容元件c3～c6的另一端的连接线设为中继线14c的情况下，在初始化期间(a)，通过开关rsw1以及rsw2对中继线14b以及14c施加电位vrst即可。
[0243]
在该结构中，通过电容元件c7～c9和电压选择电路517～519向数据线14输出与高位的比特d7～d9的权重对应的电压。因此，包含电容元件c7～c9和电压选择电路517～519的电路成为高位的第一da转换电路upb。
[0244]
通过电容元件c3～c6、cser2、电压选择电路513～516，将与中位比特d3～d6的权重对应的电压输出到数据线14。因此，包含电容元件c3～c6和电压选择电路513～516且除电容元件cser2以外的结构成为中位的da转换电路mdb。
[0245]
另外，通过电容元件c0～c2、cser1、cser2和电压选择电路510～512，将与低位的比特d0～d2的权重对应的电压输出到数据线14。因此，包含电容元件c0～c2和电压选择电路510～512且除电容元件cser1、cser2以外的结构成为低位的第二da转换电路lwb。
[0246]
此外，在图29所示的结构中，在影像数据vdata的10比特中，比特d7～d9是高位的2个以上的比特的一例，比特d0～d2是除高位的2个以上的比特以外的比特中的一部分的一例。
[0247]
在该结构中，电容元件c7～c9是高位电容元件部的一例，其中，例如电容元件c7是第一电容元件的一例，电容元件c8是第二电容元件的一例。另外，在该结构中，电容元件c0～c2是低位电容元件部的一例，其中，例如电容元件c0是第三电容元件的一例，电容元件c1是第四电容元件的一例。
[0248]
在实施方式等中，采用了对像素电路110中的晶体管121的阈值电压进行补偿的结构，但也可以采用不对阈值电压进行补偿的结构，具体而言，也可以采用省略了晶体管123的结构。
[0249]
晶体管66、121～125的沟道型并不限定于实施方式等。另外，这些晶体管66、121～125也可以适当置换为传输门。相反，关于传输门tg0～tg2，也可以置换为一个沟道型的晶体管。
[0250]
[电子设备]
[0251]
接着，说明应用了实施方式等的电光装置10的电子设备。电光装置10适合于像素大小较小且高精细的显示用途。因此，作为电子设备，以头戴式显示器为例进行说明。
[0252]
图30是表示头戴式显示器的外观的图，图31是表示其光学结构的图。
[0253]
首先，如图30所示，头戴式显示器300在外观上与一般的眼镜同样地具有镜腿310、鼻梁架320、镜片301l、301r。另外，如图31所示，头戴式显示器300在鼻梁架320附近且在镜片301l、301r的里侧(图中下侧)设置有左眼用的电光装置10l和右眼用的电光装置10r。
[0254]
电光装置10l的图像显示面以在图31中处于左侧的方式配置。由此，电光学装置10l的显示图像经由光学透镜302l向图中9点的方向射出。半透半反镜303l使电光学装置10l的显示图像向6点的方向反射，另一方面，使从12点的方向入射的光透过。电光装置10r的图像显示面以处于与电光装置10l相反的右侧的方式配置。由此，电光学装置10r的显示图像经由光学透镜302r向图中3点的方向射出。半透半反镜303r使电光学装置10r的显示图像向6点方向反射，另一方面，使从12点的方向入射的光透过。
[0255]
在该结构中，头戴式显示器300的佩戴者能够以与外部的情形重合的透视状态观察电光装置10l、10r的显示图像。
[0256]
另外，在该头戴式显示器300中，若电光装置10l显示伴随视差的双眼图像中的左眼用图像，电光装置10r显示右眼用图像，则能够使佩戴者感觉到所显示的图像犹如具有进深和立体感。
[0257]
此外，关于包含电光装置10的电子设备，除了头戴式显示器300以外，还能够应用于摄像机、镜头更换式的数字照相机等中的电子式取景器。
[0258]
[附注]
[0259]
一个方式(方式1)的电光装置具有：显示元件，其与数据线和扫描线的交叉处对应地设置；以及da转换电路，所述da转换电路包含：第一da转换电路，其将多个比特中的、高位的2个以上的比特转换为第一灰度电压，并将所述第一灰度电压施加到所述数据线，所述第一灰度电压与所述高位的2个以上的比特对应；第二da转换电路，其将所述多个比特中的、除所述高位的2个以上的比特以外的比特中的一部分或全部的比特转换为第二灰度电压，
所述第二灰度电压反映出了除所述高位的2个以上的比特以外的比特中的一部分或全部的比特；以及连接电容，其一端与所述第二da转换电路电连接，另一端与所述数据线电连接，所述第一da转换电路具有高位电容元件部，所述高位电容元件部与所述高位的2个以上的比特分别对应，包含第一电容元件和第二电容元件，所述第一电容元件和所述第二电容元件在沿着所述数据线的方向上排列，所述第二da转换电路具有低位电容元件部，所述低位电容元件部与除所述高位的2个以上的比特以外的比特中的一部分或全部的比特分别对应，包含第三电容元件和第四电容元件，所述第三电容元件和所述第四电容元件在沿着所述数据线的方向上排列。
[0260]
根据方式1，由第二da转换电路转换后的电压经由连接电容而被压缩并向数据线输出。在方式1中，高位电容元件部所包含的第一电容元件和第二电容元件在沿着数据线的方向上排列，低位电容元件部所包含的第三电容元件和第四电容元件也在沿着数据线的方向上排列，因此，例如与这些电容元件在与数据线垂直的方向上排列的结构相比，能够应对狭小化。
[0261]
在作为方式1的具体方式(方式2)的电光装置中，所述高位电容元件部、所述连接电容和所述低位电容元件部在沿着所述数据线的方向上排列，所述连接电容设置在所述高位电容元件部与所述低位电容元件部之间。
[0262]
根据该方式2，与按照高位电容元件部、低位电容元件部、连接电容的顺序排列或者按照连接电容、高位电容元件部、低位电容元件部的顺序排列的结构相比，能够缩短数据线的布线长度。
[0263]
在作为方式1或方式2的具体方式(方式3)的电光装置中，所述连接电容设置在被施加由所述第二da转换电路转换后的所述第二灰度电压的中继线与所述数据线之间。
[0264]
在作为方式3的具体方式(方式4)的电光装置中，所述中继线在沿着所述数据线的方向上设置，所述数据线和所述中继线非并列地排列。根据该方式4，能够缩短数据线的布线长度以及中继线的布线长度双方。
[0265]
此外，非并列地排列是指不存在数据线与中继线并列排列的部分，具体而言，不存在从数据线的垂直方向观察时数据线与中继线重叠的部分。
[0266]
在作为方式1至方式4中的任意一项的具体方式(方式5)的电光装置中，所述第一da转换电路、所述连接电容以及所述第二da转换电路在沿着所述扫描线的方向上的宽度比所述数据线与在沿着所述扫描线的方向上和所述数据线相邻配置的数据线之间的第一宽度大，且比所述第一宽度的6倍小。根据方式5，即使数据线的排列间隔变窄，也能够容易地应对。
[0267]
在作为方式1至方式5中的任意一项的具体方式(方式6)的电光装置中，用于向所述高位电容元件部的一端供给信号的布线、和从所述高位电容元件部的另一端输出信号的所述数据线设置于不同的布线层。
[0268]
根据该方式6，由于向高位电容元件部的一端供给的信号的布线和从高位电容元件部的另一端输出的信号的布线以布线层不同的方式设置，所以由电压变化引起的噪声不易传播。
[0269]
在作为方式6的具体方式(方式7)的电光装置中，所述数据线设置在固定电位的2根屏蔽线之间。
[0270]
根据方式7，噪声不易传播到数据线，因此能够抑制与数据线的电压变动相伴的显示品质的降低。
[0271]
方式1至方式7中的任意一个具体的方式(方式8)的电子设备具有上述任意方式的电光装置。根据该方式8，电光装置的小型化和狭小化变得容易。