显示面板的驱动方法、显示装置与流程

显示面板的驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种显示面板的驱动方法、显示装置。


背景技术：

2.随着显示技术的不断发展，用户对显示装置各方面性能的要求也越来越高。而现有显示装置在上电或下电时存在闪屏问题，例如，显示装置在开机或关机时会进行屏幕闪烁，该闪烁虽然时间短暂但仍会被用户可见，因而会影响到用户的使用体验。


技术实现要素：

3.有鉴于此，本发明实施例提供了一种显示面板的驱动方法、显示装置，用以有效改善上电或下电时的闪屏问题。
4.一方面，本发明实施例提供了一种显示面板的驱动方法，
5.所述显示面板包括数据线；
6.所述显示面板的驱动过程包括第一阶段和显示阶段，其中，所述第一阶段位于所述显示阶段之前或者之后，所述第一阶段包括第一子时段和第二子时段，所述第二子时段位于第一子时段与所述显示阶段之间；
7.所述驱动方法包括：
8.在所述第一子时段，向所述数据线提供第一电压v
avdd
，所述第一电压v
avdd
大于或等于所述显示面板在所述显示阶段所需的最大正性电压v
gh
；
9.在所述第二子时段，向所述数据线提供第二电压v
reg_out
，所述第二电压v
reg_out
小于所述第一电压v
avdd
且大于或等于所述显示面板在所述显示阶段对应的最大灰阶电压v
gmp
。
10.另一方面，本发明实施例提供了一种显示装置，包括：
11.显示面板，包括数据线；
12.第一驱动芯片，与所述数据线电连接；
13.所述显示面板的驱动过程包括第一阶段和显示阶段，所述第一阶段位于所述显示阶段之前或之后，所述第一阶段包括第一子时段和第二子时段，所述第二子时段位于第一子时段与所述显示阶段之间；
14.所述第一驱动芯片用于：在所述第一子时段向所述数据线提供第一电压v
avdd
，所述第一电压v
avdd
大于或等于所述显示面板在所述显示阶段所需的最大正性电压v
gh
；在所述第二子时段向所述数据线提供第二电压v
reg_out
，所述第二电压v
reg_out
小于所述第一电压v
avdd
且大于或等于所述显示面板在所述显示阶段对应的最大灰阶电压v
gmp
。
15.上述技术方案中的一个技术方案具有如下有益效果：
16.在本发明实施例中，第一电压v
avdd
大于最大灰阶电压v
gmp
，第二电压v
reg_out
大于或等于最大灰阶电压v
gmp
，因此，在整个第一阶段，数据线data所接收的电压均大于或等于最大灰阶电压v
gmp
，从而保证显示面板屏幕全黑，不会出现人眼可识别到的亮屏现象。
17.而且，在第一子时段向数据线data提供一个大于最大正性电压v
gh
的第一电压vavdd
，既可以满足现有驱动芯片所能支持的时序设定，与现有驱动芯片所能实现的功能相匹配，使本发明实施例显示装置中驱动芯片的可选择范围更广，而且还可以保证后续显示面板所需的全部正性电压均能够由该第一电压v
avdd
衍生而来，保证显示面板正常功能的实现。
18.而在第一电压v
avdd
与最大灰阶电压v
gmp
压差一定的情况下，在第二子时段通过向数据线data提供一个小于第一电压v
avdd
的第二电压v
reg_out
，可以减小第二电压v
reg_out
与最大灰阶电压v
gmp
之间的压差，那么，在由第二子时段进入显示阶段或是由显示阶段进入第二子时段时，数据线data上的电压跳变幅度不会太大，可以减小冲击电流，进而降低电压跳变对屏幕的冲击，进一步避免瞬间屏幕闪屏问题。
19.此外，还需要说明的是，在理想情况下，希望在第一阶段能够直接向数据线data提供最大灰阶电压v
gmp
，然而现有驱动芯片并不能支持该种时序设定，而本发明实施例所提供的这种时序，可以在满足现有驱动芯片所能支持的时序设定的前提下保证上下电过程中屏幕全黑。换句话说，本发明实施例采用现有驱动芯片即可输出上述时序，驱动芯片的可选择范围更广。
【附图说明】
20.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
21.图1为本发明实施例所提供的显示面板的一种结构示意图；
22.图2为本发明实施例所提供的驱动过程中的一种信号时序图；
23.图3为本发明实施例所提供的驱动方法的一种流程图；
24.图4为本发明实施例所提供的驱动过程中的另一种信号时序图；
25.图5为本发明实施例所提供的驱动方法的另一种流程图；
26.图6为本发明实施例所提供的驱动过程中的再一种信号时序图；
27.图7为本发明实施例所提供的驱动方法的再一种流程图；
28.图8为本发明实施例所提供的发光移位寄存电路的一种结构示意图；
29.图9为本发明实施例所提供的驱动过程中的又一种信号时序图；
30.图10为本发明实施例所提供的驱动过程中的又一种信号时序图；
31.图11为本发明实施例所提供的驱动过程中的又一种信号时序图；
32.图12为本发明实施例所提供的显示装置的一种结构示意图。
【具体实施方式】
33.为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
34.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
35.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制
本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
36.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
37.本发明实施例提供了一种显示面板的驱动方法，如图1所示，图1为本发明实施例所提供的显示面板的一种结构示意图，应用该驱动方法的显示面板包括数据线data，数据线data与子像素1电连接，用于向子像素1传输数据电压。
38.如图2和图3所示，图2为本发明实施例所提供的驱动过程中的一种信号时序图，图3为本发明实施例所提供的驱动方法的一种流程图，显示面板的驱动过程包括第一阶段t1和显示阶段t2。其中，第一阶段t1位于显示阶段t2之前或者之后，第一阶段t1包括第一子时段t11和第二子时段t12，第二子时段t12位于第一子时段t11与显示阶段t2之间。
39.其中，显示面板的驱动过程可以包括两个第一阶段t1，其中一个第一阶段t1位于显示阶段t2之前，对应显示面板在进行正常画面显示前的上电阶段，例如可以为开机阶段，而另一个第一阶段t1则位于显示阶段t2之后，对应显示面板显示结束后的下电阶段，例如可以为关机阶段。
40.基于此，本发明实施例所提供的驱动方法具体可包括：
41.步骤s1：在第一子时段t11，向数据线data提供第一电压v
avdd
，第一电压v
avdd
大于或等于显示面板在显示阶段t2所需的最大正性电压v
gh
。其中，显示面板在显示阶段t2所需的正性电压可以包括由第一固定电位信号线提供的第一固定电压、或是由电源信号线提供的电源电压等。示例性的，最大正性电压v
gh
为6v，第一电压v
avdd
也可以为6v。
42.步骤s2：在第二子时段t12，向数据线data提供第二电压v
reg_out
，第二电压v
reg_out
小于第一电压v
avdd
且大于或等于显示面板在显示阶段t2对应的最大灰阶电压v
gmp
。其中，显示面板在显示阶段t2对应的最大灰阶电压v
gmp
是指最高亮度等级下的最大灰阶电压，也就是高亮模式下的最大灰阶电压。示例性的，最大灰阶电压v
gmp
为5v，第二电压v
reg_out
可以为5.5v。
43.在本发明实施例中，第一电压v
avdd
大于最大灰阶电压v
gmp
，第二电压v
reg_out
大于或等于最大灰阶电压v
gmp
，因此，在整个第一阶段t1，数据线data所接收的电压均大于或等于最大灰阶电压v
gmp
，从而保证显示面板屏幕全黑，不会出现人眼可识别到的亮屏现象，有效改善上下电过程中的闪屏问题。
44.而且，在第一子时段t11向数据线data提供一个大于最大正性电压v
gh
的第一电压v
avdd
，既可以满足现有驱动芯片所能支持的时序设定，与现有驱动芯片所能实现的功能相匹配，使本发明实施例显示装置中驱动芯片的可选择范围更广，而且还可以保证后续显示面板所需的全部正性电压均能够由该第一电压v
avdd
衍生而来，保证显示面板正常功能的实现。
45.而在第一电压v
avdd
与最大灰阶电压v
gmp
压差一定的情况下，在第二子时段t12通过向数据线data提供一个小于第一电压v
avdd
的第二电压v
reg_out
，可以减小第二电压v
reg_out
与最大灰阶电压v
gmp
之间的压差，那么，在由第二子时段t12进入显示阶段t2或是由显示阶段t2进入第二子时段t12时，数据线data上的电压跳变幅度不会太大，可以降低电压跳变对屏
幕的冲击，从而进一步避免瞬间屏幕闪屏现象。
46.此外，还需要说明的是，在理想情况下，希望在第一阶段t1能够直接向数据线data提供最大灰阶电压v
gmp
，但现有驱动芯片并不能支持该种时序设定，而本发明实施例所提供的这种时序，可以在满足现有驱动芯片所能支持的时序设定的前提下保证上下电过程中屏幕全黑。换句话说，本发明实施例采用现有驱动芯片即可输出上述时序，驱动芯片的可选择范围更广。
47.在一种可行的实施方式中，v
avdd
＝v
gh
。如此设置，在满足显示面板正常功能实现的同时，一方面，第一电压v
avdd
不会设置的太高，以第一阶段t1位于显示阶段t2之前为例，且第一阶段t1为开机阶段为例，在开机瞬间，可以减小瞬时向数据线data所提供的电压，进而减小冲击电流，避免开机瞬间屏幕闪烁。另一方面，在最大灰阶电压v
gmp
一定时，还可以减小第一电压v
avdd
与最大灰阶电压v
gmp
之间的压差，那么，在设定第二电压v
reg_out
时，第二电压v
reg_out
与第一电压v
avdd
、最大灰阶电压v
gmp
之间的压差也可相应减小，如此一来，在第一子时段t11进入第二子时段t12或第二子时段t12进入第一子时段t11、以及在第二子时段t12进入显示阶段t2或显示阶段t2进入第二子时段t12时，可以减小数据线data上电压的跳变幅度，进而降低对屏幕的冲击，更大程度的改善屏幕闪屏问题。
48.在一种可行的实施方式中，v
reg_out
＞v
gmp
。如此设置，数据电压的时序可适用于更多现有驱动芯片所能支持的时序设定，而且，第二电压v
reg_out
介于第一电压v
avdd
与最大灰阶电压v
gmp
之间，可以进一步减小第二电压v
reg_out
与最大灰阶电压v
gmp
之间的压差，进而进一步避免因数据线data上电压跳变导致的屏幕闪屏。
49.进一步地，为保证第二电压v
reg_out
与最大灰阶电压v
gmp
之间具有足够小的压差，第二电压v
reg_out
与最大灰阶电压v
gmp
可以满足：v
reg_out-v
gmp
≤0.1v，以。
50.在一种可行的实施方式中，再次参见图1，显示面板还包括电源信号线pvdd，电源信号线pvdd用于向子像素1提供电源电压。
51.基于上述结构，如图4和图5所示，图4为本发明实施例所提供的驱动过程中的另一种信号时序图，图5为本发明实施例所提供的驱动方法的另一种流程图，上述步骤s1还包括在第一子时段t11不向电源信号线pvdd提供信号，步骤s2还包括在第二子时段t12向电源信号线pvdd提供电源电压v
power
。
52.需要说明的是，在本发明实施例的时序图中，当第一阶段t1位于显示阶段t2之前时，第一阶段t1之前各信号所标注的0v表示驱动芯片未向相应的信号线提供信号，当第一阶段t1位于显示阶段t2之后时，第一阶段t1之后各信号所标注的0v也表示驱动芯片未向相应的信号线提供信号。
53.需要说明的是，结合图12，显示装置中具体可以包括第一驱动芯片200和第二驱动芯片300两种驱动芯片，第一驱动芯片200用于向数据线data提供信号，第二驱动芯片300则用于向电源信号线pvdd提供信号。
54.在上述设置方式中，相较于第一驱动芯片200，第二驱动芯片300驱动时间较晚，在第二子时段t12才开始向电源信号线pvdd提供电源电压v
power
，这样可以避免在第一子时段t11显示面板中的子像素1就接收到电源电压，从而更大程度的避免子像素1发光，以更好的保证屏幕全黑。
55.在一种可行的实施方式中，再次参见图1，显示面板还包括发光控制信号线emit和
发光移位寄存电路2，其中，发光移位寄存电路2分别与第一帧开始信号线stv1、第一正时钟信号线ck1、第一负时钟信号线xck1和发光控制信号线emit电连接。发光移位寄存电路2用于在第一帧开始信号线stv1、第一正时钟信号线ck1和第一负时钟信号线xck1所提供的信号的作用下输出发光使能电平以控制子像素1发光，或者输出非发光使能电平以控制子像素1不发光。
56.基于上述结构，如图6和图7所示，图6为本发明实施例所提供的驱动过程中的再一种信号时序图，图7为本发明实施例所提供的驱动方法的再一种流程图，驱动方法还包括：在第一子时段t11和第二子时段t12，向第一帧开始信号线stv1提供第三电压v3、向第一正时钟信号线ck1提供第四电压v4以及向第一负时钟信号线xck1提供第五电压v5，以控制发光移位寄存电路2向发光控制信号线emit输出发光非使能电平。
57.需要说明的是，基于现有驱动芯片所能支持的时序设定，现有驱动芯片在第一阶段t1无法向发光移位寄存电路2对应的第一正时钟信号线ck1和第一负时钟信号线xck1提供时钟信号。为此，在本发明实施例中，通过设定第一正时钟信号线ck1和第一负时钟信号线xck1在第一阶段t1对应恒压信号的时序，可与现有驱动芯片的功能相匹配，进而更好的适用于当前的显示装置中。而且，在该种时序下，还可控制发光移位寄存电路2线在整个第一阶段t1输出发光非使能电平，以进一步保证显示面板中的子像素1在该阶段内无法正常发光，更大程度的保证在该阶段内屏幕全黑，避免屏幕闪烁。
58.进一步的，如图8所示，图8为本发明实施例所提供的发光移位寄存电路2的一种结构示意图，发光移位寄存电路2包括第一控制模块3、第二控制模块4、第三控制模块5和输出模块6。
59.其中，第一控制模块3分别与第一正时钟信号线ck1、第一负时钟信号线xck1、第一帧开始信号线stv1、第一固定电位信号线vgh、第三节点n3与第二节点n2电连接。
60.具体地，第一控制模块3可以包括第一晶体管m1、第二晶体管m2和第三晶体管m3，其中，第一晶体管m1的栅极与第一正时钟信号线ck1电连接，第一晶体管m1的第一极与第一帧开始信号线stv1电连接，第一晶体管m1的第二极与第二节点n2电连接。第二晶体管m2的栅极与第三节点n3电连接，第二晶体管m2的第一极与第一固定电位信号线vgh电连接。第三晶体管m3的栅极与第一负时钟信号线xck1电连接，第三晶体管m3的第一极与第二晶体管m2的第二极电连接，第三晶体管m3的第二极与第二节点n2电连接。
61.第二控制模块4分别与第一正时钟信号线ck1、第一帧开始信号线stv1、第二固定电位信号线vgl和第三节点n3电连接。
62.具体地，第二控制模块4可以包括第四晶体管m4、第五晶体管m5、第六晶体管m6和第七晶体管m7。其中，第四晶体管m4的栅极与第一正时钟信号线ck1电连接，第四晶体管m4的第一极与第一帧开始信号线stv1电连接。第五晶体管m5的栅极与第二固定电位信号线vgl电连接，第五晶体管m5的第一极与第三节点n3电连接。第六晶体管m6的栅极与第四晶体管m4的第二极电连接，第六晶体管m6的第一极与第一正时钟信号线ck1电连接。第七晶体管m7的栅极与第四晶体管m4的第二极电连接，第七晶体管m7的第一极与第六晶体管m6的第二极电连接，第七晶体管m7的第二极与第三节点n3电连接。
63.第三控制模块5分别与第一负时钟信号线xck1、第一固定电位信号线vgh、第三节点n3、第二节点n2和第一节点n1电连接。
64.具体地，第三控制模块5可以包括第一电容c1、第八晶体管m8、第九晶体管m9和第十晶体管m10。其中，第一电容c1的第一极板与第三节点n3电连接，第一电容c1的第二极板与第四节点n4电连接。第八晶体管m8的栅极与第三节点n3电连接，第八晶体管m8的第一极与第一负时钟信号线xck1电连接，第八晶体管m8的第二极与第四节点n4电连接。第九晶体管m9的栅极与第一负时钟信号线xck1电连接，第九晶体管m9的第一极与第四节点n4电连接，第九晶体管m9的第二极与第一节点n1电连接。第十晶体管m10的栅极与第二节点n2电连接，第十晶体管m10的第一极与第一固定电位信号线vgh电连接，第十晶体管m10的第二极与第一节点n1电连接。
65.输出模块6分别与第一节点n1、第二节点n2、第一固定电位信号线vgh和第二固定电位信号线vgl和发光控制信号线emit电连接。
66.具体地，输出模块6可以包括第十一晶体管m11和第十二晶体管m12。其中，第十一晶体管m11的栅极与第一节点n1电连接，第十一晶体管m11的第一极与第一固定电位信号线vgh电连接，第十一晶体管m11的第二极与发光控制信号线emit电连接。第十二晶体管m12的栅极与第二节点n2电连接，第十二晶体管m12的第一极与第二固定电位信号线vgl电连接，第十二晶体管m12的第二极与发光控制信号线emit电连接。
67.此外，发光移位寄存电路2还可以包括第二电容c2、第三电容c3和第四电容c4，其中第二电容c2的第一极板与第一固定电位信号线vgh电连接，第二电容c2的第二极板与第三节点n3电连接，第二电容c2用于稳定第三节点n3的电位。第三电容c3的第一极板与第一固定电位信号线vgh电连接，第三电容c3的第二极板与第一节点n1电连接，第三电容c3用于稳定第一节点n1的电位。第四电容c4的第一极板与第一负时钟信号线xck1电连接，第四电容c4的第二极板与第二节点n2电连接，第四电容c4用于稳定第二节点n2的电位。
68.基于上述结构，发光移位寄存电路2向发光控制信号线emit输出发光非使能电平的过程包括：
69.步骤k1：第一控制模块3在第三电压v3、第四电压v4和第五电压v5的作用下，向第二节点n2写入电压；第二控制模块4在第三电压v3和第四电压v4的作用下，向第三节点n3写入电压；第三控制模块5在第三节点n3的电压的作用下，向第一节点n1写入电压。
70.步骤k2：输出模块6在第一节点n1的电压的作用下，将第一固定电位信号线vgh提供的第一固定电位信号输出至发光控制信号线emit，以实现向发光控制信号线emit输出发光非使能电平，从而保证显示面板中的子像素1在发光非使能电平的作用下不发光，保证屏幕处于全黑状态。
71.进一步地，发光移位寄存电路2包括多个晶体管，如第一晶体管m1～第十一晶体管m11。
72.在一种可行的实施方式中，参见图6，第三电压v3为晶体管的非使能电压、第四电压v4和第五电压v5分别为晶体管的使能电压。以多个晶体管均为p型晶体管为例，第三电压v3为高电压，一般大于0v，第四电压v4和第五电压v5分别为低电压，一般小于0v。
73.结合图8，在第一阶段t1，当第三电压v3为高电压，第四电压v4和第五电压v5分别为低电压时，第一晶体管m1导通，将高电压写入第二节点n2，控制第十二晶体管m12截止。同时，第五晶体管m5导通，将第二固定电位信号线vgl提供的低电压写入第三节点n3，控制第八晶体管m8导通，将第一负时钟信号线xck1提供的低电压写入第四节点n4，与此同时，第九
晶体管m9响应第一负时钟信号线xck1提供的低电压导通，将第四节点n4的低电压写入第一节点n1，控制第十一晶体管m11导通，将第第一固定电位信号线vgh提供的高电位(发光非使能电平)传输至发光控制信号线emit中。
74.或者，在另一种可行的实施方式中，如图9所示，图9为本发明实施例所提供的驱动过程中的又一种信号时序图，第三电压v3为晶体管的非使能电压，第四电压v4为非使能电压，第五电压v5为使能电压。以多个晶体管均为p型晶体管为例，第三电压v3和第四电压v4分别为高电压，一般大于0v，第五电压v5为低电压，一般小于0v。
75.以多个晶体管均为p型晶体管为例，结合图8，在第一阶段t1，当第三电压v3和第四电压v4分别为高电压，第五电压v5为低电压时，第三节点n3和第四电位浮接，基于该电路结构，第三节点n3和第四电位会维持在第一固定电压和第二固定电压之间的且小于0的低电压上。此时，第八晶体管m8响应第三节点n3的低电压导通，将第一负时钟信号线xck1提供的低电压写入第四节点n4，同时，第九晶体管m9响应第一负时钟信号线xck1提供的低电位导通，进而将第四节点n4的低电压写入第一节点n1，控制第十一晶体管m11导通，将第一固定电位信号线vgh提供的高电位(发光非使能电平)传输至发光控制信号线emit中。
76.再或者，在另一种可行的实施方式中，如图10所示，图10为本发明实施例所提供的驱动过程中的又一种信号时序图，第三电压v3为晶体管的非使能电压，第四电压v4和第五电压v5分别为0v。
77.以多个晶体管均为p型晶体管为例，晶体管的阈值电压vth一般在-1v～-2v之间，结合图8，在第一阶段t1，当第三电压v3为高电压，第四电压v4和第五电压v5分别为0v时，基于该电路结构，第三节点n3为小于0v的低电位，第四节点n4接近0v，第九晶体管m9处于开关临界状态，此时，第十一晶体管m11的栅源电压小于其阈值电压，第十一晶体管m11导通，将第一固定电位信号线vgh提供的高电位(发光非使能电平)传输至发光控制信号线emit中。
78.再或者，在另一种可行的实施方式中，如图11所示，图11为本发明实施例所提供的驱动过程中的又一种信号时序图，第三电压v3和第四电压v4分别为晶体管的非使能电压，第五电压v5为0v。
79.以多个晶体管均为p型晶体管为例，结合图8，在第一阶段t1，当第三电压v3和第四电压v4分别为高电压，第五电压v5为0v时，基于该电路结构，第三节点n3和第四电位浮接，维持在一个第一固定电位和第二固定电位之间的一个电位，第九晶体管m9处于开关临界状态，控制第十一晶体管m11的栅源电压小于其阈值电压，第十一晶体管m11导通，将第一固定电位信号线vgh提供的高电位(发光非使能电平)传输至发光控制信号线emit中。
80.在一种可行的实施方式中，再次参见图1，显示面板还包括扫描信号线scan和扫描移位寄存电路7，其中，扫描信号线scan与子像素1电连接，扫描移位寄存电路7分别与第二帧开始信号线stv2、第二正时钟信号线ck2和第二负时钟信号线xck2电连接，扫描移位寄存电路7用于向扫描信号线scan提供扫描电压，进而将其传输至子像素1中。
81.基于现有驱动芯片所能支持的时序设定，在本发明实施例中，参见图6、图9～图11，在第一子时段t11和第二子时段t12，可以向第二帧开始信号线stv2、第二正时钟信号线ck2和第二负时钟信号线xck2分别提供正常信号，如正常的时钟信号。受限于数据线data、电源信号线pvdd和发光控制信号线emit上传输的信号，此时仍能保证子像素1在第一阶段t1不发光，使屏幕维持全黑状态。
82.基于同一发明构思，本发明实施例还提供一种显示装置，如图12所示，图12为本发明实施例所提供的显示装置的一种结构示意图，该显示装置包括显示面板100和第一驱动芯200，其中，显示面板100包括数据线data，第一驱动芯片200与数据线data电连接。
83.结合图2，显示面板100的驱动过程包括第一阶段t1和显示阶段t2，第一阶段t1位于显示阶段t2之前或之后，第一阶段t1包括第一子时段t11和第二子时段t12，第二子时段t12位于第一子时段t11与显示阶段t2之间。
84.第一驱动芯片200用于：在第一子时段t11向数据线data提供第一电压v
avdd
，第一电压v
avdd
大于或等于显示面板100在显示阶段t2所需的最大正性电压v
gh
；在第二子时段t12向数据线data提供第二电压v
reg_out
，第二电压v
reg_out
小于第一电压v
avdd
且大于或等于显示面板100在显示阶段t2对应的最大灰阶电压v
gmp
。
85.在本发明实施例中，第一电压v
avdd
大于最大灰阶电压v
gmp
，第二电压v
reg_out
大于或等于最大灰阶电压v
gmp
，因此，在整个第一阶段t1，数据线data所接收的电压均大于或等于最大灰阶电压v
gmp
，从而保证显示面板屏幕全黑，不会出现人眼可识别到的亮屏现象。
86.而且，在第一子时段t11向数据线data提供一个大于最大正性电压v
gh
的第一电压v
avdd
，既可以满足现有驱动芯片所能支持的时序设定，与现有驱动芯片所能实现的功能相匹配，使第一驱动芯片100的可选择范围更广。而且还可以保证后续显示面板所需的全部正性电压均能够由该第一电压v
avdd
衍生而来，保证显示面板正常功能的实现。而在第一电压v
avdd
与最大灰阶电压v
gmp
压差一定的情况下，在第二子时段t12通过向数据线data提供一个小于第一电压v
avdd
的第二电压v
reg_out
，可以减小第二电压v
reg_out
与最大灰阶电压v
gmp
之间的压差，那么，在由第二子时段t12进入显示阶段t2或是由显示阶段t2进入第二子时段t12时，数据线data上的电压跳变幅度不会太大，可以减小冲击电流，进而降低电压跳变对屏幕的冲击，进一步避免瞬间屏幕闪屏问题。
87.进一步地，结合图5，再次参见图12，显示面板100还包括电源信号线pvdd。显示装置还包括第二驱动芯片300，第二驱动芯片300与电源信号线pvdd电连接，第二驱动芯片300用于：在第一子时段t11不向电源信号线pvdd提供信号，在第二子时段t12向电源信号线pvdd提供电源电压v
power
。
88.在上述设置方式中，相较于第一驱动芯片200，第二驱动芯片300驱动时间较晚，在第二子时段t12才开始向电源信号线pvdd提供电源电压v
power
，这样可以避免在第一子时段t11显示面板100中的子像素1接收到电源电压，更大程度的避免子像素1发光，以更好的保证屏幕全黑。
89.进一步地，结合图6、图9～图11，再次参见图12，显示面板100还包括发光控制信号线emit和发光移位寄存电路2。其中，发光移位寄存电路2分别与第一帧开始信号线stv1、第一正时钟信号线ck1、第一负时钟信号线xck1和发光控制信号线emit电连接。
90.第一驱动芯片200还与第一帧开始信号线stv1、第一正时钟信号线ck1和第一负时钟信号线xck1电连接，还用于：在第一子时段t11和第二子时段t12，向第一帧开始信号线stv1提供第三电压v3、向第一正时钟信号线ck1提供第四电压v4以及向第一负时钟信号线xck1提供第五电压v5，以控制发光移位寄存电路2向发光控制信号线emit输出发光非使能电平。
91.在上述设置方式中，还可控制发光移位寄存电路2线在整个第一阶段t1输出发光
非使能电平，以进一步保证显示面板100中的子像素1在该阶段内无法正常发光，更大程度的保证在该阶段内屏幕全黑，避免屏幕闪烁。
92.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
93.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。