移位寄存器、栅极驱动电路、显示面板及电子设备的制作方法

本技术涉及显示，尤其涉及一种移位寄存器、栅极驱动电路、显示面板及电子设备。

背景技术：

1、随着显示技术的不断发展，越来越多具有显示功能的电子设备被广泛应用于人们的日常生活及工作当中，为人们的日常生活及工作带来了巨大的便利。

2、电子设备实现显示功能的主要部件是显示面板。其中，通过显示面板中的栅极驱动电路输出驱动信号，并利用发光控制信号线、扫描线等信号线将驱动信号传输至像素阵列中的像素电路，可以控制像素阵列进行画面的显示。在相关技术中，驱动电路通常包括多个级联的移位寄存器，上一级移位寄存器将输出信号作为驱动信号传输至信号线的同时，会将输出信号作为输入信号传输至下一级移位寄存器，以控制下一级移位寄存器输出驱动信号。

3、但是，现有的移位寄存器输出的输出信号容易出现不稳定的问题，输出信号的稳定性出现偏差经常会导致电路逻辑出现错误，最终导致驱动异常。所以，需要一种结构简单、且稳定性较高的电路架构。

技术实现思路

1、为了解决上述技术问题，本技术提供一种移位寄存器、栅极驱动电路、显示面板及电子设备。

2、第一方面，本技术实施例提供一种移位寄存器，该移位寄存器包括节点控制模块，与第一电平信号接收端、第二电平信号接收端、第一节点和第二节点电连接；输入模块，与第一时钟信号端、触发信号输入端和第二节点电连接；输出模块，与第一电平信号接收端、第二电平信号接收端、第一节点、第三节点和驱动信号输出端电连接；第一稳压模块，与第一节点、第四节点和第二电平信号接收端电连接；第二稳压模块，与第二节点、第三节点、第四节点、第二时钟信号端电连接；输入模块用于接收触发信号输入端的输入信号，并响应于第一时钟信号端接收的第一时钟信号而控制第二节点的信号；节点控制模块用于接收第一电平信号接收端接收的第一电平信号和第二电平信号接收端接收的第二电平信号，并响应于第二节点的信号，控制第一节点的信号；输出模块用于接收第二电平信号接收端接收的第二电平信号，并响应于第一节点的信号，控制所述驱动信号输出端输出的信号；或者，输出模块用于接收第一电平信号接收端的第一电平信号，并响应于第三节点的信号，控制驱动信号输出端输出的信号；第一稳压模块用于接收第二电平信号接收端接收的第二电平信号，并响应于第一节点的信号，控制第四节点的信号；第二稳压模块用于接收第二节点的信号，并响应于第二时钟信号端接收的第二时钟信号，控制第三节点的信号；其中，第一电平信号为低电平信号，第二电平信号为高电平信号；当驱动信号输出端输出的信号为低电平信号时，第三节点的信号的电位小于第一电平信号接收端接收的第一电平信号的电位；或者，第二稳压模块用于接收第四节点的信号，控制第三节点的信号，以使第三节点的信号的电位与第一节点的信号的电位相反。

3、由于第三节点的电位会影响输出信号，所以通过第二稳压模块控制第三节点的信号，使得当驱动信号输出端输出的信号为低电平时，第三节点的信号的电位低于第一电平信号接收端接收的低电平的电位，进而使得驱动信号输出端输出的信号为第一电平信号接收端接收的低电平，避免由于输出模块内晶体管的阈值损耗，输出模块从第一电平信号接收端接收的第一电平信号，无法传输至控制驱动信号输出端，进而影响信号的输出。此外，当第一节点的信号为高电平时，由于第二稳压模块的控制使得第三节点的信号为低电平，当第一节点的信号为低电平时，第一节点的电位控制第一稳压模块，以使第一稳压模块控制第二稳压模块将第三节点的电位调节为与第一节点相反的电位，即第一节点和第三节点的电位始终相反，可以使得驱动信号输出端输出第一电平信号或第二电平信号，不会存在第一节点和第三节点相位相同，使得驱动信号输出端无信号输出，即存在悬空点，也就是说，不论哪个时刻阶段，第一节点和第三节点的相互配合使得驱动信号输出端一直有信号输出，而不会存在悬空点，这样一来，可以避免驱动信号输出端out的输出信号受到负载的影响，引起的电路不稳定。

4、在一些可能实现的方式中，节点控制模块包括：第一控制单元，与第一电平信号接收端、第一节点和第二节点电连接；第二控制单元，与第二电平信号接收端、第一节点和第二节点电连接；第一控制单元用于接收第一电平信号接收端的第一电平信号，并响应于第二节点的信号，控制第一节点的信号；或者，第二控制单元用于接收第二电平信号接收端接收的第二电平信号，并响应于第二节点的信号，控制第一节点的信号。即分别通过独立的单元对第一节点进行控制，当第一节点需要第一电平信号时，则通过第一控制单元向第一节点传输第一电平信号；当第一节点需要第二电平信号时，则通过第二控制单元向第一节点传输第二电平信号，避免了信号的干扰，使得第一节点的信号更加的稳定。

5、在一些可能实现的方式中，在上述节点控制模块包括第一控制单元的基础上，第一控制单元包括至少一个有源层为氧化物半导体的晶体管，例如以igzo作为有源层的晶体管，由于igzo晶体管具有漏电流小的优点，所以，通过第一控制单元向第一节点提供低电平时，可以保证第一节点的信号稳定，进而保证驱动信号输出端输出信号较稳定。当驱动信号输出端输出的信号为发光控制信号时，由于像素电路中的发光控制晶体管在接收到低电平时导通，显示单元显示；在接收到高电平时截止，显示单元不显示，也就是说，驱动信号输出端输出的发光控制信号为高电平时，发光控制晶体管截止，显示单元不显示；驱动信号输出端输出的信号为低电平时，发光控制晶体管导通，显示单元显示；又由于第一控制单元向第一节点提供低电平时，驱动信号输出端输出的发光控制信号为高电平信号，因此，当驱动信号输出端输出的高电平信号稳定，可以保证像素电路中的发光控制晶体管可以彻底的截止，避免了亮屏的发生。

6、在一些可能实现的方式中，移位寄存器还包括：保护模块，位于第二节点和第三节点之间，以及位于第二节点和第二稳压模块之间，且与第一电平信号接收端电连接；保护模块用于阻止第三节点的信号传输至第二节点，避免输入模块受到高的vds偏置。

7、在一些可能实现的方式中，输入模块包括第一晶体管；第一晶体管的栅极与第一时钟信号端电连接，第一晶体管的第一极与触发信号输入端电连接，第一晶体管的第二极与第二节点电连接。当然，输入模块具体结构并不限于此，本领域技术人员可以根据实际情况进行设置，只要保证输入信号的正常输入即可。当输入模块仅包括一个晶体管时，结构简单。

8、在一些可能实现的方式中，在上述节点控制模块包括第一控制单元的基础上，第一控制单元包括第二晶体管；第二晶体管的栅极与第二节点电连接，第二晶体管的第一极与第一电平信号接收端电连接，第二晶体管的第二极与第一节点电连接。当然，第一控制单元具体结构并不限于此，本领域技术人员可以根据实际情况进行设置。当第一控制单元仅包括一个晶体管时，结构简单。

9、在一些可能实现的方式中，在上述节点控制模块包括第二控制单元的基础上，第二控制单元包括第三晶体管；第三晶体管的栅极与第二节点电连接，第三晶体管的第一极与第二电平信号接收端电连接，第三晶体管的第二极与第一节点电连接。当然，第二控制单元具体结构并不限于此，本领域技术人员可以根据实际情况进行设置，只要保证输入信号的正常输入即可。当第二控制单元仅包括一个晶体管时，结构简单。

10、在一些可能实现的方式中，第一稳压模块包括第四晶体管；第四晶体管的栅极与第一节点电连接，第四晶体管的第一极与第二电平信号接收端电连接，第四晶体管的第二极与第四节点电连接。当然，第一稳压模块具体结构并不限于此，本领域技术人员可以根据实际情况进行设置。当第一稳压模块仅包括一个晶体管时，结构简单。

11、在一些可能实现的方式中，第二稳压模块包括第五晶体管和第一电容；第五晶体管的栅极与第三节点电连接，第五晶体管的第一极与第二时钟信号端电连接，第五晶体管的第二极分别与第一电容的第二极以及第四节点电连接，第一电容的第一极分别与第二节点和第三节点电连接。第五晶体管和第一电容构成电容耦合下拉结构，使得当驱动信号输出端输出的信号为低电平时，第三节点的信号的电位低于第一电平信号接收端接收的低电平的电位，进而使得驱动信号输出端输出的信号为第一电平信号接收端接收的低电平。当第一节点的信号为低电平时，第一节点的电位控制第一稳压模块，使通过第一稳压模块将高电平信号写入到第四节点，由于第一电容的稳压作用，使得第三节点(高电平)与第一节点n1(低电平)相反的电位，这样一来，第三节点与第一节点的电位可以始终相反，可以使得驱动信号输出端输出第一电平信号或第二电平信号，不会存在第一节点和第三节点相位相同，使得驱动信号输出端无信号输出，即存在悬空点。

12、在一些可能实现的方式中，在上述移位寄存器还包括保护模块的基础上，保护模块包括第六晶体管；第六晶体管的栅极与第一电平信号接收端电连接，第六晶体管的第一极与第二节点电连接，第六晶体管的第二极分别与第三节点和第二稳压模块电连接。

13、在一些可能实现的方式中，输出模块包括第二电容、第七晶体管和第八晶体管；第七晶体管的栅极、第二电容的第一极均与第一节点电连接，第七晶体管的第一极、第二电容的第二极均与第二电平信号接收端电连接，第七晶体管的第二极、第八晶体管的第二极均与驱动信号输出端电连接，第八晶体管的栅极与第三节点电连接，第八晶体管的第一极与第一电平信号接收端电连接，结构简单，且保证驱动信号输出端输出信号的稳定性。

14、在一些可能实现的方式中，输入模块、第一稳压模块、第二稳压模块和输出模块中的至少一者中包括至少一个有源层为硅的晶体管，当移位寄存器结合了氧化物半导体的晶体管和低温多晶硅晶体管时，具有较强的驱动能力和低功耗等特点。

15、在一些可能实现的方式中，当节点控制模块包括有源层为氧化物半导体的晶体管时，氧化物半导体的晶体管为n型晶体管；当输入模块、第一稳压模块、第二稳压模块和输出模块中的至少一者中包括至少一个有源层为硅的晶体管时，有源层为硅的晶体管为p型晶体管，n型晶体管和p型晶体管的结合，将有效减少移位寄存器asg所需的薄膜晶体管个数，使得移位寄存器的结构更加的简单，有利于实现更窄边框的面板设计。

16、第二方面，本技术实施例还提供一种栅极驱动电路，包括相互级联的n个第一方面所述的移位寄存器，n≥2。

17、该栅极驱动电路具有两种功能，既可以提供控制发光支路上的发光控制晶体管的开启或关断的发光控制信号，又可以提供控制扫描信号。即，该栅极驱动电路既可以为发光控制驱动电路，也可以为扫描驱动电路，当发光控制驱动电路和扫描驱动电路均为该栅极驱动电路时，发光控制驱动电路和扫描驱动电路的结构相同，通过改变首级电路的输入信号，在不改变时钟信号的前提下，即能够产生两种不同的像素电路的驱动信号(发光控制信号或扫描信号)。且由于发光控制驱动电路和扫描驱动电路的结构相同，需要的时钟信号也相同，因此，可以复用时钟信号线，这样一来，可以减少时钟信号线的数量，有利于显示面板的窄边框设计，且可以减少显示驱动芯片内为时钟信号线提供时钟信号的时钟控制模块的数量，降低显示驱动芯片的设计成本。

18、第三方面，本技术实施例还提供一种显示面板，包括至少一个第二方面所述的栅极驱动电路，具有第二方面的栅极驱动电路的所有效果。

19、在一些可能实现的方式中，包括至少两个栅极驱动电路，其中一个栅极驱动电路为发光控制驱动电路，另一个栅极驱动电路为扫描驱动电路；发光控制驱动电路电连接的时钟信号线复用为扫描驱动电路的时钟信号线。

20、第四方面，本技术实施例还提供一种电子设备，包括如第三方面所述的显示面板，具有第三方面的栅极驱动电路的所有效果。