显示基板、显示装置的制作方法

1.本公开实施例涉及但不限于显示技术领域，具体涉及一种显示基板、显示装置。


背景技术：

2.随着mled(包括mini-led和micro-led)技术的逐步深入发展，未来将会在手机、平板电脑、智能手表、车载显示和笔记本电脑等大众消费产品上应用起来，mled在对比度和亮度方面相较薄膜晶体管液晶显示器(thin film transistor-liquid crystal display，简写为tft-lcd)和主动矩阵式有机发光二极管(active matrix organic light emitting diode，简写为amled)有着更明显的优势，被认为是最具竞争力的下一代显示技术。
3.对于高分辨率以及拼接屏的显示产品，为了节省布线空间，通常采用多路复用电路对显示产品进行驱动，当数据信号驱动电路采用多路复用电路时，在多路复用电路中对同一个数据信号线输出的数据信号由高电平切换为低电平时，存在低电平数据信号无法正常写入像素驱动电路的情况，从而导致数据信号写入异常。


技术实现要素：

4.本技术实施例所要解决的问题是，提供一种显示基板、显示装置，以解决现有显示产品数据信号写入异常的技术问题。
5.为了解决上述技术问题，本公开实施例提供了一种显示基板，复位电路、n条数据信号线、数据初始信号线和z条复用信号线；
6.所述复位电路，分别与z条复用信号线、数据初始信号线和n条数据信号线电连接，设置为在所述z条复用信号线的控制下，向n条数据信号线提供数据初始信号线的信号，n和z为大于或者等于2的正整数。
7.在示例性实施方式中，显示基板还包括多路复用电路、和k条数据输出线，k＝n/z，n为z的整数倍；
8.所述多路复用电路，分别与n条数据信号线、z条复用信号线和k条数据输出线连接，设置为在z条复用信号线的控制下，将k条数据输出线的数据信号分时输出至n条数据信号线。
9.在示例性实施方式中，所述多路复用电路包括k个复用子电路，所述复位电路包括k个复位子电路；
10.第s个复用子电路与第z(s-1)+1条数据信号线至第zs条数据信号线、第s条数据输出线和z条复用信号线电连接，1≤s≤k；
11.第s个复位子电路与第z(s-1)+1条数据信号线至第zs条数据信号线、数据初始信号线和z条复用信号线电连接。
12.在示例性实施方式中，所述z的值为2，所述复用信号线包括第一复用信号线和第二复用信号线，所述多路复用电路包括k个第一复用晶体管和k个第二复用晶体管，所述复位电路包括k个第一复位晶体管和k个第二复位晶体管；
13.第s个复用子电路包括第s个第一复用晶体管和第s个第二复用晶体管，第s个第一复用晶体管的控制极与第一复用信号线电连接，第s个第一复用晶体管的第一极与第2s-1条数据信号线电连接，第s个第一复用晶体管的第二极与第s条数据输出线电连接；第s个第二复用晶体管的控制极与第二复用信号线电连接，第s个第二复用晶体管的第一极与第2s条数据信号线电连接，第s个第二复用晶体管的第二极与第s条数据输出线电连接；
14.第s个复位子电路包括第s个第一复位晶体管和第s个第二复位晶体管，第s个第一复位晶体管的控制极与第一复用信号线电连接，第s个第一复位晶体管的第一极与第2s条数据信号线电连接，第s个第一复位晶体管的第二极与数据初始信号线电连接；第s个第二复位晶体管的控制极与第二复用信号线电连接，第s个第二复位晶体管的第一极与第2s-1条数据信号线电连接，第s个第二复位晶体管的第二极与数据初始信号线电连接。
15.在示例性实施方式中，所述z的值为3，所述复用信号线包括第一复用信号线、第二复用信号线和第三复用信号线，所述多路复用电路包括k个第一复用晶体管、k个第二复用晶体管和k个第三复用晶体管，所述复位电路包括k个第一复位晶体管、k个第二复位晶体管和k个第三复位晶体管；
16.第s个复用子电路包括第s个第一复用晶体管、第s个第二复用晶体管和第s个第三复用晶体管，第s个第一复用晶体管的控制极与第一复用信号线电连接，第s个第一复用晶体管的第一极与第3s-2条数据信号线电连接，第s个第一复用晶体管的第二极与第s条数据输出线电连接；第s个第二复用晶体管的控制极与第二复用信号线电连接，第s个第二复用晶体管的第一极与第3s-1条数据信号线电连接，第s个第二复用晶体管的第二极与第s条数据输出线电连接；第s个第三复用晶体管的控制极与第三复用信号线电连接，第s个第三复用晶体管的第一极与第3s条数据信号线电连接，第s个第三复用晶体管的第二极与第s条数据输出线电连接；
17.第s个复位子电路包括第s个第一复位晶体管、第s个第二复位晶体管和第s个第三复位晶体管，第s个第一复位晶体管的控制极与第一复用信号线电连接，第s个第一复位晶体管的第一极与第3s-1条数据信号线电连接，第s个第一复位晶体管的第二极与数据初始信号线电连接；第s个第二复位晶体管的控制极与第二复用信号线电连接，第s个第二复位晶体管的第一极与第3s条数据信号线电连接，第s个第二复位晶体管的第二极与数据初始信号线电连接；第s个第三复位晶体管的控制极与第三复用信号线电连接，第s个第三复位晶体管的第一极与第3s-2条数据信号线电连接，第s个第三复位晶体管的第二极与数据初始信号线电连接。
18.在示例性实施方式中，显示基板还包括m行n列的像素单元，每个像素单元包括：发光元件和设置为驱动所述发光元件发光的像素驱动电路，所述像素驱动电路包括：数据信号端；
19.第i条数据信号线位于第i列像素单元的一侧，第i列像素单元的像素驱动电路的数据信号端与第i条数据信号线电连接，1≤i≤n。
20.在示例性实施方式中，显示基板还包括扫描驱动电路、复位驱动电路、m行扫描信号线、m行复位信号线；所述像素驱动电路还包括：复位信号端和扫描信号端；
21.所述扫描驱动电路包括：m个扫描移位寄存器，第j个扫描移位寄存器的输出端与第j行扫描信号线连接，1≤j≤m；
22.所述复位驱动电路包括：m个复位移位寄存器，第j个复位移位寄存器的输出端与第j行复位信号线电连接；
23.对于第j行中每个像素单元的像素驱动电路，扫描信号端与第j行扫描信号线电连接，复位信号端与第j行复位信号线电连接。
24.在示例性实施方式中，所述像素驱动电路包括：复位子电路、写入子电路、补偿子电路、驱动子电路和发光子电路；
25.复位子电路，分别与初始信号端、复位信号端、第一节点和发光元件的第一极连接，设置为在复位信号端的控制下将初始信号端的初始信号写入第一节点和发光元件的第一极；
26.写入子电路，分别与扫描信号端、数据信号端和第三节点连接，设置为在扫描信号端的控制下，将数据信号端的信号写入第三节点；
27.补偿子电路，分别与第一电源端、扫描信号端、第一节点和第二节点连接，设置为在扫描信号端的控制下，向第一节点提供第二节点的信号，直至第一节点的信号满足阈值条件；
28.驱动子电路，分别与第一节点、第二节点和第三节点连接，设置为根据第一节点和第三节点的信号，向第二节点提供驱动电流；
29.发光子电路，分别与第一电源端、第二节点、第三节点、发光信号端和发光元件的第一极连接，设置为在发光信号端的控制下，将第一电源端的信号写入第三节点，将第二电源端的信号写入发光元件的第一极；
30.所述发光元件的第二极与第二电源端连接。
31.在示例性实施方式中，所述复位子电路包括第一晶体管和第七晶体管；
32.所述第一晶体管的控制极与复位信号端连接，所述第一晶体管的第一极与初始信号端连接，所述第一晶体管的第二极与第一节点连接；
33.所述第七晶体管的控制极与复位信号端连接，所述第七晶体管的第一极与初始信号端连接，所述第七晶体管的第二极与发光元件的第一极连接。
34.在示例性实施方式中，所述写入子电路包括第四晶体管；
35.所述第四晶体管的控制极与扫描信号端连接，所述第四晶体管的第一极与数据信号端连接，所述第四晶体管的第二极与第三节点连接。
36.在示例性实施方式中，所述补偿子电路包括第二晶体管和第一电容；
37.所述第二晶体管的控制极与扫描信号端连接，所述第二晶体管的第一极与第一节点连接，所述第二晶体管的第二极与第二节点连接；
38.所述第一电容的第一端与第一电源端连接，所述第一电容的第二端与第一节点连接。
39.在示例性实施方式中，所述驱动子电路包括第三晶体管；
40.所述第三晶体管的控制极与第一节点连接，所述第三晶体管的第一极与第三节点连接，所述第三晶体管的第二极与第二节点连接。
41.在示例性实施方式中，所述发光子电路包括第五晶体管和第六晶体管；
42.所述第五晶体管的控制极与发光信号端连接，所述第五晶体管的第一极与第一电源端连接，所述第五晶体管的第二极与第三节点连接；
43.所述第六晶体管的控制极与发光信号端连接，所述第六晶体管的第一极与第二节点连接，所述第六晶体管的第二极与发光元件的第一极连接。
44.在示例性实施方式中，所述复位子电路包括第一晶体管和第七晶体管；所述写入子电路包括第四晶体管；所述补偿子电路包括第二晶体管和第一电容；所述驱动子电路包括第三晶体管；所述发光子电路包括第五晶体管和第六晶体管；
45.所述第一晶体管的控制极与复位信号端连接，所述第一晶体管的第一极与初始信号端连接，所述第一晶体管的第二极与第一节点连接；
46.所述第七晶体管的控制极与复位信号端连接，所述第七晶体管的第一极与初始信号端连接，所述第七晶体管的第二极与发光元件的第一极连接；
47.所述第四晶体管的控制极与扫描信号端连接，所述第四晶体管的第一极与数据信号端连接，所述第四晶体管的第二极与第三节点连接；
48.所述第二晶体管的控制极与扫描信号端连接，所述第二晶体管的第一极与第一节点连接，所述第二晶体管的第二极与第二节点连接；
49.所述第一电容的第一端与第一电源端连接，所述第一电容的第二端与第一节点连接；
50.所述第三晶体管的控制极与第一节点连接，所述第三晶体管的第一极与第三节点连接，所述第三晶体管的第二极与第二节点连接；
51.所述第五晶体管的控制极与发光信号端连接，所述第五晶体管的第一极与第一电源端连接，所述第五晶体管的第二极与第三节点连接；
52.所述第六晶体管的控制极与发光信号端连接，所述第六晶体管的第一极与第二节点连接，所述第六晶体管的第二极与发光元件的第一极连接。
53.在示例性实施方式中，所述第一晶体管至第七晶体管的类型为p型晶体管或n型晶体管，或者所述第一晶体管至第七晶体管的类型包括p型晶体管和n型晶体管。
54.第二方面，本公开还提供了一种显示装置，包括上述任一实施例所述的显示基板。
55.本公开实施例提供的显示基板包括复位电路、n条数据信号线、数据初始信号线和z条复用信号线，复位电路设置为在z条复用信号线的控制下，向n条数据信号线提供数据初始信号线的信号。本公开实施例提供的显示基板，克服了现有技术中数据信号写入异常的技术问题。
56.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
57.附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
58.图1所示为一种显示装置的结构示意图；
59.图2所示为一种示例性实施例提供的显示基板的结构示意图；
60.图3a所示为一种示例性实施例提供的多路复用电路的等效电路图；
61.图3b所示为一种示例性实施例提供的多路复用电路的等效电路图；
62.图4a所示为一种示例性实施例提供的像素驱动电路的结构示意图；
63.图4b所示为一种示例性实施例提供的像素驱动电路的等效电路图；
64.图5所示为本公开一种示例性实施例提供的显示基板的工作时序图。
具体实施方式
65.本公开中的实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是实现方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
66.在附图中，有时为了明确起见，可能夸大表示了构成要素的大小、层的厚度或区域。因此，本公开的任意一个实现方式并不一定限定于图中所示尺寸，附图中部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的任意一个实现方式不局限于附图所示的形状或数值等。
67.本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
68.在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述实施方式和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系可根据描述的构成要素的方向进行适当地改变。因此，不局限于在文中说明的词句，根据情况可以适当地更换。
69.在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
70.在本公开中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(或称漏电极端子、漏连接区域或漏电极)与源电极(或称源电极端子、源连接区域或源电极)之间具有沟道区，并且电流能够流过漏电极、沟道区以及源电极。在本公开中，沟道区是指电流主要流过的区域。
71.在本公开中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况下，“源电极”及“漏电极”的功能有时可以互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。在本公开中，控制极可以为栅极。
72.在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”例如可以是电极或布线，或者是晶体管等开关元件，或者是电阻器、电感器或电容器等其它功能元件等。
73.图1所示为一种显示装置的结构示意图，显示基板可以包括时序控制器、数据信号驱动电路、扫描信号驱动电路、发光信号驱动电路和像素阵列，时序控制器分别与数据信号
驱动电路、扫描信号驱动电路和发光信号驱动电路连接，数据信号驱动电路分别与多个数据信号线(d1到dn)连接，扫描信号驱动电路分别与多个扫描信号线(g1到gm)连接，发光信号驱动电路分别与多个发光信号线(e1到eo)连接。像素阵列可以包括多个子像素pxij，i和j可以是自然数，至少一个子像素pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路可以分别与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据信号驱动电路的规格的灰度值和控制信号提供到数据信号驱动电路，可以将适合于扫描信号驱动电路的规格的时钟信号、扫描起始信号等提供到扫描信号驱动电路，可以将适合于发光信号驱动电路的规格的时钟信号、发射停止信号等提供到发光信号驱动电路。数据信号驱动电路可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线d1、d2、d3、
……
和dn的数据电压。例如，数据信号驱动电路可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线d1至dn，n可以是自然数。扫描信号驱动电路可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线g1、g2、g3、
……
和gm的扫描信号。例如，扫描信号驱动电路可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线g1至gm。例如，扫描信号驱动电路可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光信号驱动电路可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线e1、e2、e3、
……
和eo的发射信号。例如，发光信号驱动电路可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线e1至eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
74.为解决现有显示产品数据信号写入异常的技术问题，本公开实施例提供了一种显示基板，如图2和图3所示，显示基板可以包括复位电路30、n条数据信号线d1至dn、数据初始信号线vinit和z条复用信号线mux(1)至mux(z)；
75.复位电路，分别与z条复用信号线mux(1)至mux(z)、数据初始信号线vinit和n条数据信号线d1至dn电连接，设置为在z条复用信号线的控制下，向n条数据信号线提供数据初始信号线vinit的信号，n和z为大于或者等于2的正整数。
76.本公开实施例提供的显示基板包括复位电路、n条数据信号线、数据初始信号线和z条复用信号线，复位电路设置为在z条复用信号线的控制下，向n条数据信号线提供数据初始信号线的信号。本公开实施例提供的显示基板，克服了现有技术中数据信号写入异常的技术问题。
77.在示例性实施方式中，如图2和图3所示，显示基板还可以包括m行n列的像素单元10，每个像素单元10包括：发光元件和设置为驱动所述发光元件发光的像素驱动电路11，所述像素驱动电路11包括：数据信号端；
78.第i条数据信号线位于第i列像素单元的一侧，第i列像素单元的像素驱动电路的数据信号端与第i条数据信号线电连接，1≤i≤n。
79.图2为一种示例性实施例提供的种显示基板的结构示意图，图3为一种示例性实施例提供的多路复用电路的等效电路图；图4a所示为一种示例性实施例提供的像素驱动电路
的结构示意图；图4b所示为一种示例性实施例提供的像素驱动电路等效电路图；图5所示为本公开示一种示例性实施例提供的显示基板的工作时序图。
80.如图2所示，显示基板可以包括复位电路30、阵列排布的像素单元10(m行n列的阵列)、数据初始信号线vinit、z条复用信号线mux(1)至mux(z)，每个像素单元10包括发光元件和设置为驱动发光元件发光的像素驱动电路11；像素驱动电路11可以包括：数据信号端；复位电路30与数据初始信号线vinit、z条复用信号线、n列像素单元的数据信号端连接，设置为在z条复用信号线的控制下，根据数据初始信号线vinit的复位信号对n列像素单元的像素驱动电路的数据信号端进行复位。
81.在示例性实施方式中，如图2所示，本公开实施例提供的显示基板还可以包括多路复用电路20和k条数据输出线dt1至dtk，k＝n/z，n和z为大于或者等于2的正整数，且n为z的整数倍；多路复用电路20，分别与n条数据信号线d1至dn、z条复用信号线mux(1)至mux(z)和k条数据输出线dt1至dtk连接，多路复用电路20设置为在z条复用信号线mux(1)至mux(z)的控制下，将k条数据输出线dt1至dtk的数据信号分时输出至n条数据信号线d1至dn；第i条数据信号线di位于第i列像素单元10的一侧，第i列像素单元10的像素驱动电路11的数据信号端与第i条数据信号线di电连接，1≤i≤n。
82.在示例性实施方式中，本公开实施例提供的显示基板还可以包括扫描驱动电路、复位驱动电路。
83.如图2所示，本公开实施例提供的显示基板可以包括：扫描驱动电路、复位驱动电路、复位电路30、多路复用电路20、m行n列像素单元10、n条数据信号线d1至dn、m行扫描信号线g1到gm，m行复位信号线(图中未示出)，数据初始信号线vinit，每个像素单元10中的像素驱动电路11包括：数据信号端、扫描信号端、复位信号端。
84.在示例性实施方式中，扫描驱动电路包括：m个扫描移位寄存器，第j个扫描移位寄存器的输出端与第j行扫描信号线连接，1≤j≤m；复位驱动电路包括：m个复位移位寄存器，第j个复位移位寄存器的输出端与第j行复位信号线连接。
85.在示例性实施方式中，第i条数据信号线di位于第i列像素单元10的一侧，第i列像素单元的像素驱动电路11的数据信号端与第i条数据信号线di电连接，1≤i≤n。
86.在示例性实施方式中，对于第j行中每个像素单元的像素驱动电路，扫描信号端与第j行扫描信号线gj电连接，复位信号端与第j行复位信号线电连接。
87.在示例性实时方式中，扫描驱动电路和复位驱动电路可以为两个独立的驱动电路。
88.在示例性实施方式中，显示基板还可以包括m行发光信号线(图中未示出)。像素驱动电路还可以包括：发光信号端。对于第j行中每个像素单元的像素驱动电路，发光信号端与第j行发光信号线电连接。
89.在一种示例性实施例中，第s条数据输出线dts分时向第2s-1条数据信号线和第2s条数据信号线提供数据信号，1≤s≤k。
90.在示例性实施方式中，如图3a和图3b所示，多路复用电路20包括k个复用子电路201，复位电路30包括k个复位子电路301；其中：
91.第s个复用子电路201与第z(s-1)+1条数据信号线d[z(s-1)+1]至第zs条数据信号线d(zs)、第s条数据输出线dks和z条复用信号线mux(1)至mux(z)电连接，与条数据输出线
条复用信号线电连接，1≤s≤k；
[0092]
第s个复位子电路301与第z(s-1)+1条数据信号线d[z(s-1)+1]至第zs条数据信号线d(zs)、数据初始信号线vinit、z条复用信号线mux(1)至mux(z)电连接条复用信号线。
[0093]
如图3a所示，所述z的值可以为2，复用信号线可以包括第一复用信号线mux(1)、第二复用信号线mux(2)，多路复用电路20可以包括k个第一复用晶体管mt1和k个第二复用晶体管mt2，复位电路30可以包括k个第一复位晶体管mr1和k个第二复位晶体管mr2。多路复用电路20可以设置为在第一复用信号线mux(1)、第二复用信号线mux(2)的控制下，将k条数据输出线dt1至dtk的数据信号分时输出至n条数据信号线d1至dn；复位电路30可以设置为在第一复用信号线mux(1)、第二复用信号线mux(2)的控制下，根据数据初始信号线vinit的复位信号对n列像素单元的像素驱动电路的数据信号端进行复位。
[0094]
在一种示例性实施例中，如图3a所示，第s个复用子电路201可以包括第s个第一复用晶体管mt1和第s个第二复用晶体管mt2，第s个第一复用晶体管mt1的控制极与第一复用信号线mux(1)电连接，第s个第一复用晶体管mt1的第一极与第2s-1条数据信号线电连接，第s个第一复用晶体管mt1的第二极与第s条数据输出线dts电连接,1≤s≤k。示例性地，第1个第一复用晶体管mt1的控制极与第一复用信号线mux(1)电连接，第1个第一复用晶体管mt1的第一极与第1条数据信号线d1电连接，第1个第一复用晶体管mt1的第二极与第1条数据输出线dt1电连接，第2个第一复用晶体管mt1的控制极与第一复用信号线mux(1)电连接，第2个第一复用晶体管mt1的第一极与第3条数据信号线d3电连接，第2个第一复用晶体管mt1的第二极与第2条数据输出线dt2电连接，依次类推。
[0095]
在一种示例性实施例中，第s个第二复用晶体管mt2的控制极与第二复用信号线mux(2)电连接，第s个第二复用晶体管mt2的第一极与第2s条数据信号线电连接，第s个第二复用晶体管mt2的第二极与第s条数据输出线dts电连接。示例性地，第1个第二复用晶体管mt2的控制极与第二复用信号线mux(2)电连接，第1个第二复用晶体管mt2的第一极与第2条数据信号线d2连接，第1个第二复用晶体管mt2的第二极与第1条数据输出线dt1电连接，第2个第二复用晶体管mt2的控制极与第二复用信号线mux(2)电连接，第2个第二复用晶体管mt2的第一极与第4条数据信号线d4电连接，第2个第二复用晶体管mt2的第二极与第2条数据输出线dt2电连接，依次类推。
[0096]
在示例性实施方式中，如图3a所示，第s个复位子电路301可以包括第s个第一复位晶体管mr1、第s个第二复位晶体管mr2，第s个第一复位晶体管mr1的控制极与第一复用信号线mux(1)电连接，第s个第一复位晶体管mr1的第一极与第2s条数据信号线d(2s)电连接，第s个第一复位晶体管mr1的第二极与数据初始信号线vinit电连接；第s个第二复位晶体管mr2的控制极与第二复用信号线mux(2)电连接，第s个第二复位晶体管mr2的第一极与第2s-1条数据信号线d(2s-1)电连接，第s个第二复位晶体管mr2的第二极与数据初始信号线vinit电连接。
[0097]
在图3a所示的显示基板，第s个复用子电路201中的第一复用晶体管mt1在第一复用信号线mux(1)的控制下将第s条数据输出线dts写入第2s-1条数据信号线的信号传的同时，第s个复位子电路301中的第一复位晶体管mr1在第一复用信号线mux(1)的控制下将数据初始信号线vinit的信号写入第2s条数据信号线d(2s)，使得与第2s条数据信号线d(2s)连接的像素驱动电路的数据信号端复位，避免上一行数据信号写入高电平后无法写入下一
行低电平数据信号的情况发生。
[0098]
如图3b所示，所述z的值可以为3，复用信号线可以包括第一复用信号线mux(1)、第二复用信号线mux(2)和第三复用信号线mux(3)，多路复用电路20包括k个第一复用晶体管mt1、k个第二复用晶体管mt2和k个第三复用晶体管mt3，复位电路30可以包括k个第一复位晶体管mr1、k个第二复位晶体管mr2和k个第三复位晶体管mr3；
[0099]
第s个复用子电路201可以包括第s个第一复用晶体管mt1、第s个第二复用晶体管mt2和第s个第三复用晶体管mt3，第s个第一复用晶体管mt1的控制极与第一复用信号线mux(1)电连接，第s个第一复用晶体管mt1的第一极与第3s-2条数据信号线电连接，第s个第一复用晶体管mt1的第二极与第s条数据输出线电连接；第s个第二复用晶体管mt2的控制极与第二复用信号线mux(2)电连接，第s个第二复用晶体管mt2的第一极与第3s-1条数据信号线电连接，第s个第二复用晶体管mt2的第二极与第s条数据输出线dts电连接；第s个第三复用晶体管mt3的控制极与第三复用信号线mux(3)电连接，第s个第三复用晶体管mt3的第一极与第3s条数据信号线电连接，第s个第三复用晶体管mt3的第二极与第s条数据输出线dts电连接；
[0100]
第s个复位子电路301可以包括第s个第一复位晶体管mr1、第s个第二复位晶体管mr2和第s个第三复位晶体管mr3，第s个第一复位晶体管mr1的控制极与第一复用信号线mux(1)电连接，第s个第一复位晶体管mr1的第一极与第3s-1条数据信号线d(3s-1)电连接，第s个第一复位晶体管mr1的第二极与数据初始信号线vinit电连接；第s个第二复位晶体管mr2的控制极与第二复用信号线mux(2)电连接，第s个第二复位晶体管mr2的第一极与第3s条数据信号线d(3s)电连接，第s个第二复位晶体管mr2的第二极与数据初始信号线vinit电连接；第s个第三复位晶体管mr3的控制极与第三复用信号线mux(3)电连接，第s个第三复位晶体管mr3的第一极与第3s-2条数据信号线d(3s-2)电连接，第s个第三复位晶体管mr3的第二极与数据初始信号线vinit电连接。
[0101]
在图3b所示的显示基板，第s个复用子电路201中的第一复用晶体管mt1在第一复用信号线mux(1)的控制下将第s条数据输出线dts写入第3s-2条数据信号线的同时，第s个复位子电路301中的第一复位晶体管mr1在第一复用信号线mux(1)的控制下将数据初始信号线vinit信号写入第3s-1条数据信号线d(3s-1)，使得与第3s-1条数据信号线d(3s-1)连接的像素驱动电路的数据信号端复位，避免上一行数据信号写入高电平后无法写入下一行低电平数据信号的情况发生。
[0102]
在一种示例性实施例中，第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3可以为开关晶体管。第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3可以均为p型晶体管，或者可以均为n型晶体管；或者第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3其中一部分为n型晶体管，另一部分为p型晶体管。
[0103]
在一种示例性实施例中，第一复位晶体管mr1、第二复位晶体管mr2、第三复位晶体管mr3可以为开关晶体管。第一复位晶体管mr1、第二复位晶体管mr2、第三复位晶体管mr3可以均为p型晶体管，或者可以均为n型晶体管；或者第一复位晶体管mr1、第二复位晶体管mr2、第三复位晶体管mr3其中一部分为n型晶体管，另一部分为p型晶体管。
[0104]
在图3a所示结构中，以第一个复用子电路201和第一个复位子电路301为例进行说明：第一复用子电路201中的第一复用晶体管mt1在第一复用信号线mux(1)的控制下，将第
一条数据输出线dt1的信号输出至第一条数据信号线d1，同时第一复位子电路301中的第一复位晶体管mr1第一复用信号线mux(1)的控制下，根据数据初始信号线vinit的复位信号对第2条数据信号线d2的信号进行复位，如此，可以避免在下一行数据信号写入之前将像素驱动电路中数据信号端存留的上一行数据电压写入像素驱动电路中，使得在数据写入阶段可以顺利的将数据电压写入像素驱动电路。并且，即便在扫描信号端为低电平的t时间段之后开始写入数据电压，也不会受到上一行数据电压的影响，增加了驱动时序控制的灵活性，同时能够减小相邻数据信号线的层间电容的影响。
[0105]
可以理解的是，显示基板还可以包括衬底基板，像素单元设置在衬底基板上。
[0106]
在一种示例性实施例中，衬底基板可以为刚性衬底或柔性衬底，其中，刚性衬底可以为但不限于玻璃、金属箔片中的一种或多种；柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
[0107]
一种示例性实施例中，像素单元可以为红色(r)像素单元、绿色(g)像素单元、蓝色(b)像素单元、白色像素单元中的任一种，本公开在此不做限定。当显示基板中包括红色(r)像素单元，绿色(g)像素单元和蓝色(b)像素单元时，三个像素单元可以采用水平并列、竖直并列或品字方式排列。当显示基板中包括红色(r)像素单元，绿色(g)像素单元、蓝色(b)像素单元和白色像素单元时，四个像素单元可以采用水平并列、竖直并列或阵列方式排列，本公开在此不做限定。
[0108]
在一种示例性实施例中，发光元件可以采用发光二极管。在一种示例性实施例中，发光元件包括电流驱动型器件，可以采用电流型发光二极管，如微型发光二极管(micro light emitting diode，简称micro led)或者迷你发光二极管(mini light emitting diode，简称mini led)或者有机电致发光二极管(organic light emitting diode，简称oled)或者量子点发光二极管(quantum light emitting diode，简称qled)。
[0109]
在一种示例性实施例中，红色像素单元中的发光元件为红光发光二极管，蓝色像素单元中的发光元件为蓝光发光二极管，绿色像素单元中的发光元件为绿光发光二极管，或者红色像素单元、蓝色像素单元、绿色像素单元和白色像素单元的发光元件均为蓝光发光二极管，通过配合色转材料(例如量子点、荧光粉等材料)，实现红、蓝、绿和白等相应颜色的出光。
[0110]
在示例性实施方式中，如图4a所示，像素驱动电路11可以包括：复位子电路11、写入子电路12、补偿子电路13、驱动子电路14和发光子电路15；
[0111]
复位子电路11，分别与初始信号端vint、复位信号端rst、第一节点n1和发光元件的第一极连接，设置为在复位信号端rst的控制下将初始信号端vint的初始信号写入第一节点n1和发光元件的第一极；
[0112]
写入子电路12，分别与扫描信号端gate、数据信号端data和第三节点n3连接，设置为在扫描信号端gate的控制下，将数据信号端data的信号写入第三节点n3；
[0113]
补偿子电路13，分别与第一电源端vdd、扫描信号端gate、第一节点n1和第二节点n2连接，设置为在扫描信号端gate的控制下，向第一节点n1提供第二节点n2的信号，直至第一节点n1的信号满足阈值条件；
[0114]
驱动子电路14，分别与第一节点n1、第二节点n2和第三节点n3连接，设置为根据第
一节n1点和第三节点n3的信号，向第二节点n2提供驱动电流；
[0115]
发光子电路15，分别与第一电源端vdd、第二节点n2、第三节点n3、发光信号端em和发光元件的第一极连接，设置为在发光信号端em的控制下，将第一电源端vdd的信号写入第三节点n3，将第二电源端的信号vss写入发光元件的第一极；
[0116]
发光元件的第二极与第二电源端vss连接。
[0117]
在示例性实施方式中，如图4b所示，复位子电路11可以包括第一晶体管t1和第七晶体管t7；
[0118]
第一晶体管t1的控制极与复位信号端rst连接，第一晶体管t1的第一极与初始信号端vint连接，第一晶体管t1的第二极与第一节点n1连接；
[0119]
第七晶体管t7的控制极与复位信号端rst连接，第七晶体管t7的第一极与初始信号端vint连接，第七晶体管t7的第二极与发光元件的第一极连接。
[0120]
在示例性实施方式中，写入子电路12可以包括第四晶体管t4；
[0121]
第四晶体管t4的控制极与扫描信号端gate连接，第四晶体管t4的第一极与数据信号端data连接，第四晶体管t4的第二极与第三节点n3连接。
[0122]
在示例性实施方式中，补偿子电路13可以包括第二晶体管t2和第一电容c1；
[0123]
第二晶体管t2的控制极与扫描信号端gate连接，第二晶体管t2的第一极与第一节点n1连接，第二晶体管t2的第二极与第二节点n2连接；
[0124]
第一电容c1的第一端与第一电源端vdd连接，第一电容c1的第二端与第一节点n1连接。
[0125]
在示例性实施方式中，驱动子电路14可以包括第三晶体管t3；
[0126]
第三晶体管t3的控制极与第一节点n1连接，第三晶体管t3的第一极与第三节点n3连接，第三晶体管t3的第二极与第二节点n2连接。
[0127]
在示例性实施方式中，发光子电路15可以包括第五晶体管t5和第六晶体管t6；
[0128]
第五晶体管t5的控制极与发光信号端em连接，第五晶体管t5的第一极与第一电源端vdd连接，第五晶体管t5的第二极与第三节点n3连接；
[0129]
第六晶体管t6的控制极与发光信号端em连接，第六晶体管t6的第一极与第二节点n2连接，第六晶体管t6的第二极与发光元件oled的第一极连接。
[0130]
在示例性实施方式中，如图4a和图4b所示，像素驱动电路11中复位子电路11包括第一晶体管t1和第七晶体管t7；写入子电路12包括第四晶体管t4；补偿子电路13包括第二晶体管t2和第一电容c1；驱动子电路14包括第三晶体管t3；发光子电路15包括第五晶体管t5和第六晶体管t6；
[0131]
第一晶体管t1的控制极与复位信号端rst连接，第一晶体管t1的第一极与初始信号端vint连接，第一晶体管t1的第二极与第一节点n1连接；
[0132]
第七晶体管t7的控制极与复位信号端rst连接，第七晶体管t7的第一极与初始信号端vint连接，第七晶体管t7的第二极与发光元件的第一极连接；
[0133]
第四晶体管t4的控制极与扫描信号端gate连接，第四晶体管t4的第一极与数据信号端data连接，第四晶体管t4的第二极与第三节点n3连接；
[0134]
第二晶体管t2的控制极与扫描信号端gate连接，第二晶体管t2的第一极与第一节点n1连接，第二晶体管t2的第二极与第二节点n2连接；
[0135]
第一电容c1的第一端与第一电源端vdd连接，第一电容c1的第二端与第一节点n1连接；
[0136]
第三晶体管t3的控制极与第一节点n1连接，第三晶体管t3的第一极与第三节点n3连接，第三晶体管t3的第二极与第二节点n2连接；
[0137]
第五晶体管t5的控制极与发光信号端em连接，第五晶体管t5的第一极与第一电源端vdd连接，第五晶体管t5的第二极与第三节点n3连接；
[0138]
第六晶体管t6的控制极与发光信号端em连接，第六晶体管t6的第一极与第二节点n2连接，第六晶体管t6的第二极与发光元件oled的第一极连接。
[0139]
如图4b所示，每个像素单元10中的像素驱动电路11可以包括：7个晶体管(t1至t7)，1个电容单元(c1)，5个信号输入端(rst、em、gate、data和vint)、3个节点(n1至n3)、2个电源端(vdd和vss)。
[0140]
在示例性实施方式中，像素驱动电路11中第一晶体管t1至第七晶体管t7可以采用相同类型的晶体管，比如可以均为p型晶体管或均为n型晶体管，以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管t1至第七晶体管t7可以包括p型晶体管和n型晶体管。
[0141]
在示例性实施方式中，第二电源端vss的信号为低电平信号，第一电源端vdd的信号为持续提供高电平信号。
[0142]
下面以多路复用电路20包括第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3，且第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3、第一晶体管t1至第七晶体管t7均为p型晶体管为例说明显示基板的工作过程。图5表示的是同一行相邻列的像素驱动电路11的时序图。如图5所示，data(n-1)为第i行第n-1列像素单元中像素驱动电路的数据信号端，data(n)为第i行第n列像素单元中像素驱动电路的数据信号端，data(n+1)为第i行第n+1列像素单元中像素驱动电路的数据信号端；dth为第i行中的第n-1列、第n列、第n+1条数据信号线所连接的数据输出线(即第h条数据输出线)，其中，h＝n/3，n为大于或者等于3的正整数，且n为3的倍数；rst(n-1)为第i行第n-1列像素单元中像素驱动电路的复位信号端，rst(n)为第i行第n列像素单元中像素驱动电路的复位信号端，rst(n+1)为第i行第n+1列像素单元中像素驱动电路的复位信号端；em(n-1)为第i行第n-1列像素单元中像素驱动电路的发光信号端，em(n)为第i行第n列像素单元中像素驱动电路的发光信号端，em(n+1)为第i行第n+1列像素单元中像素驱动电路的发光信号端；gate(n-1)为第i行第n-1列像素单元中像素驱动电路的扫描信号端，gate(n)为第i行第n列像素单元中像素驱动电路的扫描信号端，gate(n+1)为第i行第n+1列像素单元中像素驱动电路的扫描信号端；mux(1)为多路复用电路中的第一复用信号线，mux(2)为多路复用电路中的第二复用信号线，mux(3)为多路复用电路中的第三复用信号线。
[0143]
如图5所示，一种示例性实施例提供的显示基板的工作过程可以包括：第一阶段p1至第三阶段p3。
[0144]
第一阶段p1：可以称为复位阶段，复位信号端rst(n-1)/rst(n)/rst(n+1)的信号为低电平信号，扫描信号端gate(n-1)/gate(n)/gate(n+1)、发光信号端em(n-1)/em(n)/em(n+1)、第一复用信号线mux(1)、第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号。复位信号端rst(n-1)/rst(n)/rst(n+1)的信号为低电平信号，使第n-1列、第n
列和第n+1列中像素驱动电路的第一晶体管t1和第七晶体管t7导通，初始信号端vint的初始信号提供至第一节点n1和发光元件的第一极，对第一电容c1、第三晶体管t3的控制极和发光元件的第一极进行初始化，清除第一电容c1、三晶体管t3的控制极和发光元件的第一极中原有数据电压；扫描信号端gate(n-1)/gate(n)/gate(n+1)、发光信号端em(n-1)/em(n)/em(n+1)、第一复用信号线mux(1)、第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号，使第n-1列、第n列和第n+1列中像素驱动电路的第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6以及多路复用电路中的第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3截止，数据输出线dth的信号无法经由第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3写入第n-1列、第n列、第n+1列像素驱动电路的数据信号端data(n-1)、data(n)、data(n+1)。此阶段第n-1列像素驱动电路、第n列像素驱动电路、第n+1列像素驱动电路所驱动的发光元件oled不发光。
[0145]
第二阶段p2：可以称为数据写入阶段，复位信号端rst(n-1)/rst(n)/rst(n+1)、发光信号端em(n-1)/em(n)/em(n+1)的信号为高电平信号，扫描信号端gate(n-1)/gate(n)/gate(n+1)的信号为低电平信号。由于复位信号端rst(n-1)/rst(n)/rst(n+1)、发光信号端em(n-1)/em(n)/em(n+1)的信号为高电平信号，使第n-1列、第n列和第n+1列中像素驱动电路的第一晶体管t1、第七晶体管t7、第五晶体管t5、第六晶体管t6均截止；由于扫描信号端gate(n-1)/gate(n)/gate(n+1)的信号为低电平信号，使第n-1列、第n列和第n+1列中像素驱动电路的第二晶体管t2和第四晶体管t4导通；由于第一晶体管t1截止，初始信号端vint的初始信号无法写入第一节点n1，由于第一电容c1两端电压不会突变，第一节点n1维持上一帧的低电平，第三警惕管t3导通。
[0146]
在此阶段中，可以根据第一复用信号线mux(1)、第二复用信号线mux(2)、第三复用信号线mux(3)的信号分为三个子阶段：
[0147]
第一子阶段p21：可以称为第n-1列像素驱动电路数据写入阶段，第一复用信号线mux(1)的信号为低电平信号，第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号。由于第一复用信号线mux(1)的信号为低电平信号，第一复用晶体管mt1、第一复位晶体管mr1导通，数据输出线dth的数据电压经第一复用晶体管mt1写入第n-1列像素驱动电路的数据信号端data(n-1)，数据信号端data(n-1)的数据电压经导通的第四晶体管t4、第三晶体管t3、第二晶体管t2写入第一节点n1，并将数据信号端data(n-1)的数据电压与第三晶体管t3的阈值电压之差充入第一电容c1，第一电容c1的第二端(第一节点n1)的电压为vd+vth，vd为数据信号端data(n-1)的数据电压，vth为第三晶体管t3的阈值电压；由于第一复位晶体管mr1导通，数据初始信号线vinit的信号经由第一复位晶体管mr1写入第n列的数据信号端data(n)，对第n列的数据信号端data(n)的信号进行复位。由于第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号，第二复用晶体管mt2、第二复位晶体管mr2、第三复用晶体管mt3、第三复位晶体管mr3截止，数据输出线dth的信号无法经由第二复用晶体管mt2、第三复用晶体管mt3写入第n列、第n+1列像素驱动电路的数据信号端data(n)、data(n+1)，数据初始信号线vinit的信号也无法经由第二复位晶体管mr2、第三复位晶体管mr3写入第n+1列、第n-1列的数据信号端data(n+1)、data(n-1)。
[0148]
第二子阶段p22：可以称为第n列像素驱动电路数据写入阶段，第一复用信号线mux(1)、第三复用信号线mux(3)的信号为高电平信号，第二复用信号线端mux(2)的信号为低电
平信号。由于第二复用信号线mux(2)的信号为低电平信号，第二复用晶体管mt2、第二复位晶体管mr2导通，数据输出线dth的数据电压经第二复用晶体管mt2写入第n列像素驱动电路的数据信号端data(n)，数据信号端data(n)的数据电压经导通的第四晶体管t4、第三晶体管t3、第二晶体管t2写入第一节点n1，并将数据信号端data(n)的数据电压与第三晶体管t3的阈值电压之差充入第一电容c1，第一电容c1的第二端(第一节点n1)的电压为vd+vth，vd为数据信号端data(n)的数据电压，vth为第三晶体管t3的阈值电压；由于第二复位晶体管mr2导通，数据初始信号线vinit的信号经由第二复位晶体管mr2写入第n+1列的数据信号端data(n+1)，对第n+1列的数据信号端data(n+1)的信号进行复位。由于第一复用信号线mux(1)、第三复用信号线mux(3)的信号为高电平信号，第一复用晶体管mt1、第一复位晶体管mr1、第三复用晶体管mt3、第三复位晶体管mr3截止，数据输出线dth的信号无法经由第一复用晶体管mt1、第三复用晶体管mt3写入第n-1列、第n+1列像素驱动电路的数据信号端data(n-1)、data(n+1)，数据初始信号线vinit的信号也无法经由第一复位晶体管mr1、第三复位晶体管mr3写入第n列、第n-1列的数据信号端data(n)、data(n-1)。
[0149]
第三子阶段p23：可以称为第n+1列像素驱动电路数据写入阶段，第一复用信号线mux(1)、第二复用信号线端mux(2)的信号为高电平信号，第三复用信号线mux(3)的信号为低电平信号。由于第三复用信号线mux(3)的信号为低电平信号，第三复用晶体管mt3、第三复位晶体管mr3导通，数据输出线dth的数据电压经第三复用晶体管mt3写入第n+1列像素驱动电路的数据信号端data(n+1)，数据信号端data(n+1)的数据电压经导通的第四晶体管t4、第三晶体管t3、第二晶体管t2写入第一节点n1，并将数据信号端data(n+1)的数据电压与第三晶体管t3的阈值电压之差充入第一电容c1，第一电容c1的第二端(第一节点n1)的电压为vd+vth，vd为数据信号端data(n+1)的数据电压，vth为第三晶体管t3的阈值电压；由于第三复位晶体管mr3导通，数据初始信号线vinit的信号经由第三复位晶体管mr3写入第n-1列的数据信号端data(n-1)，对第n-1列的数据信号端data(n-1)的信号进行复位。由于第一复用信号线mux(1)、第二复用信号线mux(2)的信号为高电平信号，第一复用晶体管mt1、第一复位晶体管mr1、第二复用晶体管mt2、第二复位晶体管mr2截止，数据输出线dth的信号无法经由第一复用晶体管mt1、第二复用晶体管mt2写入第n-1列、第n列像素驱动电路的数据信号端data(n-1)、data(n)，数据初始信号线vinit的信号也无法经由第一复位晶体管mr1、第二复位晶体管mr2写入第n列、第n+1列的数据信号端data(n)、data(n+1)。
[0150]
第三阶段p3：可以称为发光阶段，复位信号端rst(n-1)/rst(n)/rst(n+1)、扫描信号端gate(n-1)/gate(n)/gate(n+1)、第一复用信号线mux(1)、第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号，发光信号端em(n-1)/em(n)/em(n+1)的信号为低电平信号。发光信号端em(n-1)/em(n)/em(n+1)的信号为低电平信号，使第n-1列、第n列和第n+1列像素驱动电路中的第五晶体管t5、第六晶体管t6导通，第一电源端vdd的电压信号经第五晶体管t5写入第三节点n3(即第三晶体管的第一极)；复位信号端rst(n-1)/rst(n)/rst(n+1)、扫描信号端gate(n-1)/gate(n)/gate(n+1)、第一复用信号线mux(1)、第二复用信号线mux(2)、第三复用信号线mux(3)的信号为高电平信号，使第n-1列、第n列和第n+1列像素驱动电路中的第一晶体管t1、第二晶体管t2、第四晶体管t4、第七晶体管t7以及多路复用电路20中的第一复用晶体管mt1、第二复用晶体管mt2、第三复用晶体管mt3、第一复位晶体管mr1、第二复位晶体管mr2、第三复位晶体管mr3均截止，第一节点n1维持上一帧的
电压vd+vth(即第三晶体管t3的控制极电压)，第三晶体管t3控制极与第一极之间的电压差vgs＝vd+vth-vdd，因此，第三晶体管t3导通，第一电源端vdd输出的电源经由导通的第五晶体管t5、第三晶体管t3、第六晶体管t6向发光元件的第一极提供驱动电压，驱动发光元件发光。
[0151]
本公开实施例提供的像素驱动电路工作过程中，在数据写入段，通过复用信号线控制复位晶体管根据数据初始信号线的信号对下一列的数据信号端进行复位，最后一列的复位晶体管根据数据初始信号线的信号对第一列的数据信号端进行复位，实现不同列的交替复位，在其中一行的数据信号写入完成之后，对该行的数据信号端均实现了复位，避免在下一行数据信号写入之前将数据信号端存留的上一行数据电压写入像素驱动电路中，使得在数据写入阶段可以顺利的将数据电压写入像素驱动电路。并且，即便在扫描信号端为低电平的t时间段之后开始写入数据电压，也不会受到上一行数据电压的影响，增加了驱动时序控制的灵活性，同时能够减小相邻数据信号线的层间电容的影响。
[0152]
以第i行第n列的像素驱动电路为例进行说明：如果上一行(即第i-1行、第n列)像素驱动电路写入的数据电压为高电平dh，假设不使用复位晶体管对下一列的数据信号端的信号进行复位(第i-1行数据写完之后，第i-1行对应的所有数据信号端的信号均完成复位)，则在第i行、第n列像素驱动电路数据写入阶段，第i行、第n列的像素驱动电路中的第三节点n3会维持上一行高电平dh，并在第i行的第n-1列像素驱动电路数据写入阶段，第i行的第n列的像素驱动电路中第三节点n3存留的上一行高电平dh经由第三晶体管t3、第二晶体管t2写入第一节点n1，则第i行、第n列的像素驱动电路中的第一节点n1的电位为：dh+vth，当第i行、第n列在数据写入阶段写入低电平dl时，第三节点n3的电位为dl，使用vgs表示第三晶体管t3的控制极电压(第一节点n1)与第一极电压(第三节点n3)的电压差，则vgs-vth＝(dh+vth)-dl-vth＝dh-dl，由于dh》dl，导致第三晶体管t3截止，因此，第三节点n3的低电平dl无法写入第一节点n1。而本公开实施例中每一列的数据信号写入完成后，都会对下一列的数据信号端的信号进行复位，任意一行数据信号写完之后，该行对应的所有列的数据信号端的信号均已复位，在下一行数据写入阶段之前，对第三节点n3进行初始化，使第i行、第n列像素驱动电路中第三节点n3的电压变为初始信号电压，清除第三节点n3上一行存留的数据电压，在第n-1列数据写入阶段，第n行像素驱动电路中第三节点n3为初始信号电压，不会存在将上一行高电平dh写入第一节点n1的情况，可以有效避免低电平的数据电压信号无法写入的问题。
[0153]
本公开实施例还提供了一种显示装置，该显示装置可以包括：显示基板。
[0154]
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。
[0155]
在一种示例性实施例中，显示装置可以为液晶显示装置(liquid crystal display，简称lcd)或有机发光二极管(organic light emitting diode，简称oled)或发光二极管(lightemitting diode，简称led)显示装置。该显示装置可以为：液晶面板、电子纸、oled面板、有源矩阵有机发光二极管(active-matrix organic light emitting diode，简称amoled)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0156]
本公开实施例提供的显示基板、显示装置，显示基板包括复位电路、n条数据信号
线、数据初始信号线和z条复用信号线，复位电路设置为在z条复用信号线的控制下，向n条数据信号线提供数据初始信号线的信号。本公开实施例提供的显示基板，克服了现有技术中数据信号写入异常的技术问题。
[0157]
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本技术的专利保护范围，仍须以所附的权利要求书所界定的范围为准。