显示面板及其驱动方法、显示装置与流程

显示面板及其驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)显示面板因其具有自发光、响应快、色域宽、视角大、亮度高等特点，逐渐成为手机、电视、电脑等显示器的主流显示技术。
3.oled显示面板包括位于显示区域的多个子像素，以及位于非显示区域的用于驱动子像素点亮的驱动电路。目前，显示面板存在非显示区域的面积过大，以及显示时显示区域亮度一致性较差的问题。


技术实现要素：

4.有鉴于此，本发明实施例提供了一种显示面板及其驱动方法、显示装置，用以减小显示面板的非显示区域的宽度，并提高显示面板的亮度均一性。
5.一方面，本发明实施例提供了一种显示面板，其特征在于，包括：
6.多个像素组，所述像素组包括b个像素行，b≥2，b为整数；所述像素行包括多个像素驱动电路，所述像素驱动电路包括驱动晶体管、数据写入控制端和第一扫描控制端；所述驱动晶体管的控制极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接；
7.第一扫描驱动单元，与同一个所述像素组中的多个所述第一扫描控制端电连接；
8.所述像素驱动电路的工作周期包括数据写入时段，在所述数据写入时段，所述数据写入控制端接收有效电平，所述第一扫描驱动单元向所述第一扫描控制端提供有效电平；
9.同一个所述像素组中的所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路，在一帧画面的显示时间内，所述第一像素驱动电路的数据写入时段位于所述第二像素驱动电路的数据写入时段之前；且，在所述第一像素驱动电路和所述第二像素驱动电路接收相同的数据电压时，在所述数据写入时段后，所述第一像素驱动电路中的所述第一节点的电位为v
n11
，所述第二像素驱动电路中的所述第一节点的电位为v
n12
，v
n11
＞v
n12
。
10.另一方面，本发明实施例提供了一种显示面板，包括：
11.多个像素组，所述像素组包括b个像素行，b≥2，b为整数；所述像素行包括多个像素驱动电路，所述像素驱动电路包括驱动晶体管、数据写入控制端和第一扫描控制端；所述驱动晶体管的控制极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接；
12.第一扫描驱动单元，与同一个所述像素组中的多个所述第一扫描控制端电连接；
13.所述像素驱动电路的工作周期包括数据写入时段，在所述数据写入时段，所述数据写入控制端接收有效电平，所述第一扫描驱动单元提供有效电平；同一个所述像素组中的所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路，在一帧画面的显示时间内，所述第一像素驱动电路的数据写入时段位于所述第二像素驱动电路的数据写入时
段之前；且，在所述第一像素驱动电路和所述第二像素驱动电路接收相同的数据电压时，所述数据写入时段后，所述第一像素驱动电路中的所述第一节点的漏流速度为v
n11
，所述第二像素驱动电路中的所述第一节点的漏流速度为v
n12
，v
n11
＜v
n12
。
14.再一方面，本发明实施例提供了一种显示面板的驱动方法，所述显示面板包括：
15.多个像素组，所述像素组包括b个像素行，b≥2，b为整数；所述像素行包括多个像素驱动电路，所述像素驱动电路包括驱动晶体管、数据写入控制端和第一扫描控制端；所述驱动晶体管的控制极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接；
16.第一扫描驱动单元，与同一个所述像素组中的多个所述第一扫描控制端电连接；
17.所述像素驱动电路的工作周期包括数据写入时段，在所述数据写入时段，所述数据写入控制端接收有效电平，所述第一扫描驱动单元提供有效电平；同一个所述像素组中的所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；
18.所述驱动方法包括：
19.在一帧画面的显示时间内，控制所述第一像素驱动电路的数据写入时段位于所述第二像素驱动电路的数据写入时段之前；且，在所述第一像素驱动电路和所述第二像素驱动电路接收相同的数据电压时，控制所述数据写入时段后，所述第一像素驱动电路中的所述第一节点的电位为v n11
，所述第二像素驱动电路中的所述第一节点的电位为v
n12
，v
n11
＞v
n12
。
20.还一方面，本发明实施例提供了一种显示面板的驱动方法，显示面板包括：
21.多个像素组，所述像素组包括b个像素行，b≥2，b为整数；所述像素行包括多个像素驱动电路，所述像素驱动电路包括驱动晶体管、数据写入控制端和第一扫描控制端；所述驱动晶体管的控制极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接；
22.第一扫描驱动单元，与同一个所述像素组中的多个所述第一扫描控制端电连接；
23.所述像素驱动电路的工作周期包括数据写入时段，在所述数据写入时段，所述数据写入控制端接收有效电平，所述第一扫描驱动单元提供有效电平；同一个所述像素组中的所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；
24.所述驱动方法包括：
25.在一帧画面的显示时间内，控制所述第一像素驱动电路的数据写入时段位于所述第二像素驱动电路的数据写入时段之前；且，在所述第一像素驱动电路和所述第二像素驱动电路接收相同的数据电压时，控制所述数据写入时段后，所述第一像素驱动电路中的所述第一节点的漏流速度为v
n11
，所述第二像素驱动电路中的所述第一节点的漏流速度为v
n12
，v
n11
＜v
n12
。
26.又一方面，本发明实施例提供了一种显示装置，包括上述的显示面板。
27.本发明实施例提供的显示面板及其驱动方法、显示装置，通过令第一扫描驱动单元与同一个像素组中的多个第一扫描控制端电连接，可以减少显示面板所需要的第一扫描驱动单元的数量，从而减小第一扫描驱动电路在非显示区中占用的空间，有利于提高显示面板的屏占比。
28.而且，在第一像素驱动电路和第二像素驱动电路接收相同的数据电压时，在第一像素驱动电路和第二像素驱动电路各自的数据写入时段后，即，在各自的数据写入晶体管关闭时，本发明实施例通过令v
n11
＞v
n12
，可以弥补甚至消除第一像素驱动电路的第一节点
和第二像素驱动电路的第一节点的漏电时长的差异，在进入发光阶段后，可以使第一像素驱动电路和第二像素驱动电路的第一节点的电位趋于一致，有利于提高二者所驱动的发光元件的亮度一致性。
【附图说明】
29.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
30.图1为本发明实施例提供的一种显示面板的部分区域的示意图；
31.图2为本发明实施例提供的一种像素驱动电路的示意图；
32.图3为本发明实施例提供的一种第一像素驱动电路和第二像素驱动电路的工作时序图；
33.图4为本发明实施例提供的另一种像素驱动电路的示意图；
34.图5为图4对应的工作时序图；
35.图6为本发明实施例提供的一种第二扫描电路的示意图；
36.图7为本发明实施例提供的一种第二扫描驱动单元的电路示意图；
37.图8为图6对应的一种工作时序图；
38.图9为本发明实施例提供的另一种第二扫描驱动电路的连接示意图；
39.图10为图9对应的工作时序图；
40.图11为本发明实施例提供的又一种第二扫描驱动电路的连接示意图；
41.图12为图11对应的一种工作时序图；
42.图13为图6对应的另一种工作时序图；
43.图14为本发明实施例提供的又一种第二扫描驱动电路的连接示意图；
44.图15为本发明实施例提供的一种第一像素驱动电路和第二像素驱动电路的一种连接关系示意图；
45.图16为本发明实施例提供的另一种显示面板的部分区域的示意图；
46.图17为本发明实施例提供的一种发光驱动单元的电路示意图；
47.图18为本发明实施例提供的一种发光驱动电路的连接示意图；
48.图19为本发明实施例提供的一种显示面板的驱动方法的示意图；
49.图20为本发明实施例提供的另一种显示面板的驱动方法的示意图；
50.图21为本发明实施例提供的一种显示装置的示意图。
【具体实施方式】
51.为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
52.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
53.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制
本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
54.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
55.应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述像素驱动电路，但这些像素驱动电路不应限于这些术语。这些术语仅用来将位于不同的像素行的像素驱动电路彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一像素驱动电路也可以被称为第二像素驱动电路，类似地，第二像素驱动电路也可以被称为第一像素驱动电路。
56.本发明实施例提供了一种显示面板，如图1所示，图1为本发明实施例提供的一种显示面板的部分区域的示意图，该显示面板包括显示区aa和非显示区na。显示区aa包括多个沿第一方向h1排列的像素组1，像素组1包括b个沿第一方向h1排列的像素行10，b≥2，b为整数。像素行10包括多个沿第二方向h2排列的像素驱动电路100。图1以b＝2，即，一个像素组1包括两个像素行10，其中一个像素行10包括第一像素驱动电路101，另一个像素行10包括第二像素驱动电路102作为示意。
57.如图2所示，图2为本发明实施例提供的一种像素驱动电路的示意图，像素驱动电路100包括驱动晶体管m0、数据写入晶体管m11、阈值补偿晶体管m12、第一节点复位晶体管m13、发光元件复位晶体管m14、第二发光控制晶体管m15、第一发光控制晶体管m16和存储电容cst。驱动晶体管m0的控制极与第一节点n11电连接，驱动晶体管m0的第一极与第二节点n12电连接，驱动晶体管m0的第二极与第三节点n13电连接。数据写入晶体管m11的控制极与数据写入控制端s1电连接，数据写入晶体管m11的第一极与数据电压端vdata电连接，数据写入晶体管m11的第二极与第二节点n12电连接。阈值补偿晶体管m12的控制极与第一扫描控制端s21电连接，阈值补偿晶体管m12的第一极与第三节点n13电连接，阈值补偿晶体管m12的第二极与第一节点n11电连接。第一节点复位晶体管m13的控制极与第二扫描控制端s22电连接，第一节点复位晶体管m13的第一极与第一复位端ref1电连接，第一节点复位晶体管m13的第二极与第一节点n11电连接。发光元件复位晶体管m14的控制极与数据写入控制端s1电连接，发光元件复位晶体管m14的第一极与第二复位端ref2电连接，发光元件复位晶体管m14的第二极与第四节点n14电连接。第一发光控制晶体管m16的控制极与发光控制端e电连接，第一发光控制晶体管m16的第一极与第三节点n13电连接，第一发光控制晶体管m16的第二极与第四节点n14电连接。第二发光控制晶体管m15的控制极与发光控制端e电连接，第二发光控制晶体管m15的第一极与第一电源电压端pvdd电连接，第二发光控制晶体管m15的第二极与第二节点n12电连接。存储电容cst的第一极板与第一节点n11电连接，第二极板与第一电源电压端pvdd电连接。发光元件200的一极与第四节点n14电连接，另一极与第二电源电压端pvee电连接。
58.示例性的，上述第一节点复位晶体管m13和阈值补偿晶体管m12可以选择氧化物晶体管，例如，可以选择铟镓锌氧化物(indium gallium zinc oxide，简称igzo)晶体管，以使第一节点复位晶体管m13和阈值补偿晶体管m12具有较小的关态漏电流，提高第一节点n11的电位稳定性。特别的，在显示面板以低频模式显示时，第一节点n11的电位需要保持较长的时间，与第一节点n11电连接的第一节点复位晶体管m13和阈值补偿晶体管m12采用铟镓
锌氧化物晶体管的设置，可以保证低频显示的亮度均一性。
59.在该显示面板进行显示时，结合图2和图3所示，图3为本发明实施例提供的一种第一像素驱动电路和第二像素驱动电路的工作时序图，第一像素驱动电路101和第二像素驱动电路102的工作过程均包括第一复位时段tr1、数据写入时段和发光时段te。图3中的tw_101表示第一像素驱动电路101的数据写入时段，tw_102表示第二像素驱动电路102的数据写入时段。
60.在第一复位时段tr1，第二扫描控制端s22控制第一像素驱动电路101和第二像素驱动电路102的第一节点复位晶体管m13导通，第一复位端ref1通过第一节点复位晶体管m13对第一像素驱动电路101和第二像素驱动电路102的第一节点n11进行复位。
61.在第一像素驱动电路101的数据写入时段tw_101，第一像素驱动电路101的数据写入控制端s1控制第一像素驱动电路101的数据写入晶体管m11导通，第一像素驱动电路101的数据电压端vdata所提供的数据电压v
data
通过第一像素驱动电路101的数据写入晶体管m11写入第一像素驱动电路101的第二节点n12。第一像素驱动电路101的驱动晶体管m0导通。在该阶段，第一像素驱动电路101的第一扫描控制端s21控制第一像素驱动电路101的阈值补偿晶体管m12导通。在该过程中，第一像素驱动电路101的第一节点n11的电位不断变化，直到第一像素驱动电路101的第一节点n11的电位v
n11
变化至v
n11
＝v
data-v
th1
，v
th1
为第一像素驱动电路101的驱动晶体管m0的阈值电压。
62.在第二像素驱动电路102的数据写入时段tw_102，第二像素驱动电路102的数据写入控制端s1控制第二像素驱动电路102的数据写入晶体管m11导通，第二像素驱动电路102的数据电压端vdata所提供的数据电压v
data
通过数据写入晶体管m11写入第二像素驱动电路102的第二节点n12。第二像素驱动电路102的驱动晶体管m0导通。在该阶段，第二像素驱动电路102的第一扫描控制端s21控制第二像素驱动电路102阈值补偿晶体管m12导通。在该过程中，第二像素驱动电路102的第一节点n11的电位不断变化，直到第二像素驱动电路102的第一节点n11的电位v
n11
变化至v
n11
＝v
data-v
th2
，v
th2
为第二像素驱动电路102的驱动晶体管m0的阈值电压。
63.在发光时段te，第一像素驱动电路101和第二像素驱动电路102的第二发光控制晶体管m15、第一发光控制晶体管m16和驱动晶体管m0导通，第一节点复位晶体管m13、数据写入晶体管m11和阈值补偿晶体管m12均截止，第一电源电压端pvdd和第二电源电压端pvee之间的电流通路导通，与第一像素驱动电路101和第二像素驱动电路102电连接的发光元件200点亮。
64.如图1所示，显示面板还包括第一扫描驱动电路21、第二扫描驱动电路22和发光驱动电路23。
65.第一扫描驱动电路21包括多个级联的第一扫描驱动单元210，第一扫描驱动单元210与属于同一个像素组1的多个像素行10的第一扫描控制端s21电连接。
66.第二扫描驱动电路22包括多个级联的第二扫描驱动单元组20，第二扫描驱动单元组20包括b个级联的第二扫描驱动单元220。多个级联的第二扫描驱动单元组20意为：上一个第二扫描驱动单元组20中的最后一级第二扫描驱动单元220的输出端与当前第二扫描驱动单元组20中的第一级第二扫描驱动单元220的输入端电连接。第二扫描驱动单元组20与像素组1对应设置，同一个第二扫描驱动单元组20中的b个级联的第二扫描驱动单元220与
同一个像素组1中的b个像素行10一一对应电连接。第二扫描驱动单元220与像素驱动电路100的数据写入控制端s1电连接。在该显示面板工作时，各级第二扫描驱动单元220逐次输出有效电平信号，使各个像素行10顺次执行数据写入操作。
67.以同一个像素组1中的多个像素驱动电路100包括上述位于不同的像素行的第一像素驱动电路101和第二像素驱动电路102为例，在一帧画面的显示时间内，如图3所示，第一像素驱动电路101和第二像素驱动电路102的第一扫描控制端s21的有效电平覆盖第一像素驱动电路101的数据写入时段tw_101和第二像素驱动电路102的数据写入时段tw_102。第一像素驱动电路101的数据写入时段tw_101位于第二像素驱动电路102的数据写入时段tw_101之前。在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101的数据写入时段tw_101后，第一像素驱动电路101中的第一节点n11的电位为v
n11
，在第二像素驱动电路102的数据写入时段tw_102后，第二像素驱动电路102中的第一节点n11的电位为v
n12
。在本发明实施例中，v
n11
＞v
n12
。
68.本发明实施例提供的显示面板，通过令第一扫描驱动单元210与同一个像素组1中的多个第一扫描控制端s21电连接，可以减少显示面板所需要的第一扫描驱动单元210的数量，从而减小第一扫描驱动电路21在非显示区na中占用的空间，有利于提高显示面板的屏占比。
69.在第二像素驱动电路102执行数据写入操作，即，在对应第二像素驱动电路102的数据写入时段tw_102内，第一像素驱动电路101的阈值补偿晶体管m12仍处于导通状态。由于第四节点n14与第二复位端ref2通过发光元件复位晶体管m14电连接，第二复位端ref2提供低电平的复位信号。因此，在该时段内，第一像素驱动电路101的第一节点n11会通过第三节点n13和第一发光控制晶体管m16向第四节点n14漏电，直至第一像素驱动电路101的阈值补偿晶体管m12关闭。定义像素驱动电路100的数据写入晶体管m11关断到阈值补偿晶体管m12关断之间的时间为第一节点n1的漏电时间。如前所述，第一像素驱动电路101和第二像素驱动电路102的第一扫描控制端s21的有效电平覆盖数据写入时段tw_101和数据写入时段tw_102，第一像素驱动电路101的数据写入时段tw_101位于第二像素驱动电路102的数据写入时段tw_101之前，因此，第一像素驱动电路101中的第一节点n11的漏电时间大于第二像素驱动电路102中的第一节点n11的漏电时间。
70.在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101和第二像素驱动电路102各自的数据写入时段后，即，在各自的数据写入晶体管m11关闭时，本发明实施例通过令v
n11
＞v
n12
，可以弥补甚至消除第一像素驱动电路101的第一节点n11和第二像素驱动电路102的第一节点n11的漏电时长的差异，在进入发光阶段后，可以使第一像素驱动电路101和第二像素驱动电路102的第一节点n11的电位趋于一致，有利于提高二者所驱动的发光元件200的亮度一致性。
71.示例性的，如图3所示，第一像素驱动电路101和第二像素驱动电路102的工作过程还包括第二复位时段tr2。在第二复位时段tr2，结合图2所示，第一像素驱动电路101和第二像素驱动电路102的阈值补偿晶体管m12和第一节点复位晶体管m13均导通，第一复位端ref1可以通过阈值补偿晶体管m12和第一节点复位晶体管m13对第三节点n13进行复位，以对第一像素驱动电路101和第二像素驱动电路102的驱动晶体管m0的偏置状态进行调节。
72.示例性的，如图1所示，像素驱动电路100中的第二扫描控制端s22可以与上一级第
一扫描驱动单元210电连接。即，第一扫描驱动单元210除了与对应的像素组1中的多个像素驱动电路100的第一扫描控制端s21电连接外，还可以与下一个像素组1中的多个像素驱动电路100的第二扫描控制端s22电连接。
73.示例性的，如图4和图5所示，图4为本发明实施例提供的另一种像素驱动电路的示意图，图5为图4对应的工作时序图，像素驱动电路100还包括调节晶体管m11*，调节晶体管m11*的控制极与调节控制端s1*电连接，调节晶体管m11*的第一极与调节端dvh电连接，调节晶体管m11*的第二极与第二节点n12电连接。图5中除调节晶体管m11*外的其他结构可以按照图2所示的像素驱动电路100中的对应结构进行设置，本发明实施例在此不再赘述。
74.结合图5所示，像素驱动电路100的工作过程还包括第一偏置调节阶段td1和第二偏置调节阶段td2，第一偏置调节阶段td1位于第一复位时段tr1之前，第二偏置调节阶段td2位于对应的像素驱动电路100的数据写入时段之后。在第一偏置调节阶段td1和第二偏置调节阶段td2，像素驱动电路100处于不发光状态。在第一偏置调节阶段td1和第二偏置调节阶段td2，调节端dvh分别通过调节晶体管m11*向第二节点n12写入偏置调节信号，以调节驱动晶体管m0在该阶段的偏置状态。
75.可选的，在本发明实施例中，在一帧画面的显示时间内，第一像素驱动电路101中的数据写入晶体管m11的导通时间短于第二像素驱动电路102中的数据写入晶体管m11的导通时间。如此设置，可以使第一像素驱动电路101的阈值补偿时间短于第二像素驱动电路102的阈值补偿时间，以使第一像素驱动电路101的阈值补偿不完全。由于像素驱动电路进行阈值补偿后，第一节点n11的电位满足：v
n11
＝v
data-|v
th
|。v
th
为相应的像素驱动电路的数据写入晶体管m11关断时，向该像素驱动电路的第一节点n11所写入的驱动晶体管的阈值电压。因此，采用本发明实施例提供的方式，在各数据写入晶体管m11关闭后，可以使第一像素驱动电路101中的第一节点n11的电位高于第二像素驱动电路102中的第一节点n11的电位，从而可以弥补后续二者漏流时间的差异。
76.如图6、图7和图8所示，图6为本发明实施例提供的一种第二扫描电路的示意图，图7为本发明实施例提供的一种第二扫描驱动单元的电路示意图，图8为图6对应的一种工作时序图，第二扫描驱动单元220包括第一输出晶体管m21、第二输出晶体管m22、第三晶体管m23、第四晶体管m24、第五晶体管m25、第六晶体管m26、第七晶体管m27、第八晶体管m28、第一电容c21和第二电容c22。第一输出晶体管m21的第一极与第一时钟端ck1电连接，第一输出晶体管m21的第二极与第二扫描驱动单元220的输出端out1电连接，第一输出晶体管m21的控制极与第一节点n21电连接。第二输出晶体管m22的第一极与第二电平端vgh1电连接，第二输出晶体管m22的第二极与第二扫描驱动单元220的输出端out1电连接，第二输出晶体管m22的控制极与第二节点n22电连接。第五晶体管m25和第四晶体管m24的控制极均与第二时钟端xck1电连接，第五晶体管m25的第一极与输入端in1电连接，第五晶体管m25的第二极与第七晶体管m27的控制极、第六晶体管m26的第一极和第三晶体管m23的第一极电连接，第七晶体管m27的第一极与第二时钟端xck1电连接，第七晶体管m27的第二极与第八晶体管m28的控制极电连接，第六晶体管m26的控制极与第一时钟端ck1电连接，第六晶体管m26的第二极和第八晶体管m28的第一极电连接，第八晶体管m28的第二极和第二电平端vgh1电连接，第四晶体管m24的第一极与第一电平端vgl1电连接，第四晶体管m24的第二极与第二输出晶体管m22的控制极电连接。第三晶体管m23的控制极与第一电平端vgl1电连接，第三晶
体管m23的第二极与第一输出晶体管m21的控制极电连接。第二扫描驱动电路中各级第二扫描驱动单元的输出端out1与上述相应的像素驱动电路100的数据写入晶体管m11的控制极电连接。
77.在第二扫描驱动单元220的第一输出晶体管m21导通时，第一时钟端ck1的信号输出至输出端out1。第一时钟端ck1所接收的信号为包括能够令像素驱动电路100中的数据写入晶体管m11导通的有效电平的脉冲信号。例如，在数据写入晶体管m11为p型晶体管时，有效电平为低电平信号vgl。在数据写入晶体管m1为n型晶体管时，有效电平为高电平信号vgh。
78.在本发明实施例中，显示面板还包括b类时钟信号线，b类时钟信号线分别与同一个第二扫描驱动单元组20中的b级第二扫描驱动单元220的第一时钟端ck1电连接。每类时钟信号线均用于传输周期性的脉冲信号。脉冲信号包括控制像素驱动电路100的数据写入晶体管m11导通的有效电平。在本发明实施例中，b类时钟信号线中的任意两类时钟信号线的有效电平均相互错开。并且，b类时钟信号线所传输的有效电平的脉宽互不相同。按照b类时钟信号线输出有效电平的先后顺序，b类时钟信号线所输出的有效电平的脉宽依次增大。
79.例如，同一个第二扫描驱动单元组20中的b个级联的第二扫描驱动单元220至少包括第m级第二扫描驱动单元220_m和第n级第二扫描驱动单元220_n，且，第m级第二扫描驱动单元220_m的输出端与第一像素驱动电路101的数据写入控制端s1电连接，第n级第二扫描驱动单元220_n的输出端与第二像素驱动电路102的数据写入控制端s1电连接。相应的，显示面板所包括的b类时钟信号线至少包括第m类时钟信号线和第n类时钟信号线。第m类的时钟信号线与第m级第二扫描驱动单元220_m的第一时钟端ck1电连接，第n类时钟信号线与第n级第二扫描驱动单元220_n的第一时钟端ck1电连接。第m级第二扫描驱动单元220_m先输出有效电平，第n级第二扫描驱动单元220_n后输出有效电平，以使在一帧画面的显示时间内，第一像素驱动电路101先进行数据写入，第二像素驱动电路102后进行数据写入。在本发明实施例中，第m类时钟信号线的有效电平的脉宽小于与第n类时钟信号线的有效电平的脉宽。其中，m和n均为整数，且1≤m＜n≤b。例如，在b＝2时，m＝1，n＝2；在b＝3时，m＝1，n＝2；或，m＝1，n＝3；或，m＝2，n＝3。
80.以b＝2为例，如图6所示，其中以两个级联的第二扫描驱动单元组20作为示意。这两个级联的第二扫描驱动单元组20分别对应显示面板的第一个第二扫描驱动单元组20和第二个第二扫描驱动单元组20，第一个扫描驱动单元组20中的第一级第二扫描驱动单元220_1的输入端in1与扫描帧开始信号线ls1电连接。第一个第二扫描驱动单元组20中的第二级第二扫描驱动单元220_2的输出端out1与第二个第二扫描驱动单元组20中的第一级第二扫描驱动单元(对应显示面板的第三级第二扫描驱动单元220_3)的输入端in1相连。
81.以第一个扫描驱动单元组20中的两级第二扫描驱动单元为例，第一级第二扫描驱动单元220_1的第一时钟端ck1与第一类时钟信号线lc11电连接；第二级第二扫描驱动单元220_2的第一时钟端ck1与第二类时钟信号线lc12电连接。结合图8所示，第一类时钟信号线lc11所传输的有效电平的脉宽e1小于第二类时钟信号线lc12所传输的有效电平的脉宽f1。
82.本发明实施例通过令同一个第二扫描驱动单元组20中的各个不同的第二扫描驱动单元220分别连接不同类的时钟信号线，并按照各类时钟信号线所输出的有效电平的顺序，令各类时钟信号线所传输的有效电平的脉宽依次增加，可以使同一个像素组1中的不同
像素行10中的数据写入晶体管m11的导通时间不同，从而可以均衡同一个像素组1中的不同的像素驱动电路100的第一节点n11的漏流时间的差异。
83.在具体实施时，各类时钟信号线所传输的有效电平的脉宽差异可以根据同一个像素组中的不同的像素驱动电路的第一节点n11的漏电情况进行调整，本发明实施例对此不作限定。
84.示例性的，对于上述b类时钟信号线中的第一类时钟信号线来说，其除了与第二扫描驱动单元组20中的第一级第二扫描驱动单元220的第一时钟端ck1电连接外，还可以与同一个第二扫描驱动单元组20中的第b级第二扫描驱动单元220的第二时钟端xck1电连接。对于上述b类时钟信号线中的第i类时钟信号线来说，i为整数，且，2≤i≤b，其除了与第二扫描驱动单元组20中的第i级第二扫描驱动单元220的第一时钟端ck1电连接外，还可以与同一个第二扫描驱动单元组20中的第i-1级第二扫描驱动单元220的第二时钟端xck1电连接。如此设置，在保证第二扫描驱动电路22正常工作的同时，有利于减少所需的信号线的数量。
85.以b＝2为例，如图6所示，第一类时钟信号线lc11除与第一级第二扫描驱动单元220_1的第一时钟端ck1电连接外，还与同一个第二扫描驱动单元组20中的第二级第二扫描驱动单元220_2的第二时钟端xck1电连接。第二类时钟信号线lc12除与第二级第二扫描驱动单元220_2的第一时钟端ck1电连接外，还与同一个第二扫描驱动单元组20中的第一级第二扫描驱动单元220_1的第二时钟端xck1电连接。
86.以b＝3为例，如图9和图10所示，图9为本发明实施例提供的另一种第二扫描驱动电路的连接示意图，图10为图9对应的工作时序图，其中以两个第二扫描驱动单元组20作为示意，相应的，显示面板包括三类时钟信号线，这三类时钟信号线在图9和图10中分别标记为lc11、lc12和lc13。其中，第一类时钟信号线lc11所传输的有效电平的脉宽e2小于第二类时钟信号线lc12所传输的有效电平的脉宽f2。第二类时钟信号线lc12所传输的有效电平的脉宽f2小于第三类时钟信号线lc13所传输的有效电平的脉宽f3。对于第一个第二扫描驱动单元组20来说，第一类时钟信号线lc11除与第一级第二扫描驱动单元220_1的第一时钟端ck1电连接外，还与第三级第二扫描驱动单元220_3的第二时钟端xck1电连接。第二类时钟信号线lc12除与第二级第二扫描驱动单元220_2的第一时钟端ck1电连接外，还与第一级第二扫描驱动单元220_1的第二时钟端xck1电连接。第三类时钟信号线lc13除与第三级第二扫描驱动单元220_3的第一时钟端ck1电连接外，还与第二级第二扫描驱动单元220_2的第二时钟端xck1电连接。
87.示例性的，不同的第二扫描驱动单元组20中的对应级的第二扫描驱动单元220的第一时钟端ck1连接至同一条时钟信号线。以图6为例，其中，第一类时钟信号线lc11除了与第一个第二扫描驱动单元组20中的第一级第二扫描驱动单元220_1的第一时钟端ck1电连接外，还与第二个第二扫描驱动单元组20中的第一级第二扫描驱动单元220(即，显示面板的第四级第二扫描驱动单元220_4)的第一时钟端ck1电连接。
88.可选的，本发明实施例可以在显示面板中分别设置b类第一时钟信号线和b类第二时钟信号线，其中，b类第一时钟信号线分别与同一个第二扫描驱动单元组20中的各级第二扫描驱动单元220的第一时钟端ck1电连接；b类第二时钟信号线分别与同一个第二扫描驱动单元组20中的各级第二扫描驱动单元220的第二时钟端xck1电连接。按照b类第一时钟信号线所传输的有效电平的先后顺序，b类第一时钟信号线所传输的有效电平的脉宽依次变
窄，相应的，b类第二时钟信号线所传输的有效电平的脉宽也依次变窄。
89.示例性的，第二时钟信号线所传输的信号的频率和第一时钟信号线所传输的信号的频率相同。例如，第一时钟信号线和第二时钟信号线所传输的信号的频率可以小于图8和图10所示的时钟信号线所传输的信号的频率。
90.以b＝2为例，示例性的，如图11和图12所示，图11为本发明实施例提供的又一种第二扫描驱动电路的连接示意图，图12为图11对应的一种工作时序图，在图11中以显示面板中的两个级联的第二扫描驱动单元组20作为示意。如图11所示，显示面板包括第一类第一时钟信号线lc111、第二类第一时钟信号线lc112、第一类第二时钟信号线lx11和第二类第二时钟信号线lx12，第一类第一时钟信号线lc111与第一级第二扫描驱动单元220_1的第一时钟端ck1电连接，第二类第一时钟信号线lc112与第二级第二扫描驱动单元220_2的第一时钟端ck1电连接。第一类第二时钟信号线lx11与第一级第二扫描驱动单元220_1的第二时钟端xck1电连接，第二类第二时钟信号线lx12与第二级第二扫描驱动单元220_2的第二时钟端xck1电连接。其中，第一类第一时钟信号线lc111所传输的有效电平的脉宽e3小于第二类第一时钟信号线lc112所传输的有效电平的脉宽f3。第一类第一时钟信号线lc111所传输的有效电平的脉宽和第一类第二时钟信号线lx11所传输的有效电平的脉宽均为e3。第二类第一时钟信号线lc112所传输的有效电平的脉宽和第二类第二时钟信号线lx12所传输的有效电平的脉宽均为f3。第二类第一时钟信号线lc112所传输的有效电平位于第一类第一时钟信号线lc111所传输的有效电平和第一类第二时钟信号线lx11所传输的有效电平之间，第一类第二时钟信号线lx11所传输的有效电平位于第二类第一时钟信号线lc112所传输的有效电平和第二类第二时钟信号线lx12所传输的有效电平之间。第二类第二时钟信号线lx12所传输的有效电平位于第一类第一时钟信号线lc111所传输的有效电平和第一类第二时钟信号线lx11所传输的有效电平之间。采用该设置方式，在保证第二扫描驱动电路220的正常工作的同时，可以使各类第一时钟信号线和各类第二时钟信号线所传输的信号的频率较低，有利于减小显示面板的功耗。
91.示例性的，在本发明实施例中，各类第一时钟信号线交替连接相邻两个第二扫描驱动单元组20中的对应级的第二扫描驱动单元220的第一时钟端ck1和第二时钟端xck1。如图11所示，对于第一类第一时钟信号线lc111来说，其分别与第一个第二扫描驱动单元组20中的第一级第二扫描驱动单元220_1的第一时钟端ck1和第二个第二扫描驱动单元组20中的第一级第二扫描驱动单元220，即，显示面板的第三级第二扫描驱动单元220_3的第二时钟端xck1电连接。
92.同样的，各类第二时钟信号线交替连接相邻两个第二扫描驱动单元组20中的对应级的第二扫描驱动单元220的第二时钟端xck1和第一时钟端ck1。如图11所示，对于第一类第二时钟信号线lx11来说，其分别与第一个第二扫描驱动单元组20中的第一级第二扫描驱动单元220_1的第二时钟端xck1和第二个第二扫描驱动单元组20中的第一级第二扫描驱动单元220，即，显示面板的第三级第二扫描驱动单元220_3的第一时钟端ck1电连接。
93.结合图7所示，与第一像素驱动电路101电连接的第二扫描驱动单元220的第一输出晶体管m21的沟道的宽长比为w11/l11，与第二像素驱动电路102电连接的第二扫描驱动单元220的第一输出晶体管m21的沟道的宽长比为w21/l21，在本发明实施例中，w11/l11＜w21/l21。如此设置，可以使与第一像素驱动电路101电连接的第二扫描驱动单元220的输出
延迟程度大于与第二像素驱动电路102电连接的第二扫描驱动单元220的输出延迟程度，从而使第一像素驱动电路101的数据写入控制端s1所接收的有效电平的时间短于第二像素驱动电路102的数据写入控制端s1所接收的有效电平的时间，从而可以弥补第一像素驱动电路101的第一节点n11和第二像素驱动电路102的第一节点n11后续漏电时间的差异。
94.可选的，本发明实施例还可以令第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流，从而使第一像素驱动电路101的阈值补偿程度弱于第二像素驱动电路102的阈值补偿程度，以使在相应的数据写入晶体管m11关闭后第一像素驱动电路101的第一节点n11的电位高于第二像素驱动电路102的第一节点n11的电位。
95.示例性的，数据写入晶体管m11包括p型晶体管或n型晶体管。
96.在将上述第一像素驱动电路101和第二像素驱动电路102的数据写入晶体管m11均设置为包括p型晶体管时，p型晶体管低电平导通，本发明实施例可以令与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平大于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效电平，以使第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流。
97.在将上述第一像素驱动电路101和第二像素驱动电路102的数据写入晶体管m11均设置为包括n型晶体管时，n型晶体管高电平导通，本发明实施例可以令与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平小于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效电平，如此设置，以使得第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流。
98.示例性的，在将第一像素驱动电路101和第二像素驱动电路102的数据写入晶体管m11设置为包括p型晶体管时，本发明实施例可以令上述与第m级第二扫描驱动单元220_m的第一时钟端ck1电连接的第m类时钟信号线所传输的有效电平vm大于与第n级第二扫描驱动单元220_n的第一时钟端ck1电连接的第n类时钟信号线所传输的有效电平vn。如前所述，第二扫描驱动单元220所输出的有效电平为其第一时钟端ck1所接收的信号的有效电平。本发明实施例通过令vm＞vn，可以使第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流。以b＝2为例，结合图6和图13所示，图13为图6对应的另一种工作时序图，第一类时钟信号线lc11所传输的有效电平v1大于第二类时钟信号线lc12所传输的有效电平v2。
99.需要说明的是，在差异化设置各类时钟信号线所传输的有效电平的大小的同时，也可以将各类时钟信号线所传输的有效电平的脉宽按照前述方式进行调节。
100.可选的，在将第一像素驱动电路101和第二像素驱动电路102的数据写入晶体管m11设置为包括n型晶体管时，本发明实施例可以令与第m级第二扫描驱动单元220_m的第一时钟端ck1电连接的第m类时钟信号线所传输的有效电平vm小于与第n级第二扫描驱动单元220_n的第一时钟端ck1电连接的第n类时钟信号线所传输的有效电平vn，以使第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流。
101.显示面板还包括b类第一电平信号线。b类第一电平信号线分别与同一个第二扫描
驱动单元组20中的b级第二扫描驱动单元的第一电平端vgl1电连接。
102.在同一个像素组1中的各个像素驱动电路的数据写入晶体管m11均为p型晶体管时，按照同一个第二扫描驱动单元组20中的各级第二扫描驱动单元的有效电平的输出顺序，b类第一电平信号线所传输的信号的电位大小逐渐变小。
103.在同一个像素组1中的各个像素驱动电路的数据写入晶体管m11均为n型晶体管时，按照同一个第二扫描驱动单元组20中的各级第二扫描驱动单元的有效电平的输出顺序，b类第一电平信号线所传输的信号的电位大小逐渐增大。
104.以b类第一电平信号线中至少包括第m类第一电平信号线和第n类第一电平信号线，第m类第一电平信号线与第m级第二扫描驱动单元的第一电平端vgl1电连接；第n类第一电平信号线与第n级第二扫描驱动单元的第一电平端vgl1电连接为例，在本发明实施例中，在同一个像素组1中的各个像素驱动电路的数据写入晶体管m11均为p型晶体管时，第m类第一电平信号线所传输的电平大于第n类第一电平信号线所传输的电平。
105.以b＝2为例，如图14所示，图14为本发明实施例提供的又一种第二扫描驱动电路的连接示意图，其中以显示面板中的两个第二扫描驱动单元组20作为示意，对于同一个第二扫描驱动单元组20中的两个第二扫描驱动单元220来说，第一级第二扫描驱动单元220_1的第一电平端vgl1与第一类第一电平信号线ll11电连接；第二级第二扫描驱动单元220_2的第一电平端vgl1与第二类第一电平信号线ll12电连接。第一类第一电平信号线ll11所传输的电平大于第二类第一电平信号线ll12所传输的电平。
106.对于第二扫描驱动单元220来说，结合图7所示，在第二时钟端xck1的电位为低时，第五晶体管m25和第四晶体管m24导通。在输入端in1所输入的信号也为低时，第七晶体管m27的控制极通过第五晶体管m25被输入端in写低，从而第七晶体管m27导通，第二时钟端xck1的低电平写入第八晶体管m28的控制极。同时，第八晶体管m28的控制极还通过第四晶体管m24被第一电平端vgl1写为低。本发明实施例通过差异化设置同一个第二扫描驱动单元组20中的各级第二扫描驱动单元220的第一电平端vgl1所连接的电位，可以使各级第二扫描驱动单元220的第一电平端vgl1所连接的电位与相应的第二扫描驱动单元220的第二时钟端xck1所连接的电位相匹配，有利于避免第二时钟端xck1、第七晶体管m27和第一电平端vgl1形成的通路(如图7虚线箭头所示)短路，可以保证显示面板的显示效果。
107.本发明实施例还提供了一种显示面板，结合图1和图2所示，显示面板包括多个像素组1，像素组1包括b个像素行10，b≥2，且b为正整数。像素行10包括多个像素驱动电路100，像素驱动电路100包括驱动晶体管m0、数据写入控制端s1和第一扫描控制端s21；驱动晶体管m0的控制极与第一节点n11电连接，驱动晶体管m0的第一极与第二节点n12电连接。第一扫描驱动电路21，包括多个级联的第一扫描驱动单元210，第一扫描驱动单元210与同一个像素组1中的多个第一扫描控制端s21电连接。
108.像素驱动电路100的工作周期包括数据写入时段，在数据写入时段，数据写入控制端s1和第一扫描控制端s21接收有效电平。同一个像素组1中的多个像素驱动电路100包括第一像素驱动电路101和第二像素驱动电路102，在一帧画面的显示时间内，如图3所示，第一像素驱动电路101的数据写入时段tw_101位于第二像素驱动电路102的数据写入时段tw_102之前；且，在本发明实施例中，在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101的数据写入时段tw_101后，第一像素驱动电路
101中的第一节点n11的漏流速度为v
n11
，在第二像素驱动电路102的数据写入时段tw_102之后，第二像素驱动电路102中的第一节点n11的漏流速度为v
n12
。v
n11
＜v
n12
。
109.本发明实施例提供的显示面板，通过令第一扫描驱动单元210与同一个像素组1中的多个第一扫描控制端s21电连接，可以减少显示面板所需要的第一扫描驱动单元210的数量，从而减小第一扫描驱动电路21在非显示区na中占用的空间，有利于提高显示面板的屏占比。
110.在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101和第二像素驱动电路102各自的数据写入时段后，即，在各自的数据写入晶体管m11关闭时，本发明实施例通过令v
n11
＜v
n12
，可以弥补甚至消除第一像素驱动电路101的第一节点n11和第二像素驱动电路102的第一节点n11的漏电时长的差异，在进入发光阶段后，可以使第一像素驱动电路101和第二像素驱动电路102的第一节点n11的电位趋于一致，有利于提高二者所驱动的发光元件200的亮度一致性。
111.示例性的，第一像素驱动电路101中的第一发光控制晶体管m16的沟道的宽长比为w12/l12，第二像素驱动电路102中的第一发光控制晶体管m16的沟道的宽长比为w22/l22，w12/l12＜w22/l22。如此设置，在第一像素驱动电路101的第一节点n11的电位通过阈值补偿晶体管m12、第三节点n13和第一发光控制晶体管m16向第四节点n14漏电的过程中，由于第一像素驱动电路101中的第一发光控制晶体管m16的沟道的宽长比w12/l12小于第二像素驱动电路102中的第一发光控制晶体管m16的沟道的宽长比w22/l22，因此可以使得第一像素驱动电路101中的第一节点n11的漏流速度v
n11
小于第二像素驱动电路102中的第一节点n11的漏流速度v
n12
。
112.可选的，第一像素驱动电路101和第二像素驱动电路102中的第一发光控制晶体管m16包括相互串联的多个子晶体管，如图15所示，图15为本发明实施例提供的一种第一像素驱动电路和第二像素驱动电路的一种连接关系示意图，其中，第一像素驱动电路101中的第一发光控制晶体管m16包括相互串联的三个子晶体管，这三个子晶体管分别为m161、m162和m163，子晶体管m161和子晶体管m162电连接于第五节点n15，子晶体管m162和子晶体管m163电连接于第六节点n16。第二像素驱动电路102中的第一发光控制晶体管m16被设置为包括两个串联的子晶体管，这两个子晶体管分别为m164和m165。其中，子晶体管m164和子晶体管m165电连接于第七节点n17。多个相互串联的子晶体管的设置，可以使得第三节点n13向第四节点n14的漏流速度变慢。以第一像素驱动电路101为例，第三节点n13和第五节点n15之间的压差将小于图2所示的第三节点n13和第四节点n14之间的压差，因此，基于图15的设置，漏电流在第三节点n13和第四节点n14之间的漏流速度将变慢。
113.在本发明实施例中，第一像素驱动电路101中的第一发光控制晶体管m16所包括的子晶体管的数量大于第二像素驱动电路102中的第一发光控制晶体管m16所包括的子晶体管的数量。如此设置可以使第一像素驱动电路101中的第一节点n11的漏流速度小于第二像素驱动电路102中的第一节点n11的漏流速度。
114.在设置发光驱动电路时，示例性的，如图1所示，一个发光驱动单元230可以与上述一个像素组1中的b个像素驱动电路行的发光控制端e均电连接。
115.或者，本发明实施例也可以令发光驱动单元230与像素行10一一对应电连接。示例性的，如图16所示，图16为本发明实施例提供的一种发光驱动电路的连接示意图，发光驱动
电路23包括多个级联的发光驱动单元组30，发光驱动单元组30包括b个级联的发光驱动单元230。多个级联的发光驱动单元组30的意思是，上一个发光驱动单元组30中的最后一级发光驱动单元230的输出端与当前发光驱动单元组30中的第一级发光驱动单元230的输入端电连接。同一个发光驱动单元组30中的多个级联的发光驱动单元230分别与同一个像素组1中的不同的像素行10中的像素驱动电路的发光控制端e电连接。
116.如图17所示，图17为本发明实施例提供的一种发光驱动单元的电路示意图，发光驱动单元230包括第一晶体管m31、第二晶体管m32、第三晶体管m33、第四晶体管m34、第五晶体管m35、第六晶体管m36和第七晶体管m37、第八晶体管m38、第九晶体管m39、第十晶体管m30、第一电容c31、第二电容c32和第三电容c33。
117.第一晶体管m31的控制极电连接第一时钟端ck2，第一晶体管m31的第一端电连接输入端in2，第一晶体管m31的第二端电连接第一节点n31；在第一时钟端ck2提供的信号的控制下，第一晶体管m31控制输入端in2与第一节点n31的电连接，以此调节第一节点n31的电位。第二晶体管m32的控制极电连接第二时钟端xck2，第二晶体管m32的第一端电连接第一节点n31，第二晶体管m32的第二端电连接第三晶体管m33的第一端；第三晶体管m33的控制极电连接第三节点n33，第三晶体管m33的第二端电连接输入端in2，在第二时钟端xck2和第三节点n33提供的信号的控制下，第二晶体管m32和第三晶体管m33控制输入端in2与第一节点n31的电连接，以此调节第一节点n31的电位。第四晶体管m34的控制极电连接第一节点n31，第四晶体管m34的第一端电连接第一时钟端ck2，第四晶体管m34的第二端电连接第三节点n33；在第一节点n31的控制下，第四晶体管m34控制第一时钟端ck2与第三节点n33的电连接，以通过第一时钟端ck2的信号来调节第三节点n33的电位。第五晶体管m35的控制极电连接第一时钟端ck2，第五晶体管m35的第一端电连接第一电平端vgl2，第五晶体管m35的第二端电连接第三节点n33；在第一时钟端ck2提供的信号的控制下，第五晶体管m35控制第一电平端vgl2与第三节点n33的电连接，以通过第一电平端vgl2的信号来调节第三节点n33的电位。第六晶体管m36的控制极电连接第三节点n33，第六晶体管m36的第一端电连接第二时钟端xck2，第六晶体管m36的第二端电连接第四节点n34；在第三节点n33的控制下，第六晶体管m36控制第二时钟端xck2与第四节点n34的电连接，以通过第二时钟端xck2的信号来调节第四节点n34的电位。第七晶体管m37的控制极电连接第二时钟端xck2，第七晶体管m37的第一端电连接第四节点n34，第七晶体管m37的第二端电连接第二节点n32；在第二时钟端xck2提供的信号的控制下，第七晶体管m37控制第四节点n34与第二节点n32的电连接，以通过第四节点n34的信号来调节第二节点n32的电位。第八晶体管m38的控制极电连接第一节点n31，第八晶体管m38的第一端电连接第二电平端vgh2，第八晶体管m38的第二端电连接第二节点n32；在第一节点n31的控制下，第八晶体管m38控制第二电平端vgh2与第二节点n32的电连接，以通过第二电平端vgh2的信号来调节第二节点n32的电位。第九晶体管m39的控制极电连接第一节点n31，第九晶体管m39的第一端电连接第一电平端vgl2，第九晶体管m39的第二端电连接输出端out2。在第一节点n31的控制下，第九晶体管m39控制第一电平端vgl2与输出端out2的电连接，以通过第一电平端vgl2来调节输出端out2的输出信号。第十晶体管m30的控制极电连接第二节点n32，第十晶体管m30的第一端电连接第二电平端vgh2，第十晶体管m30的第二端电连接输出端out2。在第二节点n32的控制下，第十晶体管m30控制第二电平端vgh2与输出端out2的电连接，以通过第二电平端vgh2来调节输出端out2的输出
信号。
118.第一电容c21的第一端与第一节点n21电连接，第一电容c21的第二端与第二时钟端xck2电连接。第二电容c22的第一端电连接第三节点n23，第二电容c22的第二端电连接第四节点n24。第三电容c23的第一端电连接第二电平端vgh2，第三电容c23的第二端电连接第二节点n22。
119.上述第一电平端vgl2用于传输令上述像素驱动电路100中的第一发光控制晶体管m16导通的信号。第二电平端vgh2用于传输令上述像素驱动电路100中的第一发光控制晶体管m16截止的信号。示例性的，在第一发光控制晶体管m16为p型晶体管时，第一电平端vgl2接收低电平信号vgl，第二电平端vgh2接收高电平信号vgh。
120.在本发明实施例中，显示面板还包括b类第二电平信号线。b类第二电平信号线分别与同一个发光驱动单元组30中的b级发光驱动单元230的第二电平端vgh2电连接。示例性的，每类第二电平信号线均用于传输恒定信号。该恒定信号包括能够控制相应的像素驱动电路100的第一发光控制晶体管m16截止的信号。这b类第二电平信号线所传输的电平的大小互不相同。按照对应连接的像素驱动电路的数据写入顺序，上述m类第二电平信号线所传输的电平的电压逐渐减小。
121.以同一个发光驱动单元组30中的b级发光驱动单元230至少包括第p级发光驱动单元30_p和第q级发光驱动单元30_q为例；p和q均为整数，1≤p＜q≤b。b类第二电平信号线分别包括第p类第二电平信号线和第q类第二电平信号线。第p类第二电平信号线与第p级发光驱动单元30_p的第二电平端vgh2电连接，第q类第二电平信号线与第q级发光驱动单元30_q的第二电平端vgh2电连接。第p类第二电平信号线的电压大于第q类第二电平信号线的电压。
122.以b＝2为例，如图18所示，图18为本发明实施例提供的一种发光驱动电路的连接示意图，其中，以显示面板中的两个发光驱动单元组30作为示意，第一个发光驱动单元组30中的第一级发光驱动单元230_1的输入端in2与发光帧开始信号线ls2电连接，第一类第二电平信号线lh21与第1级发光驱动单元230_1的第二电平端vgh2电连接；第二类第二电平信号线lh22与第2级发光驱动单元_2的第二电平端vgh2电连接；第一类第二电平信号线lh21所提供的信号的电压大于第二类第二电平信号线lh22所提供的信号的电压。
123.在本发明实施例中，连接发光驱动单元230和像素驱动电路的发光控制信号线与像素驱动电路中的第一节点n11之间存在寄生电容，在像素驱动电路100所连接的发光控制信号线中的信号从非使能电平(如高电平)变为使能电平(如低电平)，使相应的发光元件开始发光时，相应的发光控制信号线上的信号跳变会通过耦合影响到相应的像素驱动电路中的第一节点n11的电位，使相应的第一节点n11的电位变小。本发明实施例通过令同一个发光驱动单元组30中的各个不同的发光驱动单元230分别连接不同类的第二电平信号线，并令各类第二电平信号线所传输的信号的电压大小按照对应电连接的像素驱动电路的数据写入顺序依次减小，在一个像素组内，可以使不同的像素行中的像素驱动电路中的第一节点在进入发光阶段时被发光控制信号发生不同程度的耦合，从而可以均衡各像素驱动电路的第一节点的漏流时间的差异。
124.本发明实施例还提供了一种显示面板的驱动方法，显示面板在前文中已有详细描述，在此不再赘述。结合图3和图19所示，图19为本发明实施例提供的一种显示面板的驱动
方法的示意图，该驱动方法包括：
125.在一帧画面的显示时间内，控制第一像素驱动电路101的数据写入时段tw_101位于第二像素驱动电路102的数据写入时段tw_102之前；且，在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，控制第一像素驱动电路101的数据写入时段tw_101后，第一像素驱动电路101中的第一节点n11的电位为v n11
，第二像素驱动电路102的数据写入时段tw_102后，第二像素驱动电路102中的第一节点n11的电位为v
n12
，v
n11
＞v
n12
。
126.本发明实施例提供的显示面板的驱动方法，在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101和第二像素驱动电路102各自的数据写入时段后，即，在各自的数据写入晶体管m11关闭时，本发明实施例通过令v
n11
＞v
n12
，可以弥补甚至消除第一像素驱动电路101的第一节点n11和第二像素驱动电路102的第一节点n11的漏电时长的差异，在进入发光阶段后，可以使第一像素驱动电路101和第二像素驱动电路102的第一节点n11的电位趋于一致，有利于提高二者所驱动的发光元件200的亮度一致性。
127.示例性的，结合图2所示，上述控制v
n11
＞v
n12
的方法包括：
128.控制第一像素驱动电路101中的数据写入晶体管m11的导通时间小于第二像素驱动电路102中的数据写入晶体管m11的导通时间。
129.可选的，结合图1所示，显示面板还包括第二扫描驱动电路22，第二扫描驱动电路22包括多个级联的第二扫描驱动单元组20，第二扫描驱动单元组20包括b个级联的第二扫描驱动单元220；同一个第二扫描驱动单元组20中的b个第二扫描驱动单元220至少包括第m级第二扫描驱动单元和第n级第二扫描驱动单元，m和n均为整数，且1≤m＜n≤b；第m级第二扫描驱动单元的输出端与第一像素驱动电路101的数据写入控制端s1电连接，第n级第二扫描驱动单元的输出端与第二像素驱动电路102的数据写入控制端s1电连接；
130.结合图6和图7所示，第二扫描驱动单元220包括时钟端；显示面板还包括b类时钟信号线，b类时钟信号线中至少包括第m类时钟信号线和第n类时钟信号线，第m类时钟信号线与第m级第二扫描驱动单元的时钟端电连接；第n类时钟信号线与第n级第二扫描驱动单元的时钟端电连接；
131.上述控制第一像素驱动电路101中的数据写入晶体管m11的导通时间小于第二像素驱动电路102中的数据写入晶体管m11的导通时间的方法，包括：
132.控制第m类时钟信号线所传输的有效电平的时长小于第n类时钟信号线所传输的有效电平的时长。
133.可选的，上述控制v
n11
＞v
n12
的方法，包括：
134.控制第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流。
135.示例性的，第一像素驱动电路101和第二像素驱动电路102中的数据写入晶体管m11包括p型晶体管；上述控制第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流的方法，包括：
136.控制与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平大于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效的电平；
137.或者，本发明实施例也可以将上述第一像素驱动电路101和第二像素驱动电路102
中的数据写入晶体管m11均设置为包括n型晶体管；上述控制第一像素驱动电路101中的数据写入晶体管m11的开态电流小于第二像素驱动电路102中的数据写入晶体管m11的开态电流的方法，包括：
138.控制与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平小于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效的电平。
139.上述同一个第二扫描驱动单元组20中的b个级联的第二扫描驱动单元220包括第m级第二扫描驱动单元220和第n级第二扫描驱动单元220，第m级第二扫描驱动单元220的输出端与第一像素驱动电路101的数据写入控制端s1电连接，第n级第二扫描驱动单元220的输出端与第二像素驱动电路102的数据写入控制端s1电连接；第二扫描驱动单元220包括时钟端ck1；显示面板还包括第m类时钟信号线和第n类时钟信号线，第m类时钟信号线与第m级第二扫描驱动单元220的时钟端ck1电连接；第n类时钟信号线与第n级第二扫描驱动单元220的时钟端ck1电连接。
140.示例性的，本发明实施例可以将第一像素驱动电路101和第二像素驱动电路102中的数据写入晶体管m1均设置为包括p型晶体管；上述控制与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平大于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效的电平的方法，包括：控制第m类时钟信号线所传输的有效电平大于第n类时钟信号线所传输的有效电平。
141.示例性的，本发明实施例还可以将上述第一像素驱动电路101和第二像素驱动电路102中的数据写入晶体管m11均设置为包括n型晶体管；上述控制与第一像素驱动电路101电连接的第二扫描驱动单元220所输出的有效电平小于与第二像素驱动电路102所电连接的第二扫描驱动单元220所输出的有效的电平的方法，包括：控制第m类时钟信号线所传输的有效电平小于第n类时钟信号线所传输的有效电平。
142.本发明实施例还提供了一种显示面板的驱动方法，如图20所示，图20为本发明实施例提供的另一种显示面板的驱动方法的示意图，该驱动方法包括：
143.在一帧画面的显示时间内，控制第一像素驱动电路101的数据写入时段tw_101位于第二像素驱动电路102的数据写入时段tw_102之前；且，在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，控制第一像素驱动电路101的数据写入时段tw_101后，第一像素驱动电路101中的第一节点的漏流速度为v
n11
，第二像素驱动电路102的数据写入时段tw_102后，第二像素驱动电路102中的第一节点的漏流速度为v
n12
，v
n11
＜v
n12
。
144.本发明实施例提供的显示面板的驱动方法，在第一像素驱动电路101和第二像素驱动电路102接收相同的数据电压时，在第一像素驱动电路101和第二像素驱动电路102各自的数据写入时段后，即，在各自的数据写入晶体管m11关闭时，本发明实施例通过令v
n11
＜v
n12
，可以弥补甚至消除第一像素驱动电路101的第一节点n11和第二像素驱动电路102的第一节点n11的漏电时长的差异，在进入发光阶段后，可以使第一像素驱动电路101和第二像素驱动电路102的第一节点n11的电位趋于一致，有利于提高二者所驱动的发光元件200的亮度一致性。
145.结合图16所示，显示面板还包括发光驱动电路23，发光驱动电路23包括多个级联的发光驱动单元组30，发光驱动单元组30包括b个级联的发光驱动单元230。结合图17所示，发光驱动单元230包括第二电平端vgh2；显示面板还包括b类第二电平信号线。b类第二电平
信号线分别与同一个发光驱动单元组30中的b级发光驱动单元230的第二电平端vgh2电连接。这b类第二电平信号线所传输的电平的大小互不相同。按照对应连接的像素驱动电路的数据写入顺序，上述m类第二电平信号线所传输的电平的电压逐渐减小。以同一个发光驱动单元组30中的b级发光驱动单元230至少包括第p级发光驱动单元和第q级发光驱动单元为例，第p级发光驱动单元的输出端与第一像素驱动电路的发光控制端电连接，第q级发光驱动单元的输出端与第二像素驱动电路的发光控制端电连接；p和q均为整数，且1≤p＜q≤b。相应的，b类第二电平信号线至少包括第p类第二电平信号线和第q类第二电平信号线，第p类第二电平信号线与第p级发光驱动单元的所述第二电平端电连接；第q类第二电平信号线与第q级发光驱动单元的所述第二电平端电连接。
146.示例性的，上述控制v
n11
＜v
n12
的方法包括：控制第p类第二电平信号线的电压大于第q类第二电平信号线的电压。
147.本发明实施例还提供了一种显示装置，如图21所示，图21为本发明实施例提供的一种显示装置的示意图，该显示装置包括上述的显示面板1000。其中，显示面板1000的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图21所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
148.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。