具有可变分辨率的显示器的制作方法

具有可变分辨率的显示器
1.本技术是申请日为2017年8月14日申请号为201780052309.7发明名称为“具有可变分辨率的显示器”的发明专利申请的分案申请。


背景技术：

2.本发明整体涉及显示器，并且更具体地，涉及在不同显示区域中以不同分辨率在显示器上显示内容。
3.电子设备可包括显示器。例如，头戴式设备可具有显示器，用于为用户显示图像。在头戴式设备中的显示器上显示图像可具有挑战性。高分辨率图像在视觉上是吸引人的，但是在不使用大量图像数据带宽和消耗大量功率的情况下可难以或不可能呈现给用户。


技术实现要素：

4.电子设备诸如头戴式设备可具有显示器，观察者的眼睛通过透镜可看到它。显示器可具有较低分辨率和较高分辨率的区域，以减少显示器的数据带宽和功率消耗，同时保持令人满意的图像质量。
5.在一些配置中，使用动态可调整的栅极驱动器电路系统和动态可调整的数据线驱动器电路系统可动态地调整显示器的较低分辨率部分和较高分辨率部分。数据线可由显示器的较低分辨率部分和较高分辨率部分共享，或者具有不同分辨率的显示器的不同部分可设置有不同数量的数据线。在这种类型的布置中，在显示器的较低分辨率部分和较高分辨率部分之间的过渡区域中的数据线长度和像素尺寸可变化，以减少在较低分辨率部分和较高分辨率部分之间的可见不连续性。
附图说明
6.图1是根据实施方案的具有显示器的示例性电子设备的简图。
7.图2是示出根据实施方案的电子设备可如何具有一对显示器的简图，每个显示器具有较低分辨率区域和较高分辨率区域。
8.图3是示出根据实施方案的电子设备可如何具有显示器的简图，该显示器具有较高分辨率中心区域，其侧面是较低分辨率的外围区域。
9.图4是根据实施方案的示例性显示器的电路图。
10.图5是根据实施方案的示例性显示器的简图，该显示器具有由显示器的相对边缘上的数据线驱动器电路驱动的较低分辨率区域和较高分辨率区域。
11.图6是根据实施方案的示例性显示器的简图，该显示器具有使用共享数据线的较低分辨率区域和较高分辨率区域。
12.图7是示出根据实施方案的具有较低分辨率区域和较高分辨率区域的显示器可如何具有过渡区域的简图，该过渡区域有具有交错长度的数据线。
13.图8是示出根据实施方案的显示器的不同部分可如何呈现具有不同分辨率的图像的简图。
14.图9是示出根据实施方案的具有锯齿形数据线的像素阵列可如何具有数据线的简图，该数据线各自控制仅单一颜色的子像素，以允许使用动态可调整的栅极线驱动器电路系统将显示器的不同区域配置成具有不同的分辨率。
15.图10是示出根据实施方案的当显示器的区域以不同分辨率操作时子像素可如何以不同方式分组以形成动态可调整尺寸的像素的简图。
16.图11是示出根据实施方案的可如何向像素阵列提供穿过阵列中的子像素列的交叉连接以便于在具有不同分辨率的模式中操作的简图。
17.图12是根据实施方案的可将栅极线信号提供到具有不同分辨率的显示器的不同区域的示例性栅极驱动器电路系统的电路图。
18.图13是根据实施方案的与以不同模式操作栅极驱动器电路系统相关联的信号的简图。
19.图14是根据实施方案的可用于控制显示器中的数据线的数据线驱动器电路系统的简图，该显示器有具有不同分辨率的不同区域。
20.图15和图16是根据实施方案的与以不同模式操作图14的数据线驱动器电路系统相关联的信号的示例性时序图。
21.图17是根据实施方案的具有用于合并数据线的开关的数据线驱动器电路系统的电路图。
22.图18是根据实施方案的包含可调整模式移位寄存器的示例性数据线驱动器电路系统的简图。
23.图19是根据实施方案的包含可在多个模式中操作的栅极块的示例性栅极线驱动器电路系统的简图。
具体实施方式
24.图1中示出了可用于在具有不同分辨率的显示器的不同区域中显示图像的示例性系统。系统10可包括便携式电子设备诸如便携式电子设备14。设备14可以是头戴式设备诸如头戴式显示器。设备14可包括一个或多个显示器诸如安装在支撑结构诸如支撑结构12中的显示器20。显示器20有时可称为显示模块或显示单元。结构12可具有一副眼镜的形状(例如，支撑框架)，可形成具有头盔形状的外壳，可形成一副护目镜或者可具有其他配置，以帮助将设备14的部件安装和固定在用户的头部上。
25.显示器20可以是液晶显示器、有机发光二极管显示器或其他类型的显示器。光学系统部件诸如透镜22可允许观察者(例如，参见观察者眼睛16)在显示器20上观察图像。可存在与相应的左眼和右眼16相关联的两个透镜22。每个透镜22可包括一个或多个透镜元件(作为示例)，来自显示器20中的像素阵列的光穿过该透镜元件。单个显示器20可为双眼16产生图像，或者如图1的示例所示，一对显示器20可用于显示图像。作为示例，显示器20可包括与左透镜22和观察者的左眼对准的左显示器，并且可包括与右透镜22和观察者的右眼对准的右显示器。在具有多个显示器的配置中，可选择透镜22的焦距和位置，以使得显示器之间存在的任何间隙对于用户是不可见的(即，以使得左显示器和右显示器的图像无缝地重叠)。
26.在设备14是一对虚拟现实眼镜的配置中，显示器20可使观察者对观察者周围环境
的视线模糊。在设备14是一对增强现实眼镜的配置中，显示器20可以是透明的并且/或者显示器14可设置有光学混合器诸如半镀银镜，以允许观察者16同时观察显示器20上的图像和周围环境中的外部物体诸如物体18。
27.设备14可包括控制电路系统26。控制电路系统26可包括处理电路系统诸如微处理器、数字信号处理器、微控制器、基带处理器、图像处理器、具有处理电路系统的专用集成电路和/或其他处理电路系统，并且可包括随机存取存储器、只读存储器、闪存存储装置、硬盘存储装置和/或其他存储装置(例如，用于存储用于在控制电路系统26上运行的软件的计算机指令的非暂态存储介质)。
28.设备14可包括输入输出电路系统诸如触摸传感器、按钮、收集语音输入和其他输入的麦克风、传感器以及收集输入(例如，来自观察者16的用户输入)的其他设备，并且可包括发光二极管、显示器20、扬声器和用于提供输出(例如，用于观察者16的输出)的其他设备。如果需要，设备14可包括无线电路系统和/或其他电路系统，以支持与计算机或其他外部设备(例如，向显示器14提供图像内容的计算机)的通信。如果需要，传感器诸如加速度计、罗盘、环境光传感器或其他光检测器、接近传感器、扫描激光系统和其他传感器可用于在显示器14的操作期间收集输入。这些传感器可包括数字图像传感器诸如相机24。相机诸如相机24可收集观察者16周围环境的图像并且/或者可用于监视观察者16。作为示例，控制电路系统26可使用相机24来收集瞳孔和观察者的眼睛的其他部分的图像。观察者的瞳孔的位置和观察者的瞳孔相对于观察者的眼睛的其余部分的位置可用于确定观察者眼睛的中心的位置(即，用户的瞳孔的中心)和观察者的眼睛的视线的方向(凝视方向)。
29.在操作期间，控制电路系统26可向显示器20提供图像内容。内容可被远程接收(例如，从耦合到显示器14的计算机或其他内容源)并且/或者可由控制电路系统26生成(例如，文本、其他计算机生成的内容等)。由控制电路系统26提供到显示器20的内容可被观察者16观察。
30.观察者对主视野中的图像细节最敏感。因此，显示器的外围区域可在观察者的凝视方向上被提供比显示器的部分更少的图像细节。通过在显示器中包括较低分辨率区域，可使图像处理负担诸如由图像数据带宽使用和功率消耗施加的负担最小化。如果需要，显示分辨率可在显示器20的所有外围部分(例如，显示器20的边缘附近的显示器20的部分)中降低。如果需要，可为显示器20提供动态可调整的分辨率。在具有动态可重新配置的显示分辨率的显示器中，凝视检测技术(例如，使用相机24)可用于确定观察者16直接观察动态可重新配置显示器的哪个部分，因此应当具有最高分辨率，并且确定动态可重新配置显示器的哪些部分位于观察者的周边视线中，并且应当具有较低的分辨率。
31.图2是示出设备14可如何分别具有用于观察者的左眼16和右眼16的一对显示器20的简图。左手显示器20可具有左手低分辨率外围区域20l和右手高分辨率区域20h。右手显示器20可具有右手低分辨率外围区域20l和左手高分辨率区域20h。通过选择具有适当放大率的透镜22(例如，以使得显示器20上的图像在观察者的视线中合并)，显示器20之间的任何间隙可从视图中隐藏。
32.图3示出了设备14可如何具有单个显示器20，其中单个较高分辨率的中央部分20h在较低分辨率部分20l的相对的左右边缘上侧接。
33.用于显示器20的较低分辨率区域可具有的分辨率为例如每英寸10-600个像素、每
英寸10-300个像素、每英寸少于150个像素、每英寸多于10个像素等。较高分辨率区域可具有的分辨率为例如每英寸400-2000个像素、每英寸多于150个像素、每英寸多于500个像素、每英寸多于1000个像素、每英寸少于2000个像素等。这些仅仅是示例性的示例。通常，显示器20的较低分辨率区域和较高分辨率区域可具有任何合适的分辨率(每英寸像素数)。
34.图4是示例性显示器的电路图。如图4所示，显示器20可具有控制电路系统30，控制电路系统30通过路径36从控制电路系统26中的数据源或其他合适的数据源接收图像数据(例如，串行图像数据)。与在路径36上接收的图像数据相对应的图像可显示在由像素的行和列形成的像素阵列上。显示驱动器电路系统30可由一个或多个集成电路形成，并且可包括定时控制器电路系统(tcon)诸如电路系统32(有时称为数模转换器电路系统)和数据线驱动器电路系统(有时称为列驱动器或列缓冲器电路系统)诸如数据线驱动器电路系统34。控制信号可由显示驱动器电路系统30使用路径诸如路径40提供到其他显示驱动器电路系统诸如栅极线驱动器电路系统38。在显示器14的一个或两个边缘上可存在栅极线驱动器电路系统诸如栅极驱动器电路系统38(参见例如示例性右手栅极线驱动器电路系统38')。
35.在操作期间，显示驱动器电路系统30可使用数据线d将图像数据提供到由像素42形成的像素阵列，同时指示栅极驱动器电路系统38在栅极线g上向像素42的行提供一个或多个控制信号(有时也称为栅极信号、栅极线信号、扫描信号、发射使能信号等)。像素42的每个行可存在任何合适数量的栅极线g。在本文有时可将每行具有单个栅极线g的配置描述为示例。
36.图5是示出显示器20可如何具有由各个栅极驱动器电路38l和38h以及相应的显示驱动器电路30l和30h驱动的较低分辨率部分20l和较高分辨率部分20h的简图。显示驱动器电路30l和30h具有相应的数据线驱动器电路34。数据线d在显示部分20l中的密度低于在部分20h中的密度，因为相比于在部分20h中，在部分20l中加载数据的每个栅极线存在较少的像素。如果需要，每个像素42的像素区域可在显示部分20l和20h之间的过渡区域中变化，以帮助在视觉上隐藏区域20l和20h之间的界面。通过例如改变有机发光二极管显示器中的每个像素42的发光二极管中的阳极面积(并且因此改变发光面积)，可改变像素区域。
37.在图6的示例性配置中，长数据线dl延伸通过区域20l和20h，并且交错的短数据线dnl仅延伸通过高分辨率区域20h。
38.图7示出了可如何在显示器20的较低分辨率部分20l和显示器20的较高分辨率部分20h之间的过渡区域中改变(交错)短数据线dnl的长度。这有助于在视觉上消除部分20h和20l之间的任何外观差异，以使得区域20l和20h之间的界面对观察者来说不明显。如果需要，可在部分20h和20l之间的过渡区域中改变像素尺寸和/或其他属性，以使部分20h和20l之间的视觉差异最小化。
39.如果需要，显示器20的分辨率(例如，显示器20的所选择的区域)可以是动态可调整的。利用这种类型的布置，每个显示器20可具有两个或更多个或三个或更多个具有不同相应分辨率的不同区域。如图8所示，例如，显示器20可具有第一部分(例如，直接在用户的视线中的部分)，其具有高分辨率诸如高分辨率部分h，可具有第二部分(例如，更外围的部分)，其具有中等分辨率诸如中等分辨率部分m，并且可具有较低分辨率的外围部分诸如较低分辨率部分l。部分h和m的形状、尺寸和位置可动态地变化(例如，基于来自凝视检测系统(例如，相机24)的信息，该信息指示用户凝视所指向的当前方向)。
40.利用一个示例性配置，显示器20的栅极线被独立地控制(在高分辨率区域中)并且在两个或更多个组中被控制(在较低分辨率区域中)。利用这种布置，当用于在较高分辨率区域中控制显示器20的像素时，栅极线不短接在一起(耦合在一起)，并且当用于在较低分辨率区域中控制显示器20的像素时，栅极线被短接在一起(耦合在一起)并且用公共栅极线信号驱动。如果需要，任何合适的子像素图案可用于支持具有动态分辨能力诸如这些的显示器。
41.在图9的示例中，显示器20具有数据线d，其以z字形图案连接到红色r、蓝色b和绿色g子像素42s。利用这种类型的图案，每个数据线专门耦合到单一颜色的子像素，并且仅用于加载用于相同颜色的子像素的数据。通过将公共栅极线信号驱动到多个相邻栅极线中，可降低用于这种类型显示器的栅极线分辨率，而不破坏图像着色。数据驱动器频率在高分辨率区域正在加载数据时可为高值，并且在较低分辨率区域正在加载数据时可降低。
42.如图10的示例性子像素布置所示，其涉及应用动态调整的栅极线信号和动态调整的数据线信号，显示器20可具有带有rgb子像素42s的像素42，其可根据期望的分辨率被配置成不同的像素形状(瓦片形状)和尺寸。当期望高(原生)分辨率时，每个像素42可包括单一红色子像素、单一绿色子像素和单一蓝色子像素，如像素hr所示。当期望中等分辨率时，每个像素42可包括两个红色子像素、两个绿色子像素和两个蓝色子像素，如像素mr所示。像素诸如像素lr的较大像素布局可用于显示器20的低分辨率区域。如图10所示，作为示例，每个低分辨率像素lr可具有四个红色子像素、四个绿色子像素和四个蓝色子像素。
43.图11的示例性显示器20具有行，其具有交替的绿色和蓝色子像素或交替的红色和绿色子像素。确保每个数据线d仅控制共同颜色的子像素(例如，所有红色子像素、所有蓝色子像素或所有绿色子像素)，以允许动态栅极线信号调整以选择性地控制显示分辨率，每隔一个蓝色或红色数据线使用交叉路由路径诸如路径50，以将从该数据线接收数据的像素电路(例如，示例性开关晶体管ts和示例性驱动晶体管td)耦合到相邻列中的适当着色的发光二极管54。例如，与蓝色子像素诸如示例性数据线db相关联的数据线可用于将数据加载到与线db相邻(紧邻其左侧)的蓝色像素电路中。这些像素电路中的一些诸如像素电路bpc可用于控制通过蓝色像素电路中的蓝色发光二极管54施加的电流。其他蓝色像素电路诸如蓝色像素电路bpc'用于通过相关联的交叉路由路径50向蓝色发光二极管诸如蓝色发光二极管54'提供驱动电流。像素电路bpc'紧靠db线的右侧，因此，在到达蓝色发光二极管54'之前，交叉路由路径50越过绿色子像素数据线(即，非蓝色数据线)。
44.如果需要，栅极驱动器电路系统38可用于独立地为高分辨率区域认定栅极线g，并且可用于在较低分辨率区域中以动态可调整组(例如，两个的组或四个的组等)认定栅极线g。图12中示出了支持显示器20的动态栅极线分辨能力的示例性栅极驱动器电路系统38。栅极驱动器电路系统38包括由一串耦合的寄存器电路56形成的移位寄存器电路，耦合寄存器电路56中的每一个将栅极线信号提供到相应的栅极线g。移位寄存器被串联加载(例如，在图12的示例中从上到下)。栅极驱动器电路系统控制逻辑58可由控制信号res2和res4控制，并且可用于将栅极驱动器电路系统38置于三种模式之一中，如图13的信号图所示。在最高分辨率模式(有时称为正常或本机模式)下，res2为低值并且res4为低值。在该模式中，每个栅极线g设置有来自相应的寄存器电路56的独立栅极线信号。将栅极驱动器电路系统38置于中等分辨率模式，其中成对的栅极线g设置有公共栅极线信号(即其中，成对的相邻栅极
线g电耦合在一起并且接收相同的栅极线信号)，res2可取高值，res4可取低值。栅极驱动器电路系统38也可通过将res4取为高值并且将res2取为高值而以低分辨率模式操作。在低分辨率模式中，在电路系统38输出端处的每组四个栅极线g用公共栅极线信号驱动。
45.如果需要，可动态地重新配置栅极驱动器电路系统38和显示驱动器电路系统30。以这种方式，显示器20的区域可设置有具有动态可调整分辨率的栅极线信号和具有动态可调整分辨率的数据线信号。
46.在图14中示出了用于动态调整这种类型的显示器中的栅极线分辨率的示例性显示驱动器电路系统。如图14所示，栅极驱动器电路系统38可具有低电压移位寄存器电路系统60、电平移位器电路62和输出缓冲器电路系统64(例如，在适合于驱动像素42的电压下产生栅极线信号g1...gn的电路系统。)电路系统60可包括移位寄存器诸如移位寄存器66，其为每个图像帧加载有栅极线信号，并且向多路复用器64提供对应的栅极线信号。多路复用器64可由控制信号诸如mode控制。图15和图16分别示出在高分辨率模式和低分辨率模式中的栅极驱动器电路系统38的操作。当期望独立驱动栅极线时，通过将mode取为低值而将电路系统38置于高分辨率模式中，如图15所示。在该模式中，每个栅极线g1...gn向显示器20中的像素阵列提供单独的栅极线信号，并且相邻的栅极线彼此隔离。当期望组合相邻的栅极线对并且从而将分辨率减半时，mode取高值，如图16所示。当以这种方式将分辨率减半时，栅极线的相邻对通过多路复用器(开关电路)64短接(电耦合)在一起，并且因此向显示器20提供相同的栅极线信号。在操作期间，启动信号stv通过移位寄存器66启动级联的栅极信号。时钟信号clk和输出使能信号oe建立脉冲宽度。
47.在图14、图15和图16的示例中，栅极驱动器电路系统38可被置于更高分辨率模式或更低分辨率模式中，其中每个多路复用器64将公共栅极线信号驱动到两条栅极线上。如果需要，多路复用器64可将公共栅极线信号驱动到其他数量(例如，三个等)的栅极线上。栅极驱动器电路系统38的操作(即，栅极驱动器电路系统38的分辨率)可在图像帧内动态地改变，以使得显示器20的任何期望部分可选择性地被提供具有降低的分辨率的栅极线信号。
48.图17是动态可调整的数据线驱动器电路系统(即，具有可调整的分辨率的数据线驱动器电路系统)的电路图，其具有在期望动态调整数据线分辨率时合并数据线的开关(例如，对于具有使用图14的电路系统38或其他合适的动态可调整的栅极驱动器电路系统提供的动态可调整的栅极线分辨率的显示器)。如图17所示，显示驱动器电路系统30可包括数模转换器电路系统32(有时称为定时控制器电路系统)，其将来自路径36的数字图像数据转换为数据线d1...dn上的模拟数据信号。列缓冲器电路系统72可在每个列(即，与每个数据线相关联的列缓冲器)中具有运算放大器(列缓冲器)78。数据线多路复用器电路系统74可具有开关(多路复用器)76，其用于选择性地将相邻数据线短接(电耦合)在一起。运算放大器电路系统72和开关电路系统74可由电路系统30中的控制电路系统(例如，控制电路系统80)控制。
49.列缓冲器电路系统72可从电路系统32获取未缓冲的数据信号，并且可加强这些信号以通过数据线d1...dn加载到像素42中。在高分辨率模式中，开关76是打开的并且相邻的数据线是独立操作的(例如，dn-1和dn彼此电隔离并且没有短接在一起，等等)。在低分辨率模式中，数据线多路复用电路系统被配置成使用公共数据信号来驱动相邻数据线。如图17的右侧所示，例如，第一列缓冲器78(例如，amp1)可用于将数据信号驱动到数据线dn-1和数
据线dn中(如路径70所示)。通过向其使能线(en-1)施加禁用信号可禁用未使用的列缓冲器(在该示例中为放大器amp2)，以使静态电流消耗最小化。与对栅极线分辨率进行的调整一样，图17的电路系统可动态地改变图像帧内的数据线分辨率。
50.图18是可用于以各种分辨率向像素阵列(例如，图2的像素阵列42)提供数据信号的示例性数据线驱动器电路系统(参见例如图4的显示驱动器电路系统34)的简图(参见例如图8)。
51.如图18所示，数据线驱动器电路系统可包括可调整模式移位寄存器电路系统诸如可调整模式移位寄存器90。在操作期间，可向移位寄存器90提供要加载到像素阵列中的数据。移位寄存器90可由一串多寄存器的寄存器块诸如示例性寄存器块90-1、90-2和90-3形成。每个寄存器块可包含由多路复用器电路系统诸如多路复用器99互连的四个单独的寄存器98，如用于块90-2的电路系统90-2'中所示。可向多路复用器电路系统99提供两位模式控制信号(分辨率模式控制信号)sgrp，其允许寄存器块被置于多种不同的分辨率模式中。
52.例如，sgrp的值可以是10、01或00。如路径92和电路系统90-2'的相关联的多路复用器电路系统99所示，在10模式中，提供到寄存器块中的第一寄存器的数据输入的数据可与第二寄存器、第三寄存器和第四寄存器98的数据输入并行分布。在10模式中，寄存器块中的所有四个寄存器98因此在单个时钟周期(时钟信号sclk的单脉冲)内与相同的数据位一起加载，这在加载像素阵列的低分辨率部分的低分辨率数据(例如，四分之一分辨率数据)时是合适的。路径94和多路复用器电路系统99用于在01模式期间并行地将数据加载到寄存器对中。在01模式中的第一时钟周期内，数据的第一位被加载到寄存器块的第一寄存器和第二寄存器中。在01模式中的第二时钟周期内，数据的第一位被移位到寄存器块的第三寄存器和第四寄存器，并且数据的第二位被加载到第一寄存器和第二寄存器中。当期望用半分辨率数据加载像素阵列的对应部分时，移位寄存器90中的寄存器块在01模式中操作。与全分辨率数据相关联的寄存器块在00模式中操作。在00模式中，使用四个时钟周期以将数据四个独立的位加载到寄存器块中的四个相应寄存器中。
53.图18的表100总结了寄存器90的寄存器块支持的不同操作模式(数据线分辨率)。当分辨率模式选择信号sgrp为00时，以全分辨率(每个数据线一个数据位)在数据线d上输出数据。当分辨率模式选择信号sgrp是01时，以半分辨率在对应的数据线d上输出数据(每对相邻数据线携带相同的数据位)。当分辨率模式选择信号sgrp是10时，以四分之一分辨率在相应的数据线d上输出数据(每组四个相邻数据线携带相同的数据位)。如果需要，可支持附加的分辨率模式。在图18的示例中使用三种不同的分辨率模式仅仅是示例性的。
54.图19是用于在不同分辨率模式中控制像素阵列42的示例性栅极驱动器电路系统(水平控制线电路系统102)的简图。使用这种类型的电路系统(扫描信号、发射使能信号等)可控制任何合适的水平控制信号。在图19的示例中，在水平控制线电路系统102的输出端向水平控制线诸如栅极线g提供栅极线信号。
55.如图19所示，电路系统102接收控制信号110。电路系统102包括移位寄存器诸如移位寄存器104和锁存器诸如锁存器106。时钟信号clk被分配给寄存器104、锁存器106和由一串栅极块108形成的移位寄存器。移位寄存器104接收起始脉冲控制信号stv，并且在接收到信号stv时并且响应于时钟信号clk时，产生用于锁存器106的顺序控制信号。作为响应，锁存器106将栅极块控制线112上的控制信号提供到动态配置块108的相应栅极块108。
56.每个栅极块108具有四个相应的输出端并且具有两个控制信号输入端(用于接收两位控制信号的输入端，两位控制信号分别由与分辨率模式控制信号ggrp的最高有效位和分辨率模式控制信号ggrp的最低有效位相关联的来自锁存器106中的寄存器的线112上的信号馈送)。
57.可动态地调整ggrp的值以调整每个栅极块108提供其输出信号的模式。在10模式中(例如，当块的ggrp为10时)，该块的四个输出脉冲将在相同的时钟周期内并行加以认定，从而并行加载像素42的四个连续行与数据。当栅极模块108在01模式中操作时，来自该块的四个输出脉冲成对交错。例如，在第一时钟周期期间，可在该块的像素42的第一行和第二行上同时认定第一输出脉冲，并且在第二时钟周期期间，可在该块的像素42的第三行和第四行上同时认定第二输出脉冲。在00模式中(例如，当块的ggrp为00时)，在第一时钟周期内在该块的第一行中在输出端上认定第一输出脉冲，在第二时钟周期内在该块的第二行中在输出端上认定第二输出脉冲，在第三时钟周期内在该块的第三行中在输出端上认定第三输出脉冲，并且在第四时钟周期内在该块的第四行中在输出端上认定第四输出脉冲。
58.根据一个实施方案，提供了一种电子设备，其包括：至少一个透镜；像素阵列，其被配置成产生穿过透镜的光；数据线驱动器电路系统，其被配置成以动态可调整的分辨率通过数据线将数据信号提供到像素，该数据线驱动器电路系统包括可被动态配置成将相邻数据线短接在一起的数据线多路复用器电路系统；栅极线，其耦合到像素；和栅极线驱动器电路系统，其被配置成以动态可调整的分辨率通过栅极线向像素提供栅极线信号。
59.根据另一个实施方案，栅极线驱动器电路系统包括栅极线多路复用器，其可被配置成将相邻的栅极线对短接在一起。
60.根据另一个实施方案，栅极线驱动器电路系统包括：移位寄存器，其具有寄存器电路，寄存器电路中的每一个耦合到栅极线中的相应一个；和控制电路系统，其耦合到移位寄存器，该移位寄存器被配置成将移位寄存器置于不同模式。
61.根据另一个实施方案，不同模式至少包括第一模式并且至少包括第二模式，在第一模式中，寄存器电路中的每一个向耦合到该寄存器电路的栅极线中的相应一条提供独立的栅极线信号，第二模式不同于第一模式。
62.根据另一个实施方案，不同模式包括第三模式，栅极驱动器电路系统被配置成在第一模式中提供具有第一分辨率的栅极线信号，在第二模式中提供具有第二分辨率的栅极线信号，并且在第三模式中提供具有第三分辨率的栅极线信号。
63.根据另一个实施方案，数据线多路复用器电路系统包括多个开关，多个开关中的每一个耦合在相应的第一数据线和第二数据线之间。
64.根据一个实施方案，提供了一种电子设备，其包括：至少一个透镜；像素阵列，其被配置成产生穿过透镜的光；数据线；数据线驱动器电路系统，其被配置成通过数据线以动态可调整的分辨率向像素提供数据信号；栅极线，其耦合到像素；和栅极线驱动器电路系统，其被配置成通过栅极线以动态可调整的分辨率向像素提供栅极线信号，栅极线驱动器电路系统包括多个栅极块，多个栅极块中的每一个接收分辨率模式控制信号。
65.根据另一个实施方案，分辨率模式控制信号包括两位控制信号，并且栅极块被配置成至少以第一模式、第二模式和第三模式操作。
66.根据另一个实施方案，每个栅极块包括至少第一输出、第二输出、第三输出和第四
输出，并且每个栅极块被配置成响应于接收到时钟信号，在第一模式中同时在第一输出、第二输出、第三输出和第四输出上认定脉冲。
67.根据另一个实施方案，在第二模式中，每个栅极块进一步被配置成：响应于接收到第一时钟信号，同时在第一输出和第二输出上认定脉冲；以及响应于接收到与第一时钟信号不同的第二时钟信号，同时在第三输出和第四输出上认定脉冲。
68.根据另一个实施方案，在第三模式中，每个栅极块进一步被配置成：响应于接收到第一时钟信号，在第一输出上认定脉冲；响应于接收到与第一时钟信号不同的第二时钟信号，在第二输出上认定脉冲；响应于接收到与第一时钟信号和第二时钟信号不同的第三时钟信号，在第三输出上认定脉冲；以及响应于接收到与第一时钟信号、第二时钟信号和第三时钟信号不同的第四时钟信号，在第四输出上认定脉冲。
69.根据另一个实施方案，数据线驱动器电路系统包括可调整移位寄存器。
70.根据另一个实施方案，可调整移位寄存器包括多个移位寄存器块，其中的每一个至少包括第一寄存器、第二寄存器、第三寄存器和第四寄存器。
71.根据另一个实施方案，移位寄存器块中的每一个被配置成至少以第一模式、第二模式和第三模式操作，并且在第一模式中，数据被并行加载到第一寄存器、第二寄存器、第三寄存器和第四寄存器中。
72.根据另一个实施方案，在第二模式中，数据在第一时钟周期内被并行加载到第一寄存器和第二寄存器中，并且在不同于第一时钟周期的第二时钟周期内从第一寄存器和第二寄存器移位到第三寄存器和第四寄存器中。
73.根据另一个实施方案，在第三模式中，数据在不同的时钟周期内被加载到第一寄存器、第二寄存器、第三寄存器和第四寄存器中。
74.根据一个实施方案，提供一种显示器，其包括：像素阵列；栅极线驱动器电路系统，其具有移位寄存器和栅极线多路复用器，该栅极线多路复用器接收来自移位寄存器的栅极线信号；栅极线，其被配置成在栅极线信号已经通过栅极线多路复用器之后将栅极线信号提供到像素阵列；和数据线驱动器电路系统，其具有列缓冲电路系统，数据信号通过该列缓冲电路系统；和数据线，其被配置成将数据信号从列缓冲器电路系统提供到像素阵列，数据线驱动器电路系统具有数据线多路复用器，来自列缓冲器电路系统的数据信号通过该数据线多路复用器传递到数据线。
75.根据另一个实施方案，数据线多路复用器可被配置成至少在第一数据线多路复用器模式中和在第二数据线多路复用器模式中操作，在第一数据线多路复用器模式中，数据线中的每一个接收独立数据线信号，在第二数据线多路复用器模式中，对于来自数据线多路复用器的该对，数据线的每个相邻对设置有公共的数据线信号。
76.根据另一个实施方案，栅极线多路复用器可被配置成至少在第一栅极线多路复用器模式中和在第二栅极线多路复用器模式中操作，在第一栅极线多路复用器模式中，栅极线中的每一个从栅极线多路复用器接收独立的栅极线信号，在第二栅极线多路复用器模式中，对于来自栅极线多路复用器的该对，栅极线的每个相邻对设置有公共的栅极线信号。
77.根据另一个实施方案，数据线多路复用器具有多个开关，多个开关中的每一个耦合到列缓冲电路系统中的列缓冲器的相应对，并且多个开关中的每一个耦合到数据线的相应对。
78.前述内容仅为示例性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。
79.本专利申请要求于2016年8月15日提交的临时专利申请no.62/375,201的权益，该专利申请据此以引用的方式全文并入本文。