栅极驱动电路和显示面板的制作方法

1.本技术涉及显示技术领域，尤其是涉及一种栅极驱动电路和显示面板。


背景技术：

2.现有显示面板为了减少外接芯片的数量，会采用goa(gate driver on array，阵列基板行驱动技术)电路代替外接芯片。由于栅极驱动电路与像素驱动电路的晶体管存在尺寸差异，且由于栅极驱动电路需要保证任何时间均能正常输出，因此，需要为栅极驱动电路中的晶体管设置一定的阈值电压盈余来覆盖工艺和测试条件的影响，使栅极驱动电路在一定的偏差范围内仍然能够正常工作。但在栅极驱动电路工作过程中，会存在输出晶体管的栅极的连接点的电位完成低电位的输出后不能保持在低电位，导致栅极驱动电路的阈值电压盈余较小，可能导致像素驱动电路中的晶体管开启，像素被点亮，且扫描线上延迟的影响会变大。
3.所以，现有栅极驱动电路存在晶体管连接点的电位完成低电位的输出后无法保持在低电位导致像素可能在关闭时被点亮的技术问题。


技术实现要素：

4.本技术实施例提供一种栅极驱动电路和显示面板，用以缓解现有栅极驱动电路存在晶体管连接点的电位完成低电位的输出后无法保持在低电位导致像素可能在关闭时被点亮的技术问题。
5.本技术实施例提供一种栅极驱动电路，该栅极驱动电路包括级联的多个栅极驱动单元，所述栅极驱动单元包括：
6.第一控制模块，与第一点连接，用于控制所述第一点的电位；
7.第二控制模块，与第二点连接，用于根据帧启动信号控制所述第二点的电位；
8.联动模块，与所述第一点和所述第二点连接，用于联动所述第一点和所述第二点；
9.输出模块，与所述第一点和所述第二点连接，所述输出模块的输出端与扫描线电连接，用于向扫描线输出扫描信号；
10.其中，所述栅极驱动单元还包括复位模块，所述复位模块的输出端与所述第一点连接，用于在输出模块输出低电位后将所述第一点的电位复位。
11.在一些实施例中，所述复位模块包括复位晶体管、第一信号端和第二信号端，所述复位晶体管的栅极连接至所述第一信号端，所述复位晶体管的第一电极连接至所述第二信号端，所述复位晶体管的第二电极连接至所述第一点，所述第一信号端用于在所述输出模块输出低电位后输入信号开启复位晶体管，所述第二信号端用于在所述输出模块输出低电位后输入复位信号。
12.在一些实施例中，所述栅极驱动单元还包括第一时钟信号端和低电位信号端，所述第一控制模块包括第一控制晶体管和第二控制晶体管，所述第一控制晶体管的栅极连接至所述第一时钟信号端，所述第一控制晶体管的第一电极连接至所述低电位信号端，所述
第一控制晶体管的第二电极连接至所述第一点；所述第二控制晶体管的栅极连接至所述第二点，所述第二控制晶体管的第一电极连接至所述第一时钟信号端，所述第二控制晶体管的第二电极连接至所述第一点。
13.在一些实施例中，所述栅极驱动单元还包括帧启动信号端，所述第二控制模块包括第三控制晶体管，所述第三控制晶体管的栅极连接至所述第一时钟信号端，所述第三控制晶体管的第一电极连接至帧启动信号端，所述第三控制晶体管的第二电极连接至所述第二点。
14.在一些实施例中，所述栅极驱动单元还包括高电位信号端和第二时钟信号端，所述联动模块包括第一联动晶体管和第二联动晶体管，所述第一联动晶体管的栅极连接至所述第二时钟信号端，所述第一联动晶体管的第一电极连接至所述第二联动晶体管的第二电极，所述第一联动晶体管的第二电极连接至所述第二点，所述第二联动晶体管的栅极连接至所述第一点，所述第二联动晶体管的第一电极连接至所述高电位信号端。
15.在一些实施例中，所述输出模块包括第一输出晶体管、第二输出晶体管和信号输出端，所述第一输出晶体管的栅极连接至所述第二点，所述第一输出晶体管的第一电极连接至所述第二时钟信号端，所述第一输出晶体管的第二电极连接至所述信号输出端，所述第二输出晶体管的栅极连接至所述第一点，所述第二输出晶体管的第一电极连接至所述高电位信号端，所述第二输出晶体管的第二电极连接至所述信号输出端。
16.在一些实施例中，所述栅极驱动单元还包括保护晶体管、第一电容和第二电容，所述保护晶体管的栅极连接至所述低电位信号端，所述保护晶体管的第一电极连接至第三点，所述保护晶体管的第二电极连接至所述第二点，所述第一电容的一端连接至所述第二点，所述第一电容的另一端连接至所述信号输出端，所述第二电容的一端连接至所述第一点，所述第二电容的另一端连接至所述高电位信号端。
17.在一些实施例中，所述第一信号端为所述第二点或者所述第一信号端为所述信号输出端，且所述复位晶体管在栅极为高电位时开启。
18.在一些实施例中，所述第二信号端为所述低电位信号端或者所述第二信号端为所述第一时钟信号端。
19.同时，本技术实施例提供一种显示面板，该显示面板包括如上述实施例任一所述的栅极驱动电路。
20.有益效果：本技术提供一种栅极驱动电路和显示面板；该栅极驱动电路包括级联的多个栅极驱动单元，栅极驱动单元包括第一控制模块、第二控制模块、联动模块和输出模块，第一控制模块与第一点连接，用于控制第一点的电位，第二控制模块与第二点连接，用于根据帧启动信号控制第二点的电位，联动模块与第一点和第二点连接，用于联动第一点和第二点，输出模块与第一点和第二点连接，输出模块的输出端与扫描线电连接，用于向扫描线输出扫描信号，其中，栅极驱动电路还包括复位模块，复位模块的输出端与第一点连接，用于在输出模块输出低电位后将第一点的电位复位。本技术通过在栅极驱动单元中设置复位模块，使复位模块的输出端与第一点连接，并在输出模块输出低电位后将第一点的电位复位，使输出模块不会因为第一点的电位过高导致输出模块仍然输出低电位，进而导致像素驱动电路中的晶体管开启，避免了像素在关闭时被点亮，增大了阈值电压盈余。
附图说明
21.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
22.图1为本技术实施例提供的栅极驱动电路的电路图。
23.图2为本技术实施例提供的栅极驱动电路的时序图。
具体实施方式
24.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
26.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
27.在本技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
28.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
29.本技术实施例针对现有栅极驱动电路存在晶体管连接点的电位完成低电位的输出后无法保持在低电位导致像素可能在关闭时被点亮的技术问题，提供一种栅极驱动电路和显示面板，用以缓解上述技术问题。
30.如图1所示，本技术实施例提供一种栅极驱动电路，该栅极驱动电路包括级联的多个栅极驱动单元10，所述栅极驱动单元10包括：
31.第一控制模块11，与第一点p连接，用于控制所述第一点p的电位；
32.第二控制模块12，与第二点q连接，用于根据帧启动信号控制所述第二点q的电位；
33.联动模块13，与所述第一点p和所述第二点q连接，用于联动所述第一点p和所述第二点q；
34.输出模块14，与所述第一点p和所述第二点q连接，所述输出模块14的输出端与扫描线电连接，用于向扫描线输出扫描信号；
35.其中，所述栅极驱动单元10还包括复位模块15，所述复位模块15的输出端与所述第一点p连接，用于在输出模块14输出低电位后将所述第一点p的电位复位。
36.本技术实施例提供一种栅极驱动电路，该栅极驱动电路通过在栅极驱动单元中设置复位模块，使复位模块的输出端与第一点连接，并在输出模块输出低电位后将第一点的电位复位，使输出模块不会因为第一点的电位过高导致输出模块仍然输出低电位，进而导致像素驱动电路中的晶体管开启，避免了像素在关闭时被点亮，增大了阈值电压盈余。
37.需要说明的是，图1中未示出扫描线，输出模块14的信号输出端out电连接至扫描线，电连接是指信号输出端与扫描线存在电性连接，可以是通过物理连接实现电连接，具体的，信号输出端可以为扫描线的一部分，也可以是单独设置后通过走线与扫描线连接。
38.针对输出模块在输出低电位后第一点的电位无法下降到低电位导致栅极驱动电路的阈值电压盈余较小，需要设计更多的阈值电压盈余，或者会导致像素驱动电路中的晶体管开启，像素被点亮的问题。在一种实施例中，如图1所示，所述复位模块15包括复位晶体管t9、第一信号端(图1中为第一点)和第二信号端(图1中为低电位信号端vgl)，所述复位晶体管t9的栅极连接至所述第一信号端，所述复位晶体管t9的第一电极连接至所述第二信号端，所述复位晶体管t9的第二电极连接至所述第一点p，所述第一信号端用于在所述输出模块14输出低电位后输入信号开启复位晶体管t9，所述第二信号端用于在所述输出模块14输出低电位后输入复位信号。通过设置复位晶体管，使复位晶体管与第一点连接，并通过信号控制，使输出模块输出低电位后，通过开启复位晶体管，使复位晶体管向第一点输出复位信号，从而使第一点能够保持在低电位，使栅极驱动电路的阈值电压盈余较大，无需设计更多的阈值电压盈余，且避免了像素驱动电路中的晶体管开启，像素被点亮，避免了扫描线上延迟的影响变大。
39.在一种实施例中，如图1所示，所述栅极驱动单元10还包括第一时钟信号端xck和低电位信号端vgl，所述第一控制模块11包括第一控制晶体管t1和第二控制晶体管t3，所述第一控制晶体管t1的栅极连接至所述第一时钟信号端xck，所述第一控制晶体管t1的第一电极连接至所述低电位信号端vgl，所述第一控制晶体管t1的第二电极连接至所述第一点p；所述第二控制晶体管t3的栅极连接至所述第二点q，所述第二控制晶体管t3的第一电极连接至所述第一时钟信号端xck，所述第二控制晶体管t3的第二电极连接至所述第一点p。通过设置第一控制晶体管和第二控制晶体管，使第一时钟信号端和第二点分别控制第一控制晶体管和第二控制晶体管的开启和关闭，从而控制第一点的电位，进而控制输出模块输出的电位，使输出模块能够正常输出。
40.在一种实施例中，如图1所示，所述栅极驱动单元10还包括帧启动信号端stv，所述
第二控制模块12包括第三控制晶体管t2，所述第三控制晶体管t2的栅极连接至所述第一时钟信号端xck，所述第三控制晶体管t2的第一电极连接至帧启动信号端stv，所述第三控制晶体管t2的第二电极连接至所述第二点q。通过设置第三控制晶体管，使第三控制晶体管的栅极与第一时钟信号端连接，则可以通过第一时钟信号端控制第三控制晶体管的开启和关闭，相应的通过第一控制晶体管、第二控制晶体管和第三控制晶体管控制输出模块的晶体管开启或者关闭，并根据输出模块的输入信号进行信号的输出，以对像素驱动电路中的晶体管进行控制。通过使第三控制晶体管的第一电极与帧启动信号端连接、第二电极与第二点连接，可以通过帧启动信号端的时序变化控制第二点的电位，从而控制输出模块的晶体管开启或者关闭。
41.在一种实施例中，如图1所示，所述栅极驱动单元10还包括高电位信号端vgh和第二时钟信号端ck，所述联动模块13包括第一联动晶体管t4和第二联动晶体管t5，所述第一联动晶体管t4的栅极连接至所述第二时钟信号端ck，所述第一联动晶体管t4的第一电极连接至所述第二联动晶体管t5的第二电极，所述第一联动晶体管t4的第二电极连接至所述第二点q，所述第二联动晶体管t5的栅极连接至所述第一点p，所述第二联动晶体管t5的第一电极连接至所述高电位信号端vgh。通过使第二联动晶体管的栅极连接至第一点，通过第一点的电位控制第二联动晶体管的开启和关闭，使得在第一点处于低电位时，可以通过第一点控制第二联动晶体管开启，而第一联动晶体管的栅极与第二时钟信号端连接，可以通过第二时钟信号端控制第一联动晶体管开启，而第二联动晶体管的第一电极连接至高电位信号端，使第一点为低电位时，第二点为高电位，实现第一点和第二点的联动，避免控制模块中的信号干扰。
42.在一种实施例中，如图1所示，所述输出模块14包括第一输出晶体管t6、第二输出晶体管t7和信号输出端out，所述第一输出晶体管t6的栅极连接至所述第二点q，所述第一输出晶体管t6的第一电极连接至所述第二时钟信号端ck，所述第一输出晶体管t6的第二电极连接至所述信号输出端out，所述第二输出晶体管t7的栅极连接至所述第一点p，所述第二输出晶体管t7的第一电极连接至所述高电位信号端vgh，所述第二输出晶体管t7的第二电极连接至所述信号输出端out。通过设置第一输出晶体管和第二输出晶体管，使第一输出晶体管的栅极连接第一点，第二输出晶体管的栅极连接第二点，可以通过第一点和第二点的电位控制第一输出晶体管和第二输出晶体管的开启和关闭，第一输出晶体管的第一电极连接高电位信号端、第二电极连接信号输出端，第二输出晶体管的第一电极连接第二时钟信号端、第二电极连接信号输出端，使第一输出晶体管可以输出高电位，第二输出晶体管可以输出低电位，从而可以控制输出模块输出不同的信号对扫描线连接的晶体管进行控制。
43.在一种实施例中，如图1所示，所述栅极驱动单元10还包括保护晶体管t8、第一电容c1和第二电容c2，所述保护晶体管t8的栅极连接至所述低电位信号端vgl，所述保护晶体管t8的第一电极连接至第三点n，所述保护晶体管t8的第二电极连接至所述第二点q，所述第一电容c1的一端连接至所述第二点q，所述第一电容c1的另一端连接至所述信号输出端out，所述第二电容c2的一端连接至所述第一点p，所述第二电容c2的另一端连接至所述高电位信号端vgh。通过设置保护晶体管，使得保护晶体管可以避免第二点的电位影响第三点的电位，通过设置第一电容，使得在需要第一输出晶体管开启时，可以保证第一输出晶体管的栅极电位为低电位，使第一输出晶体管正常开启。通过设置第二电容，使得在需要开启第
二输出晶体管时，第二电容能够保持第二输出晶体管的栅极电位，使第二输出晶体管正常开启。
44.针对在栅极驱动电路中增加信号端会占用空间，且会导致电路复杂度增大的问题。在一种实施例中，如图1所示，所述第一信号端为所述第二点q或者所述第一信号端为所述信号输出端，且所述复位晶体管t9在栅极为高电位时开启。通过使第一信号端为第二点，且复位晶体管在栅极为高电位时开启，则在需要将第一点保持在低电位时，通过第二点的高电位开启复位晶体管，向第一点输入低电位，使第一点保持在低电位，且无需增加信号端，减小占用空间和电路复杂度。通过使第一信号端为信号输出端，在需要将第一点保持在低电位时，信号输出端输出的高电位可以开启复位晶体管，使复位晶体管向第一点输出低电位，使第一点保持在低电位，且无需增加信号端，减小占用空间和电路复杂度。
45.针对在栅极驱动电路中增加信号端会占用空间，且会导致电路复杂度增大的问题。在一种实施例中，如图1所示，所述第二信号端为所述低电位信号端vgl或者所述第二信号端为所述第一时钟信号端。通过使第二信号端为低电位信号端或者第二信号端为第一时钟信号端，使得第二信号端可以在第一点需要保持低电位时，向第一点输入低电位，保证第一点保持在低电位，且无需增加信号端，减小占用空间和电路复杂度。
46.在一种实施例中，第一控制晶体管、第二控制晶体管、第三控制晶体管、第一联动晶体管、第二联动晶体管、第一输出晶体管、第二输出晶体管和保护晶体管均为p型晶体管，复位晶体管为n型晶体管。
47.在一种实施例中，复位晶体管为铟镓锌氧化物薄膜晶体管，使复位晶体管为铟镓锌氧化物薄膜晶体管，可以利用显示区存在铟镓锌氧化物薄膜晶体管形成复位晶体管，无需增加膜层结构，减小显示面板的厚度。
48.具体的，以图1所示的栅极驱动单元、图2所示的栅极驱动单元中各信号端和各点的时序图为例对栅极驱动单元的工作过程进行说明，如图1、图2所示，在第一阶段t1，第一时钟信号端xck输入低电位，第二时钟信号端ck输入高电位，帧启动信号端stv输入高电位，此时，第一控制晶体管t1、第三控制晶体管t2开启，第二点q和第三点n通过第三控制晶体管输入高电位，第二控制晶体管t3、第一输出晶体管t6关闭，第一点p通过第一控制晶体管t1输入低电位，第二输出晶体管t7开启，信号输出端out输出高电位，对于像素驱动电路中的p型晶体管，此时会关闭。
49.在第二阶段t2，第一时钟信号端xck输入高电位，第二时钟信号端ck输入低电位，帧启动信号端stv输入高电位，此时第一控制晶体管t1、第三控制晶体管t2关闭，第一联动晶体管t4和第二联动晶体管t5开启，第二点q输入高电位，第二控制晶体管t3、第一输出晶体管t6关闭，第一点无写入信号，通过第二电容c2保持低电位，信号输出端out输出高电位。
50.在第三阶段t3，第一时钟信号端xck输入低电位，第二时钟信号端ck输入高电位，帧启动信号端stv输入低电位，第一控制晶体管t1、第三控制晶体管t2开启，第二点q通过第三控制晶体管t2输入低电位，但由于第一电容c1的作用，第二点q的电位写入不充分，第二控制晶体管t3、第一输出晶体管t6开启，第一点p写入低电位，信号输出端out输出高电位。
51.在第四阶段t4，第一时钟信号端xck输入高电位，第二时钟信号端ck输入低电位，帧启动信号端stv输入低电位，第一控制晶体管t1、第三控制晶体管t2关闭，第二时钟信号端ck由高电位跳低到低电位，第二点q被第一电容c1的自举作用耦合下拉到更低电位，保证
第一输出晶体管t6开启，信号输出端out输出低电位，同时第二控制晶体管t3开启，使第一点p点电位为高电位，第二输出晶体管t7关闭，保证信号输出端out持续输出低电位。
52.在信号输出端out输出低电位后，需要使第一点p保持为低电位，此时，如第一阶段所示，第二点q为高电位，使复位晶体管t9开启，低电位信号端vgl持续向第一点p输入低电位，使第一点p能够保持在低电位，信号输出端out输出高电位，使输出模块不会因为第一点的电位过高导致输出模块仍然输出低电位，进而导致像素驱动电路中的晶体管开启，避免了像素在关闭时被点亮，增大了阈值电压盈余。
53.同时，本技术实施例提供一种显示面板，该显示面板包括上述实施例任一所述的栅极驱动电路。
54.根据上述实施例可知：
55.本技术实施例提供一种栅极驱动电路和显示面板；该栅极驱动电路包括级联的多个栅极驱动单元，栅极驱动单元包括第一控制模块、第二控制模块、联动模块和输出模块，第一控制模块与第一点连接，用于控制第一点的电位，第二控制模块与第二点连接，用于根据帧启动信号控制第二点的电位，联动模块与第一点和第二点连接，用于联动第一点和第二点，输出模块与第一点和第二点连接，输出模块的输出端与扫描线电连接，用于向扫描线输出扫描信号，其中，栅极驱动电路还包括复位模块，复位模块的输出端与第一点连接，用于在输出模块输出低电位后将第一点的电位复位。本技术通过在栅极驱动单元中设置复位模块，使复位模块的输出端与第一点连接，并在输出模块输出低电位后将第一点的电位复位，使输出模块不会因为第一点的电位过高导致输出模块仍然输出低电位，进而导致像素驱动电路中的晶体管开启，避免了像素在关闭时被点亮，增大了阈值电压盈余。
56.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
57.以上对本技术实施例所提供的一种栅极驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。